




高等院校电子信息类规划教材
广西壮族自治区优秀教材

新编数字逻辑电路

XINBIAN SHUZI LUOJI DIANLU (第3版)

江国强 编著



北京邮电大学出版社
www.buptpress.com



高等院校电子信息类规划教材
广西壮族自治区优秀教材

新编数字逻辑电路

(第 3 版)

江国强 编著



北京邮电大学出版社
[www. buptpress. com](http://www.buptpress.com)

内 容 简 介

全书共 11 章,包括数制与编码、逻辑代数和硬件描述语言基础、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数/模和模/数转换、半导体存储器、数字系统设计和可编程逻辑器件,各章后附有思考题和习题。

本书是根据最新数字设计技术编写的,书中应用硬件描述语言(Hardware Description Language, HDL)、可编程逻辑器件(PLD)和电子设计自动化(Electronic Design Automation, EDA)技术等,介绍数字逻辑电路与系统的设计。书中列举了大量基于 HDL 的门电路、触发器、组合逻辑电路、时序逻辑电路、半导体存储器和数字系统设计的实例,供读者参考。每个设计实例都经过了 EDA 软件的编译和仿真,确保无误。

本书图文并茂、通俗易懂,并配有电子化教学课件与实验辅导教材,可作为高等学校工科电子类、通信信息类、自动化类专业的技术基础课教材和相关工程技术人员的参考资料。

图书在版编目(CIP)数据

新编数字逻辑电路 / 江国强编著. -- 3 版. -- 北京: 北京邮电大学出版社, 2020. 5

ISBN 978-7-5635-6033-2

I. ①新… II. ①江… III. ①数字电路—逻辑电路—高等学校—教材 IV. ①TN79

中国版本图书馆 CIP 数据核字 (2020) 第 059311 号

策划编辑: 刘纳新 姚 顺 责任编辑: 徐振华 王小莹 封面设计: 七星博纳

出版发行: 北京邮电大学出版社

社 址: 北京市海淀区西土城路 10 号

邮政编码: 100876

发 行 部: 电话: 010-62282185 传真: 010-62283578

E-mail: publish@bupt.edu.cn

经 销: 各地新华书店

印 刷:

开 本: 787 mm×1 092 mm 1/16

印 张: 20.25

字 数: 503 千字

版 次: 2006 年 12 月第 1 版 2013 年 6 月第 2 版 2020 年 5 月第 3 版

印 次: 2020 年 5 月第 1 次印刷

ISBN 978-7-5635-6033-2

定价: 48.00 元

· 如有印装质量问题,请与北京邮电大学出版社发行部联系 ·

第3版前言

在 20 世纪 90 年代,国际上电子和计算机技术先进的国家一直在积极探索新的电子电路设计方法,在设计方法、工具等方面进行了彻底的变革,并取得了巨大成功。在电子设计技术领域,可编程逻辑器件的应用已得到很好的普及,这些器件为数字系统的设计带来极大的灵活性。由于该器件可以通过软件编程而对其硬件结构和工作方式进行重构,使得硬件的设计可以如同软件设计那样方便快捷,这极大地改变了传统的数字系统设计方法、设计过程和设计观念。随着可编程逻辑器件集成规模的不断扩大、自身功能的不断完善,以及计算机辅助设计技术的提高,现代电子系统设计领域的电子设计自动化技术应运而生。传统的数字电路设计模式(如利用卡诺图的逻辑化简手段、布尔方程表达式设计方法和相应的中小规模集成电路的堆砌技术等)正在迅速地退出历史舞台。

《新编数字逻辑电路》是基于 HDL 编写的。目前,国际上最流行的并成为美国电气和电子工程师协会(Institute of Electrical and Electronics Engineers, IEEE)标准的两种 HDL 是 VHDL 和 Verilog HDL。两种 HDL 各具特色,但 Verilog HDL 是在 C 语言的基础上演化而来的,只要具有 C 语言的编程基础,就很容易掌握这种语言,而且国内外很多电子公司都把 Verilog HDL 作为企业的标准设计语言,因此本书以 Verilog HDL 作为主要数字电路与系统的设计工具。

《新编数字逻辑电路》自出版以来,得到广大读者的关注,并于 2011 年荣获广西壮族自治区优秀教材二等奖。本书是《新编数字逻辑电路》的第 3 版,为了保持数字电路内容的完整性和理论的系统性,本书包括了数制与编码、逻辑代数、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数/模和模/数转换、半导体存储器和可编程逻辑等基本内容,增加了数字系统设计内容。

本书共有 11 章,第 1 章是数制与编码,介绍脉冲信号和数字信号的特点、数制及其转换、二-十进制编码和字符编码。

第 2 章是逻辑代数和硬件描述语言基础,介绍分析和设计数字逻辑电路的数学方法。这章首先介绍逻辑代数的基本概念、逻辑函数及其表示方法、基本公式、常用公式和重要定理,然后介绍硬件描述语言的基本知识,作为数字逻辑电路的设计基础。

第 3 章是门电路,介绍晶体管的开关特性、TTL 集成门电路和 CMOS 集成门电路。对于每一种门电路,除了介绍其电路结构、工作原理和逻辑功能外,还着重讨论它们的电气特性,为实际使用这些器件打下基础,最后介绍基于 Verilog HDL 的门电路设计。

第 4 章是组合逻辑电路,介绍组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法。在组合逻辑电路分析内容方面,以加法器、编码器、译码器、数据选择器、数据比较器、奇

偶校验器等电路的分析为例,介绍常用组合逻辑电路的结构、工作原理、逻辑功能、使用方法和主要用途,为读者使用这些器件打下基础。在组合逻辑电路设计内容方面,除了介绍传统的设计方法外,还重点介绍基于 Verilog HDL 的设计方法。最后介绍组合逻辑电路中的竞争-冒险。

第5章是触发器,介绍触发器的类型、电路结构和功能的表示方法,并介绍基于 Verilog HDL 的触发器设计,为时序逻辑电路的学习打下基础。

第6章是时序逻辑电路,介绍时序逻辑电路的结构及特点、常用集成时序逻辑部件的功能及使用方法、时序逻辑电路的分析方法和基于 Verilog HDL 的时序逻辑电路的设计方法。

第7章是脉冲单元电路,介绍矩形脉冲信号的产生和整形电路。555 定时器是一种多用途的数字/模拟混合集成电路,本章以 555 定时器为主,介绍用它构成的多谐振荡器、施密特触发器和单稳态触发器电路,同时还介绍用其他方式构成的脉冲单元电路。

第8章是数/模与模/数转换,首先介绍 D/A 转换器和 A/D 转换器的原理、电路结构和主要技术指标,然后介绍集成 D/A 转换芯片 DAC0832 和集成 A/D 转换芯片 ADC0809 的内部结构、工作原理和使用方法。

第9章是半导体存储器,首先介绍半导体存储器的结构与分类,然后介绍半导体存储器(RAM 和 ROM)的工作原理和使用方法,只读存储器 ROM 和可编程逻辑阵列(PLA)在组合逻辑电路设计方面的应用,最后介绍基于 Verilog HDL 的半导体存储器的设计。

第10章是数字系统的设计,首先介绍数字系统的设计方法,然后介绍 24 小时计时器、交通灯控制器、波形发生器、8 位十进制数字频率计等系统电路的设计。本章可以作为选学内容。

第11章是可编程逻辑器件,介绍 PLD 的基本原理、电路结构和编程方法。

书中列举了大量基于 Verilog HDL 的门电路、触发器、组合逻辑电路、时序逻辑电路、存储器和数字系统设计的实例,供读者参考。每个设计实例都经过了 EDA 工具软件的编译和仿真,确保无误。

全书的逻辑电路图尽可能采用国标 GB4728.12-85(即国标标准 IEC617-12),为了照顾读者的阅读习惯,保留了国际和国内的惯用符号。

本书由桂林电子科技大学信息与通信学院的江国强编著,如有不足之处,恳请读者指正。

E-mail:hmjgq@guet.edu.cn

地 址:桂林电子科技大学(541004)

电 话:(0773)2537556,13977393225

第2版前言

在 20 世纪 90 年代,国际上电子和计算机技术先进的国家,一直在积极探索新的电子电路设计方法,在设计方法、工具等方面进行了彻底的变革,并取得了巨大成功。在电子设计技术领域,可编程逻辑器件(PLD)的应用已得到很好的普及,这些器件为数字系统的设计带来极大的灵活性。由于该器件可以通过软件编程而对其硬件结构和工作方式进行重构,使得硬件的设计可以如同软件设计那样方便快捷,极大地改变了传统的数字系统设计方法、设计过程和设计观念。随着可编程逻辑器件集成规模的不断扩大、自身功能的不断完善,以及计算机辅助设计技术的提高,现代电子系统设计领域的电子设计自动化(EDA)技术应运而生。传统的数字电路设计模式,如利用卡诺图的逻辑化简手段、布尔方程表达式设计方法和相应的中小规模集成电路的堆砌技术正在迅速地退出历史舞台。

《新编数字逻辑电路》是基于硬件描述语言(Hardware Description Language, HDL)编写的。目前,国际最流行的,并成为美国电气和电子工程师协会(Institute of Electrical and Electronics Engineers, IEEE)标准的两种硬件描述语言是 VHDL 和 Verilog HDL。两种 HDL 各具特色,但 Verilog HDL 是在 C 语言的基础上演化而来的,只要具有 C 语言的编程基础,就很容易学会并掌握这种语言,而且国内外 90% 的电子公司都把 Verilog HDL 作为企业的标准设计语言,因此本教材以 Verilog HDL 为主作为数字电路与系统的设计工具。

《新编数字逻辑电路》自出版以来,得到广大读者的关注,并于 2011 年荣获广西壮族自治区优秀教材二等奖。本书是《新编数字逻辑电路》的第 2 版,为了保持数字电路内容的完整性和理论的系统性,本书包括了数制与编码、逻辑代数、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数/模和模/数转换、半导体存储器 and 可编程逻辑等基本内容。考虑到以卡诺图为逻辑化简手段和相应设计技术这种传统的数字电路设计模式仍然在国内多数高等院校使用,因此本书保留了这部分内容。读者通过传统的数字电路设计模式与基于 Verilog HDL 现代的数字电路设计模式的对比,更能体会现代数字电路设计技术优越性与高效率性。

本书共有 10 章,第 1 章数制与编码,介绍脉冲信号和数字信号的特点、数制及其转换、二-十进制编码和字符编码。

第 2 章逻辑代数和硬件描述语言基础,介绍分析和设计数字逻辑电路的数学方法。本章首先介绍逻辑代数的基本概念、逻辑函数及其表示方法、基本公式、常用公式和重要定理,然后介绍硬件描述语言的基本知识,作为数字逻辑电路的设计基础。

第 3 章门电路,介绍晶体管的开关特性、TTL 集成门电路和 CMOS 集成门电路。对于每一种门电路,除了介绍其电路结构、工作原理和逻辑功能外,还着重讨论它们的电气特性,

为实际使用这些器件打下基础,最后介绍基于 Verilog HDL 的门电路设计。

第4章组合逻辑电路,介绍组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法。在组合逻辑电路分析内容方面,以加法器、编码器、译码器、数据选择器、数据比较器、奇偶校验器等电路的分析为例,介绍常用组合逻辑电路的结构、工作原理、逻辑功能、使用方法和主要用途,为读者使用这些器件打下基础。在组合逻辑电路设计内容方面,除了介绍传统的设计方法外,还重点介绍基于 Verilog HDL 的设计方法。最后介绍组合逻辑电路中的竞争-冒险。

第5章触发器,介绍触发器的类型、电路结构和功能的表示方法,并介绍基于 Verilog HDL 的触发器设计,为时序逻辑电路的学习打下基础。

第6章时序逻辑电路,介绍时序逻辑电路的结构及特点、常用集成时序逻辑部件的功能及使用方法、时序逻辑电路的分析方法、传统时序逻辑电路的设计方法和基于 Verilog HDL 的时序逻辑电路的设计方法。

第7章脉冲单元电路,介绍矩形脉冲信号的产生和整形电路。555 定时器是一种多用途的数字/模拟混合集成电路,这章以 555 定时器为主,介绍用它构成的多谐振荡器、施密特触发器和单稳态触发器电路,同时还介绍用其他方式构成的脉冲单元电路。

第8章数/模与模/数转换,首先介绍 D/A 转换器和 A/D 转换器的原理、电路结构和主要技术指标,然后介绍集成 D/A 转换芯片 DAC0832 和集成 A/D 转换芯片 ADC0809 的内部结构、工作原理和使用方法。

第9章半导体存储器,首先介绍半导体存储器的结构与分类,然后介绍半导体存储器(RAM 和 ROM)的工作原理和使用方法,以及只读存储器 ROM 和可编程逻辑阵列(PLA)在组合逻辑电路设计方面的应用,最后介绍基于 Verilog HDL 的半导体存储器的设计。

第10章可编程逻辑器件,介绍可编程逻辑器件(PLD)的基本原理、电路结构和编程方法。

书中列举了大量的基于 Verilog HDL 的门电路、触发器、组合逻辑电路、时序逻辑电路、存储器和数字系统设计的实例,供读者参考。每个设计实例都经过了 EDA 工具软件的编译和仿真,确保无误。

全书逻辑电路图尽可能采用国标 GB4728.12-85(即国标标准 IEC617-12),为了读者习惯,保留了国际和国内的惯用符号。

本书由桂林电子科技大学信息科技学院的江国强编著,如有不足之处,恳请读者指正。

E-mail:hmjgq@guet.edu.cn

地 址:桂林电子科技大学信息科技学院(541004)

电 话:(0773)5601095,13977393225

第1版前言

国际上电子和计算机技术先进的国家,一直在积极探索新的电子电路设计方法,在设计方法、工具等方面进行了彻底的变革,并取得了巨大成功。20世纪90年代,在电子设计技术领域,可编程逻辑器件(PLD)的应用已得到很好的普及,这些器件为数字系统的设计带来极大的灵活性。由于该器件可以通过软件编程而对其硬件结构和工作方式进行重构,使得硬件的设计可以如同软件设计那样方便快捷,极大地改变了传统的数字系统设计方法、设计过程和设计观念。随着可编程逻辑器件集成规模的不断扩大、自身功能的不断完善,以及计算机辅助设计技术的提高,使现代电子系统设计领域的电子设计自动化(EDA)技术应运而生。传统的数字电路设计模式,如利用卡诺图的逻辑化简手段、布尔方程表达式设计方法和相应的中小规模集成电路的堆砌技术正在迅速地退出历史舞台。

本书是基于硬件描述语言(Hardware Description Language, HDL)编写的。目前,国际最流行的、并成为IEEE标准的两种硬件描述语言是VHDL和Verilog HDL。这两种HDL各具特色,由于Verilog HDL是在C语言的基础上演化而来的,只要具有C语言的编程基础,就很容易学会并掌握这种语言,而且国内外90%的电子公司都把Verilog HDL作为企业的标准设计语言,因此本书采用Verilog HDL作为数字电路与系统的设计工具。

为了保持数字电路内容的完整性和理论的系统性,本书包括了数制与编码、逻辑代数、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数模和模数转换、程序逻辑路及可编程逻辑等基本内容,在电路设计中删除了以卡诺图为逻辑化简手段和相应设计技术方面的内容,并以Verilog HDL设计技术代之。

全书共10章,第1章数制与编码,介绍脉冲信号和数字信号的特点、数制及其转换、二-十进制编码和字符编码。第2章逻辑代数基础,介绍分析和设计数字逻辑电路功能的数学方法。首先介绍逻辑代数的基本概念、逻辑函数及其表示方法、基本公式、常用公式和重要定理,然后介绍硬件描述语言的基本知识,作为数字逻辑电路的设计基础。第3章门电路,介绍晶体管的开关特性、TTL集成门电路和CMOS集成门电路。对于每一种门电路,除了介绍其电路结构、工作原理和逻辑功能外,还着重讨论它们的电气特性,为实际使用这些器件打下基础。第4章组合逻辑电路,介绍组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法,以及加法器、编码器、译码器、数据选择器、数据比较器、奇偶校验器等常用组合逻辑电路的电路结构、工作原理和使用方法。通过组合逻辑电路分析方法的介绍,让读者了解一些常用组合逻辑部件的功能及用途。在组合逻辑电路设计内容中,主要介绍基于Verilog HDL的设计方法。最后介绍组合逻辑电路中的竞争-冒险。第5章触发器,介绍触发器的类型、电路结构和功能的表示方法,并介绍基于Verilog HDL的触发器设计,为时序


逻辑电路的学习打下基础。第6章时序逻辑电路,介绍时序逻辑电路的结构及特点、常用集成时序逻辑部件的功能及使用方法、时序逻辑电路的分析方法和基于 Verilog HDL 的时序逻辑电路的设计方法,最后介绍基于 Verilog HDL 的数字系统的设计方法。第7章脉冲单元电路,介绍矩形脉冲信号的产生和整形电路。555 定时器是一种多用途的数字/模拟混合集成电路,本章以 555 定时器为主,介绍用它构成的多谐振荡器、施密特触发器和单稳态触发器电路,同时还介绍用其他方式构成的脉冲单元电路。第8章数模与模数转换,介绍 A/D 转换器和 D/A 转换器的原理、电路结构和主要技术指标。第9章程序逻辑电路,首先介绍程序逻辑电路的结构和特点,然后系统介绍半导体存储器的工作原理和使用方法,以及基于 Verilog HDL 的半导体存储器的设计,最后介绍程序逻辑电路的应用。第10章可编程逻辑器件,介绍 PLD 的基本原理、电路结构和编程方法。书中还列举了大量的基于 Verilog HDL 的门电路、触发器、组合逻辑电路、时序逻辑电路、存储器和数字系统设计的实例,供读者参考。每个设计实例都经过了 EDA 工具软件的编译和仿真,确保无误。

本书使用的逻辑电路符号图尽可能以国标 GB 4728.12-85(即国家标准 IEC 617-12)为准,为了适应读者习惯,还保留了部分国际和国内的惯用符号。

本书由桂林电子科技大学信息科技学院的江国强编著,对于书中的错误和不足之处,恳请读者指正。

作者

2006年12月



目 录

第 1 章 数制与编码	1
1.1 概述	1
1.1.1 模拟电子技术和数字电子技术	1
1.1.2 脉冲信号和数字信号	1
1.1.3 数字电路的特点	2
1.2 数制及其转换	2
1.2.1 数制	2
1.2.2 数制之间的转换	4
1.3 编码	6
1.3.1 二-十进制编码	6
1.3.2 字符编码	7
1.4 数字系统的 EDA 设计流程	8
1.4.1 设计准备	8
1.4.2 设计输入	8
1.4.3 设计处理	9
1.4.4 设计校验	10
1.4.5 器件编程	10
1.4.6 器件测试	10
本章小结	10
思考题和习题	11
第 2 章 逻辑代数和硬件描述语言基础	12
2.1 逻辑代数基本概念	12
2.1.1 逻辑常量和逻辑变量	12
2.1.2 基本逻辑和复合逻辑	12
2.1.3 逻辑函数的表示方法	16
2.1.4 逻辑函数的相等	18
2.2 逻辑代数的运算法则	19
2.2.1 逻辑代数的基本公式	19

2.2.2	逻辑代数的基本定理	20
2.2.3	逻辑代数的常用公式	21
2.2.4	异或运算公式	22
2.3	逻辑函数的表达式	23
2.3.1	逻辑函数常用表达式	24
2.3.2	逻辑函数的标准表达式	24
2.4	逻辑函数的简化	26
2.4.1	逻辑函数简化的意义	26
2.4.2	逻辑函数的公式简化法	27
2.4.3	逻辑函数的卡诺图简化法	27
2.4.4	逻辑函数具有的约束概念	28
2.5	Verilog HDL 基础	28
2.5.1	Verilog HDL 设计模块的基本结构	28
2.5.2	Verilog HDL 的词法	29
2.5.3	Verilog HDL 的语句	35
2.5.4	不同抽象级别的 Verilog HDL 模型	41
本章小结		42
思考题和习题		42
第3章	门电路	44
3.1	概述	44
3.2	晶体二极管和三极管的开关特性	45
3.2.1	晶体二极管的开关特性	45
3.2.2	晶体三极管的开关特性	49
3.3	分立元件门	54
3.3.1	二极管与门	54
3.3.2	二极管或门	56
3.3.3	三极管非门	57
3.3.4	复合逻辑门	57
3.3.5	正逻辑和负逻辑	59
3.4	TTL 集成门	60
3.4.1	TTL 与非门	60
3.4.2	TTL 与非门的外部特性	61
3.4.3	TTL 与非门的主要参数	66
3.4.4	TTL 与非门的改进电路	67
3.4.5	TTL 其他类型的集成电路	68
3.4.6	TTL 集成门多余输入端的处理	71
3.4.7	TTL 电路的系列产品	71
3.5	其他类型的双极型集成电路	71

3.5.1	ECL 电路	72
3.5.2	I ² L 电路	72
3.6	MOS 集成门	72
3.6.1	MOS 管	72
3.6.2	MOS 反相器	74
3.6.3	MOS 门	76
3.6.4	CMOS 门的外部特性	80
3.7	基于 Verilog HDL 的门电路设计	81
3.7.1	用 assign 语句建模方法实现门电路的描述	81
3.7.2	用门级元件例化方式设计门电路	84
3.7.3	三态输出电路的设计	85
	本章小结	89
	思考题和习题	90
第 4 章	组合逻辑电路	94
4.1	概述	94
4.1.1	组合逻辑电路的结构和特点	94
4.1.2	组合逻辑电路的分析方法	94
4.1.3	组合逻辑电路的设计方法	95
4.2	若干个常用的组合逻辑电路	99
4.2.1	算术运算电路	99
4.2.2	编码器	102
4.2.3	译码器	105
4.2.4	数据选择器	109
4.2.5	数值比较器	111
4.2.6	奇偶校验器	113
4.3	组合逻辑电路设计	115
4.3.1	采用中规模集成部件实现组合逻辑电路的方法	115
4.3.2	基于 Verilog HDL 的组合逻辑电路的设计方法	119
4.4	组合逻辑电路的竞争-冒险现象	132
	本章小结	134
	思考题和习题	134
第 5 章	触发器	138
5.1	概述	138
5.2	基本 RS 触发器	139
5.2.1	由与非门构成的基本 RS 触发器	139
5.2.2	由或非门构成的基本 RS 触发器	141
5.3	钟控触发器	142

5.3.1	钟控 RS 触发器	142
5.3.2	钟控 D 触发器	143
5.3.3	钟控 JK 触发器	144
5.3.4	钟控 T 触发器	146
5.3.5	钟控 T' 触发器	147
5.4	集成触发器	147
5.4.1	主从 JK 触发器	147
5.4.2	边沿 JK 触发器	149
5.4.3	维持-阻塞结构集成触发器	151
5.5	触发器之间的转换	152
5.5.1	用 JK 触发器实现其他类型的触发器	152
5.5.2	用 D 触发器实现其他类型的触发器	153
5.6	基于 Verilog HDL 的触发器设计	154
5.6.1	基本 RS 触发器的设计	154
5.6.2	D 锁存器的设计	156
5.6.3	D 触发器的设计	156
5.6.4	JK 触发器的设计	157
	本章小结	158
	思考题和习题	159
第 6 章	时序逻辑电路	162
6.1	概述	162
6.1.1	时序逻辑电路的结构和特点	162
6.1.2	时序逻辑电路功能的描述方法	162
6.1.3	时序逻辑电路的分析方法	163
6.1.4	同步时序逻辑电路和异步时序逻辑电路	165
6.2	寄存器和移位寄存器	165
6.2.1	寄存器	165
6.2.2	移位寄存器	166
6.2.3	集成移位寄存器	167
6.3	计数器	169
6.3.1	同步计数器的分析	169
6.3.2	异步计数器的分析	173
6.3.3	集成计数器	178
6.4	时序逻辑电路的设计	181
6.4.1	数码寄存器的设计	182
6.4.2	移位寄存器的设计	184
6.4.3	计数器的设计	187
6.4.4	顺序脉冲发生器的设计	193

6.4.5 序列信号发生器的设计	194
6.4.6 伪随机信号发生器的设计	195
6.4.7 序列信号检测器的设计	197
本章小结.....	198
思考题和习题.....	198
第 7 章 脉冲单元电路	202
7.1 概述	202
7.1.1 脉冲单元电路的分类、结构和波形参数.....	202
7.1.2 脉冲波形参数的分析方法	203
7.1.3 555 定时器	204
7.2 施密特触发器	205
7.2.1 用 555 定时器构成的施密特触发器	205
7.2.2 集成施密特触发器	208
7.3 单稳态触发器	209
7.3.1 用 555 定时器构成的单稳态触发器	209
7.3.2 集成单稳态触发器	211
7.4 多谐振荡器	214
7.4.1 用 555 定时器构成的多谐振荡器	214
7.4.2 用门电路构成的多谐振荡器	216
7.4.3 石英晶体振荡器	217
7.4.4 用施密特电路构成的多谐振荡器	217
本章小结.....	218
思考题和习题.....	219
第 8 章 数/模和模/数转换	221
8.1 概述	221
8.2 数/模(D/A)转换.....	222
8.2.1 D/A 转换器的结构	222
8.2.2 D/A 转换器的主要技术指标	226
8.2.3 集成 D/A 转换器	227
8.3 模/数(A/D)转换.....	229
8.3.1 A/D 转换器的基本原理	229
8.3.2 A/D 转换器的类型	232
8.3.3 A/D 转换器的主要技术指标	237
8.3.4 集成 A/D 转换器.....	238
本章小结.....	239
思考题和习题.....	239

第 9 章 半导体存储器	241
9.1 概述	241
9.1.1 半导体存储器的结构	241
9.1.2 半导体存储器的分类	242
9.2 随机存储器	243
9.2.1 静态随机存储器	243
9.2.2 动态随机存储器	244
9.2.3 随机存储器的典型芯片	245
9.2.4 随机存储器的扩展	246
9.3 只读存储器	248
9.3.1 固定只读存储器	248
9.3.2 可编程只读存储器	249
9.3.3 可擦除可编程只读存储器	249
9.3.4 只读存储器的应用	250
9.3.5 可编程逻辑阵列	252
9.4 基于 Verilog HDL 的存储器设计	253
9.4.1 RAM 的设计	253
9.4.2 ROM 的设计	255
本章小结.....	257
思考题和习题.....	257
第 10 章 数字电路系统的设计	259
10.1 数字电路系统的设计方法.....	259
10.1.1 数字电路系统设计的图形编辑方式.....	259
10.1.2 数字电路系统设计的元件例化方式.....	261
10.2 24 小时计时器的设计	263
10.2.1 2 千万分频器的设计	264
10.2.2 60 进制分频器的设计	264
10.2.3 24 进制分频器的设计	265
10.2.4 24 小时计时器的顶层设计	266
10.3 交通灯控制器的设计.....	267
10.3.1 100 进制减法计数器的设计	267
10.3.2 控制器的设计.....	268
10.3.3 交通灯控制器的顶层设计.....	269
10.4 波形发生器的设计.....	271
10.4.1 计数器 cnt256 的设计	272
10.4.2 存储器 rom0 的设计	273
10.4.3 多路选择器 mux_1 的设计	275

10.4.4 波形发生器的顶层设计·····	276
10.5 8位十进制频率计的设计·····	277
10.5.1 测频控制信号发生器 testctl 的设计·····	277
10.5.2 十进制加法计数器 cnt10x8v 的设计·····	278
10.5.3 8位十进制锁存器 reg4x8v 的设计·····	280
10.5.4 频率计的顶层设计·····	281
本章小结·····	282
思考题和习题·····	282
第 11 章 可编程逻辑器件 ·····	283
11.1 PLD 的基本原理·····	283
11.1.1 PLD 的分类·····	283
11.1.2 阵列型 PLD·····	286
11.1.3 FPGA·····	290
11.1.4 基于查找表结构的 PLD·····	292
11.2 PLD 的设计技术·····	295
11.2.1 PLD 的设计方法·····	296
11.2.2 PLD 的设计流程·····	296
11.2.3 ISP 技术·····	296
11.2.4 边界扫描测试技术·····	300
11.3 PLD 的编程与配置·····	300
11.3.1 CPLD 的 ISP 方式编程·····	301
11.3.2 使用 PC 机的并口配置 FPGA·····	302
本章小结·····	303
思考题和习题·····	304
主要参考文献 ·····	305
附录 国产半导体集成电路型号命名法 ·····	306

第 1 章

数制与编码

本章介绍脉冲信号和数字信号的特点、数制及其转换、二-十进制编码、字符编码和 EDA 设计流程。

1.1 概 述

1.1.1 模拟电子技术和数字电子技术

电子技术可以分为模拟电子技术和数字电子技术。

模拟电子技术是分析和处理模拟信号的技术。模拟信号具有在数值上和时间上都连续的特点,正弦波是模拟信号的典型代表。在模拟电路中,使用的主要器件是晶体管,控制晶体管工作在线性区(即放大区),构成信号的晶体管放大电路和正弦振荡电路。

数字电子技术是分析和处理数字信号的技术。数字信号具有在数值上和时间上都不连续的特点,矩形波是数字信号的典型代表。在数字电路中,使用的主要器件也是晶体管,但控制晶体管工作在非线性区(即截止区和饱和区),构成信号的晶体管开关电路。

1.1.2 脉冲信号和数字信号

从狭义上讲,脉冲信号是指在短时间内突然作用的信号,如图 1.1(a)所示。从广义上讲,除了由正弦波或若干个正弦波合成的信号外,其他信号都可以称为脉冲信号,如矩形波〔参见图 1.1(b)〕、锯齿波〔参见图 1.1(c)〕、三角波〔参见图 1.1(d)〕、尖峰波〔参见图 1.1(e)〕、钟形波〔参见图 1.1(f)〕等。由图 1.1 可见,脉冲波形是不连续的,但一般具有周期性。




图 1.1 各种脉冲信号波形