

DSP 实验指导书

——EXPIV+ 型 TMS320VC5416 教学实验系统

主 编 陈 超

副主编 陈善继 马 英 桂军海

DSP SHIYAN ZHIDAOSHU

EXPIV+XING TMS320VC5416 JIAOXUE SHIYAN XITONG



电子科技大学出版社

University of Electronic Science and Technology of China Press

DSP 实验指导书

——EXPIV+ 型 TMS320VC5416 教学实验系统

主 编 陈 超

副主编 陈善继 马 英 桂军海



电子科技大学出版社

University of Electronic Science and Technology of China Press

· 成都 ·

图书在版编目(CIP)数据

DSP实验指导书: EXPIV+型TMS320VC5416教学实验系统 / 陈超主编. -- 成都: 电子科技大学出版社, 2018.8

ISBN 978-7-5647-6607-8

I. ①D… II. ①陈… III. ①数字信号处理-实验
IV. ①TN911.72-33

中国版本图书馆CIP数据核字(2018)第181356号

DSP 实验指导书 : EXPIV+ 型 TMS320VC5416 教学实验系统

陈 超 主 编

策划编辑 李 倩

责任编辑 李 倩

出版发行 电子科技大学出版社

成都市一环路东一段159号电子信息产业大厦九楼 邮编 610051

主 页 www.uestcp.com.cn

服务电话 028-83203399

邮购电话 028-83201495

印 刷 定州启航印刷有限公司

成品尺寸 185mm × 260mm

印 张 26

字 数 610千字

版 次 2019年1月第一版

印 次 2019年1月第一次印刷

书 号 ISBN 978-7-5647-6607-8

定 价 88.00元

版权所有，侵权必究

前 言

21 世纪是数字化的时代，随着越来越多的电子产品将数字信号处理(Digital Signal Processor, DSP)作为技术核心，DSP 已经成为推动数字化进程的动力。作为数字化最重要的技术之一，DSP 无论在其应用的深度还是广度方面，正在以前所未有的速度向前发展。

DSP 芯片，是针对数字信号处理需要而设计的一种具有特殊结构的微处理器，它是现代电子技术、计算机技术和信号处理技术相结合的产物。随着信息处理技术的飞速发展，数字信号处理技术已逐渐发展成为一门主流技术，在电子信息、通信、软件无线电、自动控制、仪器仪表、信息家电等高科技领域得到了越来越广泛的应用。

随着 DSP 技术的迅速发展，不仅需要掌握基本理论知识，而且还要掌握基本实验技能和一定的实践动手能力，通过实验不仅可以巩固、加深对 DSP 理论的理解，而且还可以让本科生、研究生和工程技术人员掌握 DSP 应用技术。

DSP 实验指导书采用了北京精仪达盛有限公司生产的 EL-DSP-EXPIV+ 数字信号处理专家试验系统，以 TMS320VC5416 芯片为核心。

该书包含了试验系统介绍、硬件安装说明、CCS 软件安装与使用、常规实验与算法实验程序以及阅读程序所需要的相关寄存器与硬件知识。每个实验的重要步骤通过图解的方法引导，使初学者可边学边实验，快捷掌握实验内容。

此书的出版得到了北京精仪达盛有限公司的授权与技术支持；中国电信股份有限公司青海分公司在应用型人才培养、新工科建设中给予了大力协助，在此深表谢意！

本实验教材由陈超主编，编写 25 万字；参编陈善继编写 18 万字，马英编写 18 万字，桂军海为本书提出了许多宝贵意见，在此表示诚挚的感谢。

由于作者水平有限，书中难免有错误和不足之处，敬请读者批评指正。

编者

2018 年 3 月

目 录

第一章 实验系统介绍 / 001

第二章 调试软件安装说明 / 044

第三章 硬件安装说明 / 056

第四章 常规实验指导 / 059

实验一 常用指令实验 / 059

实验二 数据存储实验 / 077

实验三 I/O 实验 / 083

实验四 定时器实验 / 088

实验五 外部中断实验 / 097

实验六 A/D 转换实验 / 103

实验七 D/A 转换实验 / 112

实验八 语音处理实验 / 140

实验九 键盘接口及七段数码管显示实验 / 200

实验十 LCD 实验 / 213

实验十一 数字波形产生 / 233

实验十二 数字图像处理实验 / 242

实验十三 二维图形生成 / 257

第五章 算法实验指导 / 262

实验一 快速傅立叶变换 (FFT) 算法实验 / 262

实验二 有限冲击响应滤波器 (FIR) 算法实验 / 275

实验三 无限冲击响应滤波器 (IIR) 算法实验 / 289

实验四 卷积 (Convolve) 算法实验 / 302

实验五	离散余弦变换 (DCT) 算法实验	/	315
实验六	相关 (Correlation) 算法	/	328
实验七	语音编码 / 解码 (G711 编码 / 解码器)	/	342
实验八	语音信号的 FFT 分析	/	361
实验九	DTMF (双音多频) 信号的产生和检测	/	381
实验十	混叠信号的实时数字滤波	/	394

参考资料	/	408
------	---	-----

第一章 实验系统介绍

一、系统概述

EL-DSP-EXPIV+ 教学实验系统是北京精仪达盛科技有限公司在总结多年开发经验的基础上推出的一款全新 DSP 教学实验系统。该系统采用模块化分离式结构，便于用户使用、扩展和二次开发。适合信号处理、电子信息、计算机、自动化、测控等相关专业的教学实验及科研研发。

该系统采用双 CPU 设计，实现了 DSP 多处理器的协调工作，支持 54X 系列和 2X 系列的 CPU 板。客户可根据自己的需求选用不同类型的 CPU 板，该公司所有 CPU 板是完全兼容的。用户在不需要改变任何配置的情况下，更换 CPU 板即可做不同类型的 DSP 试验。通过“E_lab”和“Techv”扩展总线，可以扩展机、电、声、光等不同领域的扩展模块，完成数据采集、图像处理、通信、网络、控制等扩展实验。除此之外，在实验箱上有丰富的外围扩展资源，可以完成 DSP 基础实验、算法实验、编解码试验、双 CPU 综合实验、扩展实验。

该实验箱的系统组成框图如图 1-1 所示：




图 1-1

二、硬件组成

该实验系统的硬件资源主要包括：

- CPU 板接口；
- 两组 E_lab 接口；
- 一组 Techv 接口；
- 一组电机控制接口；
- 语音处理单元；
- AD 转换单元；
- DA 转换单元；
- 数字量输出单元；
- 开关量输入输出单元；
- IO 单元；
- CPLD 逻辑单元；
- 直流电源单元；
- 模拟信号源；
- 液晶显示单元；
- 键盘单元；
- 单脉冲单元；
- RS232 串口单元；
- CAN 总线单元；
- 以太网单元；
- USB 单元。

下面分别介绍各个单元。

1. CPU 板接口

该实验系统采用底板加 CPU 板的结构方式，CPU 板通过双排针扩展插槽扩展。用户可根据自己的需求选用不同类型的 CPU 板。不同类型的 CPU 板在硬件上是完全兼容的。

支持不同种类的 CPU 板混合使用。表 1-1 给出了支持的 CPU 板和控制资源。

表 1-1

	类型	控制的资源	备注
CPU1	5402、5409、 5410、5416、 5509、2407、 2812	语音单元、以太网单元、 USB 单元、E_lab1、 E_lab 2、Techv、RS232、 CAN、数字量输出单元、 IO 单元 2、IO 单元 3	RS232、CAN、IO 单元 2：配置 2407 及 2812CPU 板有效语音单元；配置 54X、5509 及 2812 CPU 板有效

表 1-2

序号	1	2	3	4	5	6	7	8	9	10	11
含义	DSP JTAG 接口 J1	电源插口 P4	复位按钮 S1	扩展接口 P1	FLASH 写保护跳线 J3	拨码开关 SW2	CPLD 下载口 J4	扩展接口 P3	扩展接口 P2	HPI 设置 J2	拨码开关 SW1

J1: DSP JTAG 接口, 符合 IEEE Standard 1149.1(JTAG) 标准, 引脚分配如图 1-2 所示: (空脚是第六脚, 方形焊盘是第一脚)



图 1-2

P4: 电源插口, CPU 板单独使用时, 从此接口给 CPU 板供电, +5V, 内正外负。CPU 板插在实验箱底板上时, 不需要从 P4 电源插口供电。

S1: 复位按钮, 按下系统复位。

J3: FLASH 写保护跳线, 选配置; 1、2 短路, 不允许擦除 FLASH; 2、3 短路, 允许擦除 FLASH (在配置 AM29LV320 FLASH 芯片时有效)。

J4: CPLD 下载口, 引脚分配如图 1-3 所示: (方形焊盘是第一脚)




图 1-3

J2: HPI 设置, 54X 的 HPI16 的设置; 1、2 短接, HPI 8 位模式; 2、3 短接, HPI 16 位模式; (VC5409、VC5410 CPU 板有效)

SW1：拨码开关，设置 CPU 的工作状态，SW1 开关设置列于表 1-3。

表 1-3

位号	ON	OFF	缺省
1	HPIENA=0 不选择 HPI 模块功能	HPIENA=1 选择 HPI 模块功能	OFF
2	CLKMD3=0	CLKMD3=1	5402\5409\5416 ON 5410 OFF
3	CLKMD2=0	CLKMD2=1	5402\5409\5416 OFF 5410 ON
4	CLKMD1=0	CLKMD1=1	OFF
5	MP/MC=0 DSP 工作微计算机方式	MP/MC=1 DSP 工作微处理器方式	OFF
6	CPUCS=0 CPU 板为 54X 系列	CPUCS=1 CPU 板为 2X 系列	ON

SW2：拨码开关，设置 CPLD 的工作状态，SW2 开关的设置列于表 1-4。

表 1-4

1 位	2 位	3 位	FLASH 的工作状态
ON	ON	ON	数据空间 0 ~ FFFF 64KX16
OFF	ON	ON	程序空间 0 ~ FFFFF 1MX16
X	X	X	不使能
4 位		LED 灯 D5 的工作状态	
ON		灭	
OFF		亮	

P1：CPU 数据地址总线扩展接口，P1 管脚定义列于表 1-5。

表 1-5

P1 管脚	对应 54X 管脚	备注
1	GND	地
2	D0	数据线 0
3	D1	数据线 1
4	D2	数据线 2
5	D3	数据线 3
6	D4	数据线 4
7	D5	数据线 5
8	D6	数据线 6
9	D7	数据线 7
10	D8	数据线 8
11	D9	数据线 9
12	D10	数据线 10
13	D11	数据线 11
14	D12	数据线 12
15	D13	数据线 13
16	D14	数据线 14
17	D15	数据线 15
18	GND	地
19	A17	地址线 17
20	A16	地址线 16
21	A19	地址线 19
22	A18	地址线 18
23	A1	地址线 1
24	A0	地址线 0
25	A3	地址线 3
26	A2	地址线 2

续 表

P1 管脚	对应 54X 管脚	备注
27	A5	地址线 5
28	A4	地址线 4
29	A7	地址线 7
30	A6	地址线 6
31	A9	地址线 9
32	A8	地址线 8
33	A11	地址线 11
34	A10	地址线 10
35	A13	地址线 13
36	A12	地址线 12
37	A15	地址线 15
38	A14	地址线 14
39	+5V	电源
40	+5V	电源

P2 : CPU 外设总线扩展接口, P2 管脚定义列于表 1-6。

表 1-6

P2 管脚	对应 54X 管脚	备注
1	GND	地
2	GND	地
3	READY	准备好信号
4	PS	程序空间片选信号
5	DS	数据空间片选信号
6	IS	IO 空间片选信号
7	R/W	读写信号
8	MSTRB	存储器空间选择信号

续 表

P2 管脚	对应 54X 管脚	备注
9	IOSTRB	IO 空间选择信号
10	MSC	微状态完成信号
11	XF	IO 输出信号
12	HOLDA	总线保持响应信号
13	IAQ	指令地址采集信号
14	HOLD	总线保持信号
15	BIO	IO 输入信号
16	GND	地
17	CLKRO	MCBSP0 输入位时钟
18	CLKR1	MCBSP1 输入位时钟
19	FSR0	MCBSP0 输入侦时钟
20	FSR1	MCBSP1 输入侦时钟
21	DR0	MCBSP0 输入数据
22	DR1	MCBSP1 输入数据
23	CLKXO	MCBSP0 输出位时钟
24	CLKX1	MCBSP1 输出位时钟
25	FSX0	MCBSP0 输出侦时钟
26	FSX1	MCBSP1 输出侦时钟
27	DX0	MCBSP0 输出数据
28	DX1	MCBSP1 输出数据
29	NMI	不可屏蔽中断信号
30	IACK	中断响应信号
31	INT1	外部中断 1
32	INT0	外部中断 0
33	INT3	外部中断 3
34	INT2	外部中断 2

续 表

P2 管脚	对应 54X 管脚	备注
35	Clkout	CPU 时钟输出
36	TOUT0	定时器 0 输出
37	NC	空脚
38	RESET	复位信号
39	GND	地
40	GND	地

P3 : HPI 总线扩展接口, P3 管脚定义列于表 1-7。

表 1-7

P3 管脚	对应 54X 管脚	备注
1	HD0	HPI 数据线 0
2	GND	地
3	HD1	HPI 数据线 1
4	GND	地
5	HD2	HPI 数据线 2
6	A21	地址线 21
7	HD3	HPI 数据线 3
8	A22	地址线 22
9	HD4	HPI 数据线 4
10	A20	地址线 20
11	HD5	HPI 数据线 5
12	NC	空脚
13	HD6	HPI 数据线 6
14	NC	空脚
15	HD7	HPI 数据线 7
16	CPUCS	CPU 种类指示信号

续 表

P3 管脚	对应 54X 管脚	备注
17	NC	空脚
18	NC	空脚
19	HPIENA	HPI 使能信号
20	NC	空脚
21	HDS2	HPI 数据选通信号 2
22	DR2	MCBSP2 输入数据
23	HDS1	HPI 数据选通信号 1
24	FSR2	MCBSP2 输入帧时钟
25	HBIL	HPI 字节指示信号
26	CLKR2	MCBSP2 输入位时钟
27	HAS	HPI 地址选通信号
28	CLKX2	MCBSP2 输出位时钟
29	HCS	HPI 片选信号
30	FSX2	MCBSP2 输出帧时钟
31	HR/W	HPI 读写信号
32	DX2	MCBSP2 输出数据
33	HCNTL0	HPI 控制信号 0
34	GND	地
35	HCNTL1	HPI 控制信号 1
36	GND	地
37	HINT	HPI 中断信号
38	+3.3V	电源
39	HRDY	HPI 准备好信号
40	+3.3V	电源

LED 指示灯:

D1 : +5V ; D2 : +3.3V ; D3 : DSP 核电压 ; D4 : 复位信号 ; D5 : CPLD 测试。

由于 DSP 采用 3.3V 和 1.8V 供电，而且其输入输出接口电平为 3.3V，对于数字量输出而言完全可以和 5V TTL 电平兼容。但对于数字量输入而言，由于其内部是 3.3V，因此不能将中央处理器的输出直接和外围扩展的 5V 器件相连。通过 LVTH16245 和 LVTH16244 进行电平转换和驱动。

CPU 板标准配置扩展 FLASH 1M X 16BIT，用户可以选配扩展 FLASH 2M X 16BIT 或不扩展 FLASH 的 CPU 板。

2. E_lab 总线接口

通过 E_lab 接口，可扩展 E_lab 扩展模块，E_lab 接口 1 信号定义如图 1-4 所示，E_lab 接口 2 信号定义如图 1-5 所示。




图 1-4




图 1-5

E_lab2 扩展板在底板上和 Techv 扩展板共享一个物理空间，同时只能扩展一种扩展板，或者是 E_lab，或者是 Techv。

E_lab 信号中 A 代表地址线，D 代表数据线，MCURD/MCUWR 代表读写信号，MCUCS 代表片选信号。E_lab 扩展到 CPU1 的 IO 空间。

E_lab 接口的外形如图 1-6 所示。