

 普通高校“十三五”规划教材

# 数字电子技术实验

孙志雄 雷红 龙顺宇 郝昕 编著

110 101 011 010110 101 01011101 010 001 011010



北京航空航天大学出版社  
BEIHANG UNIVERSITY PRESS



普通高校“十三五”规划教材

# 数字电子技术实验

孙志雄 雷红 龙顺宇 郝昕 编著

常州大学图书馆  
藏书章

北京航空航天大学出版社

## 内 容 简 介

本书根据应用型本科数字电子技术实验教学大纲的要求,并结合高等院校理工科学生的技能培养实际情况,在多年实验教学实践的基础上进行编写。实验安排符合数字电子技术理论课教学的基本要求。实验内容安排遵循由浅入深、循序渐进的规律,包含基础性实验、综合性实验、设计性实验和创新性实验四个部分,同时还介绍了电子电路仿真软件 Multisim、电子设计自动化软件 Quartus II 及硬件描述语言 VHDL 应用于数字系统设计的方法。本书既考虑了数字电子技术的发展趋势及应用,也注重学生思维能力、动手能力和创新能力的培养。

本书可作为高等院校电子类、通信信息类、计算机类、物理类等专业数字电子技术实验和数字电子技术课程设计的教材,也可作为从事数字电子技术方面研究的广大工程技术人员的参考书。

### 图书在版编目(CIP)数据

数字电子技术实验 / 孙志雄等编著. -- 北京: 北京航空航天大学出版社, 2019. 3

ISBN 978-7-5124-2963-5

I. ①数… II. ①孙… III. ①数字电路—电子技术—实验—高等学校—教材 IV. ①TN79-33

中国版本图书馆 CIP 数据核字(2019)第 051890 号

版权所有,侵权必究。

### 数字电子技术实验

孙志雄 雷红 龙顺宇 郝昕 编著  
责任编辑 王瑛 曹春耀

\*

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(邮编 100191) <http://www.buaapress.com.cn>

发行部电话:(010)82317024 传真:(010)82328026

读者信箱: [emsbook@buaacm.com.cn](mailto:emsbook@buaacm.com.cn) 邮购电话:(010)82316936

涿州市新华印刷有限公司印装 各地书店经销

\*

开本:710×1 000 1/16 印张:9 字数:192 千字

2019 年 4 月第 1 版 2019 年 4 月第 1 次印刷 印数:3 000 册

ISBN 978-7-5124-2963-5 定价:29.00 元

若本书有倒页、脱页、缺页等印装质量问题,请与本社发行部联系调换。联系电话:(010)82317024

# 前 言

数字电子技术是一门实践性很强的技术基础课,教学中除了讲授基本理论、基本知识以外,还必须加强数字电子技术实验环节,它对巩固学生的理论知识、提高学生的实验技能、培养学生的综合应用能力和创新逻辑思维,都起到至关重要的作用。

本书是作者多年从事数字电子技术实验教学实践的总结。实验安排符合数字电子技术理论教学的基本要求,实验内容遵循由浅入深、循序渐进的规律,包含基础性实验、综合性实验、设计性实验和创新性实验四个部分,实验过程注重学生思维能力、动手能力和创新能力的培养。

本书共4章,第1章为基础性实验,包含门电路逻辑功能测试、组合逻辑电路及时序逻辑电路设计、555 时基电路等基础实验。

第2章为综合性实验,包含 D/A、A/D 转换器及其应用,组合逻辑电路和时序逻辑电路的综合应用。

第3章为设计性实验,主要体现数字电子技术课程设计的要求,包含数字电子钟的设计、数字频率计的设计等常用数字系统的设计。

第4章为创新性实验,主要体现现代电子设计自动化(EDA)技术的设计理念,包含 Quartus II 软件介绍及原理图设计方法、硬件描述语言 VHDL 设计数字电路的方法。

本书为海南热带海洋学院 2018 年校级教材基金项目研究成果(课题编号:RHYJC2018-08)。本书由孙志雄主编,并对全书进行整理和统稿。第1章由雷红编写,第2章由郝昕编写,第3章由龙顺宇编写,第4章由孙志雄编写。本书在编写的过程中,参考了许多学者和专家的著作及研究成果,在此谨向他们表示诚挚的谢意。

由于本书作者水平有限,书中难免存在错漏和不足之处,敬请读者批评指正。

编 者

2019 年 1 月

# 目 录

18	计数器的逻辑功能及其测试	十二
38	计数器的逻辑功能及其测试	十二
60	计数器的逻辑功能及其测试	十二
100	计数器的逻辑功能及其测试	十二
103	计数器的逻辑功能及其测试	十二
105	计数器的逻辑功能及其测试	十二
110	计数器的逻辑功能及其测试	十二
151	计数器的逻辑功能及其测试	十二
153	计数器的逻辑功能及其测试	十二
<b>第 1 章 基础性实验</b>		
实验一	TTL 集成逻辑门的逻辑功能与参数测试	3
实验二	组合逻辑电路设计	7
实验三	译码器及其应用	10
实验四	数据选择器及其应用	13
实验五	触发器及其应用	16
实验六	计数器及其应用	19
实验七	移位寄存器及其应用	22
实验八	555 时基电路及其应用	25
<b>第 2 章 综合性实验</b>		
实验九	D/A 转换器及其应用	29
实验十	A/D 转换器及其应用	33
实验十一	8 位编码、译码器及显示电路	37
实验十二	六十进制计数、译码及显示电路	40
实验十三	多路抢答器的设计	44
实验十四	8 位流水灯电路的设计	46
<b>第 3 章 设计性实验</b>		
实验十五	篮球竞赛 30 s 计时器的设计	51
实验十六	汽车尾灯控制电路的设计	57
实验十七	数字电子钟的设计	62
实验十八	数字频率计的设计	67
实验十九	数字电压表的设计	74



实验二十 交通灯控制器的设计 ..... 81

第 4 章 创新性实验

实验二十一 EDA 技术及其数字系统设计示例 ..... 87

实验二十二 基于 Quartus II 原理图输入的 1 位全加器电路的设计 ..... 100

实验二十三 基于 VHDL 语言的 4 位二进制加法计数器电路的设计 ..... 103

实验二十四 基于 VHDL 语言的十进制加法计数、译码和显示电路的设计 ..... 105

实验二十五 基于 VHDL 语言的多功能数字钟的设计 ..... 110

附录 A 数字电子技术实验安全操作规程 ..... 121

附录 B 数字电子技术实验常见故障的检测及排除方法 ..... 122

附录 C 电子电路仿真软件 Multisim 及其使用方法 ..... 125

附录 D EDA 技术实验箱简介 ..... 133

参考文献

01 ..... 02 ..... 03 ..... 04 ..... 05 ..... 06 ..... 07 ..... 08 ..... 09 ..... 10 ..... 11 ..... 12 ..... 13 ..... 14 ..... 15 ..... 16 ..... 17 ..... 18 ..... 19 ..... 20 ..... 21 ..... 22 ..... 23 ..... 24 ..... 25 ..... 26 ..... 27 ..... 28 ..... 29 ..... 30 ..... 31 ..... 32 ..... 33 ..... 34 ..... 35 ..... 36 ..... 37 ..... 38 ..... 39 ..... 40 ..... 41 ..... 42 ..... 43 ..... 44 ..... 45 ..... 46 ..... 47 ..... 48 ..... 49 ..... 50 ..... 51 ..... 52 ..... 53 ..... 54 ..... 55 ..... 56 ..... 57 ..... 58 ..... 59 ..... 60 ..... 61 ..... 62 ..... 63 ..... 64 ..... 65 ..... 66 ..... 67 ..... 68 ..... 69 ..... 70 ..... 71 ..... 72 ..... 73 ..... 74 ..... 75 ..... 76 ..... 77 ..... 78 ..... 79 ..... 80 ..... 81 ..... 82 ..... 83 ..... 84 ..... 85 ..... 86 ..... 87 ..... 88 ..... 89 ..... 90 ..... 91 ..... 92 ..... 93 ..... 94 ..... 95 ..... 96 ..... 97 ..... 98 ..... 99 ..... 100

# TTL 集成逻辑门的逻辑功能与参数测试

## 一、实验目的

1. 了解 TTL 集成与非门
2. 熟悉 TTL 集成与非门
3. 熟悉数字电路实验装置的基本功能和常用方法。

# 第 1 章

## 二、实验原理

# 基础性实验

TTL 集成电路 电路中的与逻辑关系是利用三极管的多发射极结构来实现的。本实验采用集成 TTL 与非门 74LS00 芯片，与非门的逻辑功能为，当输入端中有一个或两个以上为高电平时，输出端为低电平；只有当输入端全部为高电平时，输出端才是高电平。

## 三、实验设备与器件

1. 数字电路实验箱。
2. 数字万用表。
3. 集成逻辑芯片 74LS00。

## 四、实验内容

### 1. 验证 TTL 集成与非门的逻辑功能

如图 1-1 所示，与非门的四个输入端接逻辑开关，与非门的输出端接 LED 发光二极管，当输出端为高电平时 LED 发光，为低电平时 LED 不发光。按图 1-1 的电路完成这个测试验证与非门的逻辑功能。

图 1-1 验证 TTL 集成与非门的逻辑功能



## 实验一

TTL 集成逻辑门的逻辑功能  
与参数测试

## 一、实验目的

1. 掌握 TTL 集成与非门的逻辑功能。
2. 熟悉 TTL 集成与非门主要参数的测试方法。
3. 熟悉数字电路实验装置的基本功能和使用方法。

## 二、实验原理

TTL 集成电路中采用双极型三极管作为开关器件, TTL 电路中的与逻辑关系是利用三极管的多发射极结构实现的。本实验采用四输入双与非门 74LS20 芯片。与非门的逻辑功能是,当输入端中有一个或者一个以上是低电平时,输出端为高电平;只有当输入端全部为高电平时,输出端才是低电平。

## 三、实验设备与器件

1. 数字电路实验箱。
2. 数字万用表。
3. 集成电路芯片 74LS20D。

## 四、实验内容

## 1. 验证 TTL 集成与非门的逻辑功能

按图 1-1 接线。与非门的四个输入端接逻辑输入插口,与非门的输出端接由 LED 发光二极管组成的逻辑电平显示器的显示插口。按表 1-1 的真值表逐个测试集成块中两个与非门的逻辑功能。

输出	输入			
Y1	Y2	a1	a2	a3
0	0	0	0	0
0	0	0	0	1
0	0	0	1	0
0	0	0	1	1
0	0	1	0	0
0	0	1	0	1
0	0	1	1	0
0	0	1	1	1
0	1	0	0	0
0	1	0	0	1
0	1	0	1	0
0	1	0	1	1
0	1	1	0	0
0	1	1	0	1
0	1	1	1	0
0	1	1	1	1
1	1	0	0	0
1	1	0	0	1
1	1	0	1	0
1	1	0	1	1
1	1	1	0	0
1	1	1	0	1
1	1	1	1	0
1	1	1	1	1




图 1-1 与非门逻辑功能测试电路图

表 1-1 与非门测试真值表

输入				输出	
An	Bn	Cn	Dn	Y1	Y2
0	1	1	1		
0	0	1	1		
1	0	0	0		
1	1	0	1		
1	1	1	1		

## 2. 74LS20 主要参数的测试

(1) 低电平输出电源电流  $I_{CCL}$  和高电平输出电源电流  $I_{CCH}$

与非门处于不同的工作状态, 电源提供的电流是不同的。  $I_{CCL}$  是指当所有输入端悬空、输出端空载时, 电源提供器件的电流。  $I_{CCH}$  是指当所有输出端空载, 每个门各有一个以上的输入端接地, 其余输入端悬空时, 电源提供给器件的电流。  $I_{CCL}$  和  $I_{CCH}$  测试电路如图 1-2(a)、图 1-2(b) 所示。

(2) 低电平输入电流  $I_{IL}$  和高电平输入电流  $I_{IH}$

$I_{IL}$  是指当被测输入端接地, 其余输入端悬空, 输出端空载时, 由被测输入端流出的电流。  $I_{IH}$  是指当被测输入端接高电平, 其余输入端接地, 输出端空载时, 流入被测输入端的电流。由于  $I_{IH}$  较小, 难以测量, 一般免于测试。  $I_{IL}$  的测试电路如图 1-2(c) 所示。

分别按图 1-2 接线并进行测试, 将测试结果记入表 1-2 中。

表 1-2 静态参数测试表

$I_{CCL}/\text{mA}$	$I_{CCH}/\text{mA}$	$I_{IL}/\text{mA}$

(3) 电压传输特性

门的输出电压  $V_o$  随输入电压  $V_i$  而变化的曲线  $V_o = f(V_i)$  称为门的电压传输




(a) 低电平输出电源电流  $I_{CCL}$ (b) 高电平输出电源电流  $I_{CCH}$ (c) 低电平输入电流  $I_{IL}$ 

图 1-2 与非门主要参数测试电路

特性,测试电路如图 1-3 所示,采用逐点测试法,即调节  $R_w$ ,逐点测得  $V_I$  及  $V_O$ ,然后绘成曲线。

按图 1-3 接线,调节电位器  $R_w$ ,使  $V_I$  从 0 V 向高电平变化,逐点测量  $V_I$  和  $V_O$  的对应值,记入表 1-3 中。




图 1-3 电压传输特性测试电路

表 1-3 电压传输特性测试表

$V_1/V$	0	0.2	0.4	0.6	0.8	1.0	1.5	2.0	2.5	3.0	3.5	4.0	...
$V_0/V$													

## 五、实验报告

1. 记录并整理实验数据。
2. 画出实测的电压传输特性曲线,并从中读出输出的高、低电压和阈值电压。

## 实验二

# 组合逻辑电路设计

### 一、实验目的

1. 掌握组合逻辑电路的测试方法。
2. 掌握组合逻辑电路的设计方法。
3. 熟悉加法器的工作原理。

### 二、实验原理

使用中、小规模集成电路来设计组合电路是常见的逻辑电路。组合逻辑电路的设计通常按以下步骤进行：

- (1) 根据设计任务的要求建立输入、输出变量。
- (2) 列出逻辑真值表。
- (3) 用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
- (4) 按实际选用逻辑门的类型修改逻辑表达式。
- (5) 根据简化后的逻辑表达式画出逻辑图,用标准器件构成逻辑电路。

### 三、实验设备与器件

1. 数字电路实验箱。
2. 数字万用表。
3. 集成电路芯片 74LS20D、74LS00D、74LS86D。

### 四、实验内容

#### 1. 设计电路

设计一个用与非门实现的三人表决电路。

#### 2. 半加器组合电路的逻辑功能测试

- (1) 按图 2-1 接线,接线示意图如图 2-2 所示。
- (2) 按表 2-1 的要求改变输入端 A、B 的状态,填表并写出 Y、Z 的逻辑表达式。




图 2-1 半加器逻辑电路




图 2-2 半加器逻辑电路接线示意图

表 2-1 半加器逻辑功能测试

输入	A	0	0	1	1
	B	0	1	0	1
输出	Y				
	Z				

### 3. 全加器组合电路的逻辑功能测试

- (1) 写出图 2-3 所示电路的逻辑表达式。
- (2) 按图 2-3 选择与非门并接线进行测试, 将测试结果记入表 2-2 中。

图 2-3 所示电路为全加器组合逻辑电路, 其逻辑表达式为:  $Y = A \oplus B \oplus C$ ,  $Z = AB + BC + AC$ 。其中  $A$ 、 $B$ 、 $C$  为三个输入变量,  $Y$ 、 $Z$  为两个输出变量。




图 2-3 全加器逻辑电路

表 2-2 全加器逻辑功能测试

输入			输出	
A	B	C	Y	Z
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

## 五、实验报告

1. 记录并整理实验数据。
2. 写出三人表决电路的设计过程,并画出逻辑电路图。

# 实验三

## 译码器及其应用

### 一、实验目的

1. 掌握译码器逻辑功能的测试方法。
2. 掌握用译码器设计组合逻辑电路的方法。
3. 熟悉译码器的逻辑功能和使用方法。

### 二、实验原理

译码器是一个多输入、多输出的组合逻辑电路。译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或者另外一个代码。译码器的输出端给出的就是输入端变量的全部最小项,利用附加的门电路将这些最小项适当地组合起来,便可以产生组合逻辑函数。二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息,器件就成为一个数据分配器(又称多路分配器)。数据分配器是将一个数据源来的数据根据需要送到多个不同的通道上去,实现数据分配功能的逻辑电路。

### 三、实验设备与器件

1. 数字电路实验箱。
2. 数字万用表。
3. 集成电路芯片 74LS20D、74LS138D。

### 四、实验内容

#### 1. 74LS138D 译码器逻辑功能测试

将译码器 74LS138 使能端  $G_1$ 、 $G'_{2A}$ 、 $G'_{2B}$  及地址端 C、B、A 分别接至逻辑电平开关,八个输出端  $Y'_7 \cdots Y'_0$  依次连接逻辑电平显示器,拨动逻辑电平开关,按表 3-1 逐项测试 74LS138D 的逻辑功能并记录输出电平。

#### 2. 用 74LS138D 构成时序脉冲分配器

按图 3-1 接线,在  $G_1$  端接入频率约为 5 kHz 的时钟脉冲 CLK,用示波器观察

和记录在地址端 C、B、A 分别取 000~111 八种不同状态时  $Y'_7 \sim Y'_0$  端的输出波形，注意输出波形与 CLK 输入波形之间的相位关系，将测试结果填入表 3-2 中。

表 3-1 74LS138D 功能表

输入					输出							
$G_1$	$G'_{2A} + G'_{2B}$	C	B	A	$Y'_0$	$Y'_1$	$Y'_2$	$Y'_3$	$Y'_4$	$Y'_5$	$Y'_6$	$Y'_7$
0	×	×	×	×								
×	1	×	×	×								
1	0	0	0	0								
1	0	0	0	1								
1	0	0	1	0								
1	0	0	1	1								
1	0	1	0	0								
1	0	1	0	1								
1	0	1	1	0								
1	0	1	1	1								




图 3-1 作数据分配器

表 3-2 时序脉冲分配器功能表

输入					输出							
$G_1$	$G'_{2A} + G'_{2B}$	C	B	A	$Y'_0$	$Y'_1$	$Y'_2$	$Y'_3$	$Y'_4$	$Y'_5$	$Y'_6$	$Y'_7$
方波	0	0	0	0								
方波	0	0	0	1								
方波	0	0	1	0								
方波	0	0	1	1								