

EDA 技术与 CPLD/FPGA

开发应用简明教程(第二版)

- ◆ EDA 技术概念和大规模可编程逻辑器件结构介绍
- ◆ VHDL 的语法结构及编程技巧
- ◆ 数字逻辑电路和有限状态机设计实例
- ◆ 宏功能模块、IP 及 SOPC 开发应用技术
- ◆ FPGA 在 DSP 和通信工程领域中的实践应用



刘爱荣 王振成 陈杨 叶建森 编著



清华大学出版社

014906219

TN702-43
37-2

高等学校计算机应用规划教材

EDA 技术与 CPLD/FPGA

开发应用简明教程

(第二版)

刘爱荣 王振成 陈杨 叶建森 编著



清华大学出版社

北 京



北航

C1693538

TN702-43

37-2

内 容 简 介

在信息技术高速发展的现代社会,电子系统的设计方法和设计手段已有了革命性的变化。可编程逻辑器件和 EDA 技术已广泛应用于通信、工业自动化、智能家电、智能交通、智能仪表、大屏幕、图像处理以及计算机等领域。因此,EDA 技术是电子工程师必须掌握的技术。

全书共分 12 章。本书根据课堂教学和实践的需要,详细介绍了 EDA 技术的基本知识、大规模可编程逻辑器件 CPLD/FPGA 的结构原理、EDA 开发工具的使用方法、VHDL 语言的语法结构和编程技巧、宏功能模块的应用、状态机和 SOPC 设计及应用。为提高读者的工程设计能力,第 9~11 章分别介绍了 CPLD/FPGA 器件在数字系统、通信工程和计算机等领域的具体应用,并且运用大量综合性实例对各种关键技术进行了深入浅出的分析。此外,基础章节配有思考题,应用章节配有设计题,附录 4 配有实训内容、设计思路和实训步骤,为读者实训提供方便。

本书对应的电子教案、实例源文件和参考答案可以到 <http://www.tupwk.com.cn/downpage/index.asp> 网站下载。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

图书在版编目(CIP)数据

EDA 技术与 CPLD/FPGA 开发应用简明教程/刘爱荣等 编著. —2 版 —北京:清华大学出版社, 2013.10

(高等学校计算机应用规划教材)

ISBN 978-7-302-33023-3

I. ①E… II. ①刘… III. ①电子电路—电路设计—计算机辅助设计—高等学校—教材 IV. ①TN702

中国版本图书馆 CIP 数据核字(2013)第 149118 号

责任编辑:胡辰浩 袁建华

装帧设计:牛静敏

责任校对:曹 阳

责任印制:李红英

出版发行:清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址:北京清华大学学研大厦 A 座 邮 编:100084

社 总 机:010-62770175 邮 购:010-62786544

投稿与读者服务:010-62776969, c-service@tup.tsinghua.edu.cn

质 量 反 馈:010-62772015, zhiliang@tup.tsinghua.edu.cn

课 件 下 载: <http://www.tup.com.cn>, 010-62794504

印 刷 者:北京富博印刷有限公司

装 订 者:北京市密云县京文制本装订厂

经 销:全国新华书店

开 本:185mm×260mm 印 张:27 字 数:624 千字

版 次:2007 年 9 月第 1 版 2013 年 10 月第 2 版 印 次:2013 年 10 月第 1 次印刷

印 数:1~3500

定 价:45.00 元

产品编号:051818-01

前 言

由于高密度现场可编程逻辑器件(CPLD/FPGA)和专用集成电路的飞速发展,传统的设计技术已经不适合大规模及超大规模集成电路,以往分立的数字电路已经被可编程逻辑器件所取代。电子设计自动化 EDA(Electronic Design Automation)技术正是为了适应现代电子产品设计的要求,吸收多学科最新成果而形成的一门新技术。

利用 EDA 开发工具进行电子系统的设计,具有以下几个特点:①用软件的方式设计硬件;②由用软件方式设计的系统到由开发软件自动完成硬件系统的转换;③设计过程中可用软件进行各种仿真;④系统可现场编程,在线升级;⑤整个系统可集成在一个芯片上,体积小、功耗低并且可靠性高。目前,可编程逻辑器件在通信系统、智能交通、智能家电、物联网及复杂的现场控制系统中得到广泛的应用。因此,EDA 技术是现代电子设计工程师必须掌握的技术,基于 CPLD/FPGA 技术的开发应用已经成为数字时代的应用技术潮流。

本书的目的是帮助读者尽快掌握 EDA 技术,让读者学会应用硬件描述语言、原理图和状态图的混合设计方法设计数字系统。全书共 12 章:第 1 章主要介绍了 EDA 技术的基本知识和大规模可编程逻辑器件 CPLD/FPGA 的结构原理;第 2 章主要介绍了应用原理图输入法设计逻辑电路的流程;第 3 章介绍了 VHDL 结构和要素;第 4 章介绍了 Quartus II;第 5 章介绍了 VHDL 语言描述语句;第 6 章介绍了基本逻辑电路设计;第 7 章介绍了 CPLD/FPGA 应用系统设计实例;第 8 章介绍了有限状态机的设计;第 9 章介绍了宏功能模块与 IP 应用;第 10 章介绍了 FPGA 在 DSP 领域中的应用;第 11 章介绍了 FPGA 在通信工程中的实践应用;第 12 章介绍了 SOPC 系统开发技术。

本书在选材上注重内容新颖、技术先进并且重点突出。书中给出了经实践验证的大量设计实例,希望能对读者迅速掌握大规模可编程器件设计与应用有所帮助。

全书由刘爱荣、王振成、陈杨、叶建森、李立凯、李红丽、张璐璐、刘宏宇、王欣编写。其中第 1.1~1.10 节和附录 3 由张璐璐编写,第 1.11~1.16 节和第 4 章由王欣编写,第 2 章由王振成编写,第 3 章由刘宏宇编写,第 5.1~5.2 节和第 10 章由刘爱荣编写,第 6、7 和第 12 章由李立凯编写,第 9.1~9.2 节和附录 4 由陈杨编写,第 8 章和 9.3~9.7 节由叶建森编写,第 11 章、5.3~5.4 节及附录 1、附录 2 由李红丽编写,全书由刘爱荣统稿、定稿。另外,解放军信息工程大学王志新教授对此书的编写提出了宝贵意见,在此深表感谢。

在编写本书的过程中参考了相关文献,在此向这些文献的作者深表感谢。由于 EDA 技术是一门发展迅速的新技术,加上作者水平有限,书中难免有疏漏、不妥甚至错误之处,恳请专家和广大读者批评指正。我们的信箱是 huchenhao@263.net,电话是 010-62796045。

编 者

2013 年 3 月

目 录

第 1 章 EDA 概述与可编程逻辑器件	1
1.1 EDA 技术	1
1.2 EDA 技术发展历程	1
1.2.1 20 世纪 70 年代的计算机辅助设计 CAD 阶段	2
1.2.2 20 世纪 80 年代的计算机辅助工程设计 CAE 阶段	2
1.2.3 20 世纪 90 年代电子系统设计自动化 EDA 阶段	2
1.3 面向 CPLD/FPGA 的 EDA 技术主要内容	3
1.3.1 大规模可编程逻辑器件	3
1.3.2 硬件描述语言(HDL)	4
1.3.3 软件开发工具	5
1.3.4 实验开发系统	5
1.3.5 关于 EDA 技术的学习重点及学习方法	6
1.4 EDA 技术应用对象	6
1.4.1 可编程逻辑器件	7
1.4.2 半定制或全定制 ASIC	7
1.4.3 混合 ASIC	7
1.5 面向 CPLD/FPGA 的 EDA 开发流程	7
1.5.1 设计输入	8
1.5.2 逻辑综合和优化	9
1.5.3 适配(目标器件的布局布线)	9
1.5.4 仿真	10
1.5.5 目标器件的编程/下载	10
1.6 可编程逻辑器件	10
1.6.1 PLD 的分类	11
1.6.2 PROM 可编程原理	12
1.6.3 GAL	14
1.7 CPLD 的结构与可编程原理	15
1.7.1 CPLD 的基本结构	15
1.7.2 逻辑阵列宏单元	16
1.7.3 I/O 控制模块	18

1.7.4 可编程连线阵列	20
1.8 FPGA 的结构与可编程原理	21
1.8.1 FPGA 的结构描述	21
1.8.2 查找表逻辑结构	22
1.8.3 Cyclone III 系列器件与工作原理	22
1.9 硬件测试技术	25
1.9.1 内部逻辑测试	25
1.9.2 JTAG 边界扫描测试	26
1.10 FPGA/CPLD 产品概述	26
1.10.1 Lattice 公司的 PLD 器件	26
1.10.2 Xilinx 公司的 PLD 器件	27
1.10.3 Altera 公司的 PLD 器件	28
1.11 编程与配置	30
1.12 数字系统的设计方法简介	31
1.12.1 数字系统的设计准则	32
1.12.2 数字系统设计的艺术	33
1.13 Quartus II	33
1.14 IP 核	35
1.15 EDA 的发展趋势	35
1.16 本章小结	36
1.17 习题	37

第 2 章 原理图输入法逻辑电路设计

流程	38
2.1 原理图输入设计方法的特点	38
2.2 数字频率计设计任务导入	39
2.3 原理图输入方式基本设计流程	39
2.3.1 建立工作库文件夹和存盘原理图空文件	40
2.3.2 创建工程	41
2.3.3 功能简要分析	44
2.3.4 编译前设置	45
2.3.5 全程编译	46

2.3.6	时序仿真测试电路功能	48	3.6.6	注释	88
2.4	引脚设置和编程下载	51	3.7	数据对象	88
2.4.1	引脚锁定	51	3.7.1	变量(VARIABLE)	89
2.4.2	配置文件下载	53	3.7.2	信号(SIGNAL)	89
2.4.3	AS 模式直接编程配置器件	54	3.7.3	常量(CONSTANT)	90
2.4.4	JTAG 间接模式编程配置器件	54	3.8	数据类型	91
2.4.5	USB-Blaster 编程配置器安装方法	56	3.8.1	VHDL 预定义数据类型	91
2.5	层次化设计	56	3.8.2	用户自定义数据类型	96
2.6	6 位十进制频率计设计	59	3.8.3	数据类型转换	100
2.6.1	时序控制器设计	60	3.9	运算操作符	102
2.6.2	顶层电路设计与测试	61	3.10	本章小结	105
2.7	本章小结	61	3.11	习题	105
2.8	习题	61			
第 3 章	VHDL 结构和要素	63	第 4 章	Quartus II 应用深入	106
3.1	VHDL 程序基本结构	63	4.1	用 VHDL 设计十进制计数器的步骤	106
3.1.1	实体(ENTITY)	64	4.1.1	建立工作库文件夹和编辑设计文件	106
3.1.2	结构体(ARCHITECTURE)	67	4.1.2	创建工程	108
3.2	子程序(SUBPROGRAM)	69	4.1.3	编译前设置	110
3.2.1	函数(FUNCTION)	70	4.1.4	全程编译	111
3.2.2	过程(PROCEDURE)	72	4.1.5	时序仿真	112
3.2.3	重载函数	74	4.2	引脚锁定与硬件测试	115
3.2.4	转换函数	77	4.2.1	引脚锁定	115
3.2.5	决断函数	78	4.2.2	配置文件下载	117
3.3	VHDL 库	78	4.2.3	AS 模式编程配置器件	118
3.3.1	库的种类	78	4.3	嵌入式逻辑分析仪使用方法	119
3.3.2	库的用法	79	4.4	本章小结	123
3.4	VHDL 程序包	80	4.5	习题	123
3.4.1	程序包定义	80			
3.4.2	预定义程序包	82	第 5 章	VHDL 语言描述语句	125
3.5	配置(CONFIGURATION)	84	5.1	VHDL 语句概述	125
3.6	VHDL 文字规则	85	5.2	VHDL 并行语句	126
3.6.1	关键字	85	5.2.1	并行信号赋值语句	127
3.6.2	标识符	85	5.2.2	进程语句(PROCESS)	132
3.6.3	数字	86	5.2.3	块语句(BLOCK)	136
3.6.4	字符和字符串	87	5.2.4	子程序的并行调用语句	137
3.6.5	下标名及下标段名	87	5.2.5	元件例化语句 (COMPONENT)	138
			5.2.6	生成语句(GENERATE)	141

5.3 VHDL 顺序语句	143	7.1.3 设计实现	201
5.3.1 顺序赋值语句	144	7.2 LED 数码管显示控制	202
5.3.2 IF 语句	146	7.2.1 LED 数码管工作原理	203
5.3.3 CASE 语句	149	7.2.2 静态 LED 数码管驱动原理 及其 FPGA 电路设计	203
5.3.4 LOOP 语句	153	7.2.3 动态 LED 数码管驱动原理 及其 FPGA 电路设计	205
5.3.5 NULL 语句	158	7.3 序列检测器的设计	208
5.3.6 WAIT 语句	159	7.3.1 序列检测器设计思路	208
5.4 VHDL 程序设计难点解析	160	7.3.2 VHDL 源程序	209
5.4.1 面向硬件的设计思维	161	7.3.3 仿真结果	210
5.4.2 组合电路和时序电路	163	7.4 数字频率计的设计	210
5.4.3 可编程逻辑设计的基本 原则	164	7.4.1 数字频率计设计思路	210
5.4.4 设计思想和技巧	165	7.4.2 数字频率计的 VHDL 源程序	212
5.5 本章小结	166	7.5 数字秒表的设计	215
5.6 习题	167	7.5.1 数字秒表设计思路	215
第 6 章 基本逻辑电路设计	168	7.5.2 数字秒表的 VHDL 源程序	216
6.1 组合逻辑电路设计	168	7.6 交通信号控制器的设计	219
6.1.1 基本门电路	168	7.6.1 交通信号控制器设计 思路	219
6.1.2 三态门及总线缓冲器	172	7.6.2 VHDL 源程序	220
6.1.3 单向总线驱动器	173	7.6.3 系统的有关仿真	226
6.1.4 双向总线缓冲器	174	7.6.4 系统的硬件验证	227
6.2 时序逻辑电路设计	174	7.6.5 设计技巧分析	227
6.2.1 时序电路特殊信号描述	175	7.7 智能函数发生器的设计	227
6.2.2 常用时序电路设计	176	7.7.1 智能函数发生器的设计 思路	228
6.2.3 寄存器和移位寄存器	179	7.7.2 模块及模块功能	228
6.2.4 计数器	181	7.8 SPWM 发生器设计	234
6.2.5 序列信号发生器、 检测器	186	7.8.1 SPWM 信号产生的基本 原理	234
6.3 存储器设计	189	7.8.2 设计方案	235
6.3.1 只读存储器(ROM)	189	7.8.3 设计的顶层原理图 和程序	236
6.3.2 静态数据存储器(SRAM)	190	7.8.4 主要模块的 VHDL 程序	236
6.3.3 先进先出堆栈(FIFO)	192	7.9 本章小结	240
6.4 本章小结	194	7.10 习题	240
6.5 习题	194		
第 7 章 CPLD/FPGA 应用系统设计 实例	196		
7.1 键盘接口的 FPGA 设计	196		
7.1.1 设计要求	196		
7.1.2 设计分析	196		

第 8 章 有限状态机的设计.....243

8.1 状态机的一般形式.....243

8.1.1 状态机的特点.....244

8.1.2 状态机的基本结构
和功能.....2448.1.3 一般状态机的 VHDL
描述.....245

8.2 摩尔状态机的设计.....248

8.2.1 多进程结构状态机.....249

8.2.2 单进程 Moore 型有限
状态机.....2538.2.3 序列检测器之状态机
设计.....255

8.3 Mealy 型有限状态机的设计.....257

8.4 状态机图形编辑设计方法.....260

8.5 状态编码.....262

8.5.1 直接输出型编码.....263

8.5.2 顺序编码.....265

8.5.3 一位热码状态编码.....266

8.6 非法状态处理.....266

8.6.1 程序直接引导法.....267

8.6.2 状态编码监测法.....268

8.7 三层电梯控制器的设计.....268

8.7.1 三层电梯控制器的功能.....269

8.7.2 三层电梯控制器的设计
思路.....2698.7.3 三层电梯控制器的综合
设计.....2698.7.4 三层电梯控制器的波形
仿真.....2748.7.5 N 层电梯控制器的设计
技巧分析.....274

8.8 本章小结.....275

8.9 习题.....275

第 9 章 宏功能模块与 IP 应用.....277

9.1 宏功能模块概述.....277

9.1.1 知识产权核的应用.....277

9.1.2 使用 MegaWizard Plug-In
Manager.....2789.1.3 在 Quartus II 中对宏功能模块
进行例化.....2799.1.4 宏功能模块 LPM 计数器
的使用方法.....279

9.2 存储器模块的定制与应用.....284

9.2.1 存储器初始化文件生成.....284

9.2.2 定制 LPM_ROM 元件.....287

9.3 在系统存储器单元读写
编辑器.....290

9.4 RAM 定制.....292

9.4.1 RAM 定制和调用.....292

9.4.2 对 LPM_RAM 仿真测试.....294

9.4.3 VHDL 的存储器描述及相关
属性.....2959.4.4 存储器配置文件属性定义
和结构设置.....296

9.5 FIFO 定制.....298

9.6 8051 单片机 IP 核应用.....299

9.7 本章小结.....301

9.8 习题.....301

**第 10 章 FPGA 在 DSP 领域中
的应用**.....303

10.1 快速加法器的设计.....303

10.1.1 4 位二进制并行加法器.....303

10.1.2 8 位二进制加法器
的源程序.....304

10.2 快速乘法器的设计.....305

10.2.1 设计思路.....305

10.2.2 快速乘法器 VHDL
源程序.....306

10.3 数字滤波器的设计.....311

10.3.1 数字滤波器概述.....311

10.3.2 数字滤波器的原理
分析.....312

10.3.3 数字滤波器系统实现.....313

10.3.4 数字滤波器系统原理
框图.....31310.3.5 数字滤波器顶层 IIR
模块.....314

10.3.6 数字滤波器的 VHDL 语言程序	314
10.3.7 数字滤波器系统性能 测试	316
10.4 本章小结	316
10.5 习题	317
第 11 章 FPGA 在通信工程中的 应用	319
11.1 二进制振幅键控(ASK)调制器 与解调器设计	319
11.1.1 ASK 信号调制原理	319
11.1.2 ASK 信号解调原理	320
11.1.3 ASK 调制 VHDL 程序	321
11.1.4 ASK 解调 VHDL 程序	323
11.2 二进制频移键控(FSK)调制器 与解调器设计	324
11.2.1 FSK 信号调制原理	324
11.2.2 FSK 信号解调原理	325
11.2.3 FSK 调制 VHDL 程序及 仿真	326
11.2.4 FSK 解调 VHDL 程序及 仿真	327
11.3 二进制相位键控(PSK)调制器 与解调器设计	329
11.3.1 基本概念	329
11.3.2 CPSK 信号调制	331
11.3.3 DPSK 信号调制	332
11.3.4 DPSK 信号解调	333
11.3.5 DPSK 调制方框图及电路 符号	334
11.4 UART 接口设计	336
11.4.1 UART 概述	336
11.4.2 UART 系统 FPGA 接口 电路	337
11.4.3 UART 系统 FPGA 程序 设计	337
11.5 本章小结	337
11.6 习题	338
第 12 章 SOPC 系统开发技术	340
12.1 Nios II 32 位 RSIC 嵌入式 处理器	340
12.1.1 Nios II 结构	340
12.1.2 Nios II 处理器的特点	343
12.1.3 Nios II 处理器的优势	343
12.2 基于 Nios II 的 SOPC 开发 流程	345
12.2.1 Nios II 系统设计流程	345
12.2.2 Avalon 总线外设	347
12.2.3 Avalon 总线信号	351
12.2.4 自定义指令	353
12.2.5 HAL 系统库	354
12.3 SOPC 系统设计示例	355
12.3.1 基于 Nios II LED 控制 的硬件系统设计	356
12.3.2 基于 Nios II IDE 环境 LED 控制的软件设计	367
12.4 本章小结	370
12.5 习题	371
附录 1 VHDL 程序设计的语法结构	373
附录 2 VHDL 语言关键词和保留字	377
附录 3 VHDL 预定义程序包及缩略词 汇总表	379
附录 4 实验及实训项目	382
参考文献	422

第1章 EDA概述与可编程逻辑器件

本章主要阐述了 EDA 技术的含义、发展历程、主要内容,面向 CPLD/FPGA 的开发流程;可编程逻辑器件发展进程、种类及分类方法;复杂可编程逻辑器件(CPLD)的基本结构,Altera 公司的主要器件介绍;现场可编程门阵列(FPGA)的结构及配置;FPGA 和 CPLD 的开发应用选择;可数字系统的设计方法及设计工具简介,EDA 技术的优势等内容。通过本章的学习,读者可对 EDA 技术有一个基本的认识。

1.1 EDA 技术

EDA(Electrical Design Automation, 电子设计自动化)技术是现代集成电路及电子整机系统设计科技创新和产业发展的关键技术。当前集成电路技术已进入超深亚微米工艺和片上系统(SOC)阶段,集成化、微型化和系统化的趋势使得集成电路设计及以集成电路为核心的电子系统设计成为一个庞大的系统工程,离开 EDA 技术,集成电路及电子系统设计将寸步难行。EDA 技术教学是培养高素质电子设计人才,尤其是 IC 设计人才的重要途径。

EDA 技术是一门发展迅速的新技术,涉及面广,内容丰富,理解各异,目前尚无统一的看法。作者认为:EDA 技术有狭义和广义之分,狭义 EDA 技术就是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至完成对特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术,或称为 IES/ASIC 自动设计技术。本书讨论的对象为狭义的 EDA 技术。广义的 EDA 技术除狭义的 EDA 技术之外,还包括计算机辅助分析 CAA 技术(如 PSPICE、EWB、MATLAB 等)、计算机辅助制造 CAM 和印刷电路板计算机辅助设计 PCB-CAD 技术(如 PROTEL、ORCAD 等)。

1.2 EDA 技术发展历程

EDA 技术伴随着计算机、集成电路、电子系统设计的发展,经历了计算机辅助设计(Computer Assist Design, CAD)、计算机辅助工程设计(Computer Assist Engineering Design,

简称 CAE)和电子设计自动化(Electronic Design Automation, EDA)3 个发展阶段。

1.2.1 20 世纪 70 年代的计算机辅助设计 CAD 阶段

早期的电子系统硬件设计采用的是分立元件,随着集成电路的出现和应用,硬件设计进入到发展的初级阶段。初级阶段的硬件设计大量选用中小规模标准集成电路,人们将这些器件焊接在电路板上,做成初级电子系统,对电子系统的调试是在组装好的 PCB(Printed Circuit Board)板上进行的。

由于设计师对图形符号使用数量有限,传统的手工布线方法无法满足产品复杂性的要求,更不能满足工作效率的要求。这时,人们开始将产品设计过程中高度重复性的繁杂劳动,如布图布线工作,用二维图形编辑与分析的 CAD 工具替代,最具代表性的产品就是美国 ACCEL 公司开发的 Tango 布线软件。20 世纪 70 年代,是 EDA 技术发展初期,由于 PCB 布图布线工具受到计算机工作平台的制约,其支持的设计工作有限且性能比较差。

1.2.2 20 世纪 80 年代的计算机辅助工程设计 CAE 阶段

初级阶段的硬件设计是用大量不同型号的标准芯片实现电子系统设计的。随着微电子工艺的发展,相继出现了集成上万只晶体管的微处理器,集成几十万直到上百万储存单元的随机存储器和只读存储器。此外,支持定制单元电路设计的掩膜编程的门阵列,如标准单元的半定制设计方法以及可编程逻辑器件(PAL 和 GAL)等一系列微结构和微电子学的研究成果都为电子系统的设计提供了新天地。因此,可以用少数几种通用的标准芯片实现电子系统的设计。

伴随计算机和集成电路的发展,EDA 技术进入到计算机辅助工程设计阶段。20 世纪 80 年代初,推出的 EDA 工具则以逻辑模拟、定时分析、故障仿真、自动布局和布线为核心,重点解决电路设计没有完成之前的功能检测等问题。利用这些工具,设计师能在产品制作之前预知产品的功能与性能,能生成产品制造文件,在设计阶段对产品性能的分析前进了一大步。

如果说 20 世纪 70 年代的自动布局布线的 CAD 工具代替了设计工作中绘图的重复劳动,那么,到了 20 世纪 80 年代出现的具有自动综合能力的 CAE 工具则代替了设计师的部分工作,对保证电子系统的设计,制造出最佳的电子产品起着关键的作用。到了 20 世纪 80 年代后期,EDA 工具已经可以进行设计描述、综合与优化和设计结果验证,CAE 阶段的 EDA 工具不仅为成功开发电子产品创造了有利条件,而且为高级设计人员的创造性劳动提供了方便。但是,大部分从原理图出发的 EDA 工具仍然不能适应复杂电子系统的设计要求,而具体化的元件图形制约着优化设计。

1.2.3 20 世纪 90 年代电子系统设计自动化 EDA 阶段

为了满足千差万别的系统用户提出的设计要求,最好的办法是由用户自己设计芯片,

让用户把想设计的电路直接设计在自己的专用芯片上。微电子技术的发展,特别是可编程逻辑器件的发展,使得微电子厂家可以为用户提供各种规模的可编程逻辑器件,使设计者通过设计芯片实现电子系统功能。EDA 工具的发展,又为设计师提供了全线 EDA 工具。这个阶段发展起来的 EDA 工具,目的是在设计前期将设计师从事的许多高层次设计由工具来完成,如可以将用户要求转换为设计技术规范,有效地处理可用的设计资源与理想的设计目标之间的矛盾,按具体的硬件、软件和算法分解设计等。由于电子技术和 EDA 工具的发展,设计师可以在短时间内使用 EDA 工具,通过一些简单标准化的设计过程,利用微电子厂家提供的设计库来完成数万门 ASIC 和集成系统的设计与验证。

20 世纪 90 年代,设计师们逐步从使用硬件转向设计硬件,从单个电子产品开发转向系统级电子产品开发(即片上系统集成, System on a chip)。因此,EDA 工具是以系统设计为核心,包括系统行为级描述与结构综合,系统仿真与测试验证,系统划分与指标分配,系统决策与文件生成等一整套的电子系统设计自动化工具。这时的 EDA 工具不仅具有电子系统设计的能力,而且能提供独立于工艺和厂家的系统级设计能力,具有高级抽象的设计构思手段。例如,提供方框图、状态图和流程图的编辑能力,具有适合层次描述和混合信号描述的硬件描述语言(如 VHDL、AHDL 或 Verilog-HDL),同时含有各种工艺的标准元件库。只有具备上述功能的 EDA 工具,才可能使电子设计工程师能够在不熟悉各种半导体工艺的情况下,完成电子系统的设计。

未来的 EDA 技术将向广度和深度两个方向发展,EDA 将会超越电子设计的范畴进入其他领域。随着基于 EDA 的 SOC(单片系统)设计技术的发展,软硬核功能库的建立,以及基于 VHDL 所谓自顶向下设计理念的确立,未来的电子系统的设计与规划将不再是电子工程师们的专利。有专家认为,21 世纪将是 EDA 技术快速发展的时期,并且 EDA 技术将是对 21 世纪产生重大影响的十大技术之一。

1.3 面向 CPLD/FPGA 的 EDA 技术主要内容

EDA 技术涉及面广,内容丰富,从教学和实用的角度看,究竟应掌握些什么内容呢? 作者认为,主要应掌握如下 4 个方面的内容:①大规模可编程逻辑器件;②硬件描述语言;③软件开发工具;④实验开发系统。其中,大规模可编程逻辑器件是利用 EDA 技术进行电子系统设计的载体;硬件描述语言是利用 EDA 技术进行电子系统设计的主要表达手段;软件开发工具是利用 EDA 技术进行电子系统设计的智能化设计工具;实验开发系统则是利用 EDA 技术进行电子系统设计的硬件验证工具。为了使读者对 EDA 技术有一个总体印象,下面对 EDA 技术的主要内容进行概要介绍。

1.3.1 大规模可编程逻辑器件

可编程逻辑器件(简称 PLD)是一种由用户编程以实现某种逻辑功能的新型逻辑器件。

FPGA 和 CPLD 分别是现场可编程门阵列和复杂可编程逻辑器件的简称。现在, FPGA 和 CPLD 器件的应用已十分广泛, 它们将随着 EDA 技术的发展而成为电子设计领域的重要角色。国际上生产 FPGA/CPLD 的主流公司, 并且在国内占有市场份额较大的主要是 Xilinx、Altera 和 Lattice 三家公司。Xilinx 公司的 FPGA 器件有 XC2000、XC3000、XC4000、XC4000E、XC4000XLA, XC5200 系列等, 可用门数为 1200~18000。Altera 公司的 CPLD 器件有 MAX 系列和 FLEX 系列, FLEX 系列有 FLEX6000、FLEX8000、FLEX10K、FLEX10KE 系列等, 提供门数为 5000~25000。Lattice 公司的 ISP-PLD 器件有 ispLSI1000、ispLSI2000、ispLSI3000、ispLSI6000 系列等, 集成度可多达 25000 个 PLD 等效门。

FPGA 在结构上主要分为 3 个部分, 即可编程逻辑单元、可编程输入/输出单元和可编程连线 3 个部分。CPLD 在结构上主要包括 3 个部分, 即可编程逻辑宏单元、可编程输入/输出单元和可编程内部连线。

高集成度、高速度和高可靠性是 FPGA/CPLD 最明显的特点, 其时钟延时可小至 ns 级, 结合其并行工作方式, 在超高速应用领域和实时测控方面有着非常广阔的应用前景。在高可靠应用领域, 如果设计得当, 将不会存在类似于 MCU 的复位不可靠和 PC 可能跑飞等问题。FPGA/CPLD 的高可靠性还表现在几乎可将整个系统下载于同一芯片中, 实现所谓片上系统, 从而大大缩小了体积, 易于管理和屏蔽。由于 FPGA/CPLD 的集成规模非常大, 可利用先进的 EDA 工具进行电子系统设计和产品开发。由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用器件的硬件结构没有关系, 因而设计开发成功的各类逻辑功能块软件有很好的兼容性和可移植性。它几乎可用于任何型号和规模的 FPGA/CPLD 中, 从而使得产品设计效率大幅度提高。可以在很短时间内完成十分复杂的系统设计, 这正是产品快速进入市场最宝贵的特征。美国 IT 公司认为, 一个 ASIC 的 80% 功能可用于 IP 核等现成逻辑合成。而未来大系统的 FPGA/CPLD 设计仅仅是各类再应用逻辑与 IP 核(Core) 的拼装, 其设计周期将更短。与 ASIC 设计相比, FPGA/CPLD 显著的优势是开发周期短、投资风险小、产品上市速度快、市场适应能力强和硬件升级回旋余地大, 而且当产品定型和产量扩大后, 可将在生产中达到充分检验的 VHDL 设计迅速实现 ASIC 投产。

对于一个开发项目, 究竟是选择 FPGA 还是选择 CPLD 呢? 主要看开发项目本身的需要。对于普通规模, 且产量不是很大的产品项目, 通常使用 CPLD 比较好。对于大规模的逻辑设计、ASIC 设计和单片系统设计, 则多采用 FPGA。另外, FPGA 掉电后将丢失原有的逻辑信息, 所以在使用中需要为 FPGA 芯片配置一个专用 ROM。

1.3.2 硬件描述语言(HDL)

常用的硬件描述语言有 VHDL、Verilog 和 ABEL。

- VHDL: 作为 IEEE 的工业标准硬件描述语言, 在电子工程领域, 已成为事实上的通用硬件描述语言。

- Verilog: 支持的 EDA 工具较多, 适用于 RTL 级和门电路级的描述, 其综合过程较 VHDL 稍简单, 但其在高级描述方面不如 VHDL。
- ABEL: 一种支持各种不同输入方式的 HDL, 被广泛用于各种可编程逻辑器件的逻辑功能设计, 由于其语言描述的独立性, 因而适用于各种不同规模的可编程器件的设计。

有专家认为, 在新世纪中, VHDL 与 Verilog 语言将承担几乎全部的数字系统设计任务。

1.3.3 软件开发工具

目前比较流行的主流厂家的 EDA 的软件工具有 Altera 公司的 Quartus II、Lattice 公司的 ispEXPERT、Xilinx 公司的 Foundation Series ISE(简称 ISE)等。

- Quartus II: 支持原理图、VHDL 和 Verilog 等语言文本文件, 以及以波形与 EDIF 等格式的文件作为设计输入, 并支持这些文件的任意混合设计。它具有门级仿真器, 可以进行功能仿真和时序仿真, 能够产生精确的仿真结果。在适配之后, Quartus II 生成供时序仿真用的 EDIF、VHDL 和 Verilog 这 3 种不同格式的网表文件, 它界面友好, 使用便捷, 被誉为业界最易学易用的 EDA 软件, 并支持主流的第三方 EDA 工具, 支持所有 Altera 公司的 FPGA/CPLD 大规模逻辑器件。
- ispEXPERT: ispEXPERT System 是 ispEXPERT 的主要集成环境。通过它可以进行 VHDL、Verilog 及 ABEL 语言的设计输入、综合、适配、仿真和系统下载。ispEXPERT System 是目前流行的 EDA 软件中最容量掌握的设计工具之一, 它界面友好、操作方便、功能强大, 并与第三方 EDA 工具兼容良好。
- Foundation Series ISE: Xilinx 公司最新集成开发的 EDA 工具。它采用自动化的、完整的集成设计环境。Foundation 项目管理器集成了 Xilinx 实现工具, 并包含了强大的 Synopsys FPGA Express 综合系统, 是业界最强大的 EDA 设计工具之一。

这 3 个软件的基本功能相同, 主要差别在于: ①面向的目标器件不一样; ②三者的性能各有优劣。

1.3.4 实验开发系统

实验开发系统提供芯片下载电路及 EDA 实验/开发的外围资源(类似于用于单片机开发的仿真器), 供硬件验证用。一般包括: ①实验或开发所需的各类基本信号发生模块, 包括时钟、脉冲、高低电平; ②FPGA/CPLD 输出信息显示模块, 包括数码显示、发光管显示、声响指示等; ③监控程序模块, 提供“电路重构软配置”; ④目标芯片适配座以及上面的 FPGA/CPLD 目标芯片和编程下载电路。

目前从事 EDA 实验开发系统研究的公司和院校有: 杭州康芯电子有限公司、清华大学、北京理工大学、复旦大学、西安电子科技大学、东南大学和浙江天煌科技实业有限公司等。

1.3.5 关于 EDA 技术的学习重点及学习方法

EDA 技术作为一门发展迅速、有着广阔应用前景的新技术,涉及面广,内容丰富。作者结合自己的学习及教学体会,就 EDA 技术学习的有关问题提出一些指导意见,供读者参考。

1. EDA 技术的学习重点

从实用和教学的角度讲,作者认为,EDA 技术的学习主要应掌握 4 个方面的内容:①大规模可编程逻辑器件;②硬件描述语言;③软件开发工具;④实验开发系统。其中,硬件描述语言是重点。

对于大规模可编程逻辑器件,主要是了解其分类、基本结构、工作原理、各厂家产品的系列、性能指标以及如何选用,而对于各个产品的具体结构不必研究过细。

对于硬件描述语言,除了掌握基本语法规则外,更重要的是要理解 VHDL 的 3 个“精髓”:软件的强数据类型与硬件电路的唯一性、硬件行为的并行性决定了 VHDL 语言的并行性、软件仿真的顺序性与实际硬件行为的并行性;要掌握系统的分析与建模方法,能够将各种基本语法规则熟练地运用于自己的设计中。

对于软件开发工具,应熟练掌握从源程序的编辑、逻辑综合、逻辑适配以及各种仿真、硬件验证各步骤的使用。

对于实验开发系统,主要能够根据自己所拥有的设备,熟练地进行硬件验证或变通地进行硬件验证。

2. EDA 技术的学习方法

抓住一个重点:VHDL(或其他语言)的编程;掌握两个工具:FPGA/CPLD 开发软件和 EDA 实验开发系统的使用;运用 3 种手段:案例分析、应用设计、上机实践;采用 4 个结合:边学边用相结合,边用边学相结合,理论与实践相结合,课内与课外相结合。

1.4 EDA 技术应用对象

一般地,利用 EDA 技术进行电子系统设计的最后目标,是完成专用集成电路 ASIC 或印制电路板(PCB)的设计和实现,如图 1-1 所示。其中,PCB 设计指的是电子系统的印制电路板设计,从电路原理图到 PCB 上元件的布局、布线、阻抗匹配、信号完整性分析及板级仿真,到最后的电路板机械加工文件生成,这些都需要相应的 EDA 工具软件辅助设计者来完成,这仅是 EDA 技术应用的一个重要方面,但本书限于篇幅不作展开。

ASIC 作为最终的物理平台,集中容纳了用户通过 EDA 技术将电子应用系统的既定功能和技术指标具体实现的硬件实体。

专用集成电路就是具有专门用途和特定功能的独立集成电路器件,根据这个定义,作为 EDA 技术最终实现目标的 ASIC,可以通过 3 种途径来完成。




图 1-1 EDA 技术实现目标

1.4.1 可编程逻辑器件

FPGA 和 CPLD 是实现这一途径的主流器件，它们的特点是：直接面向用户，具有极大的灵活性和通用性；使用方便，硬件实现和测试快捷；开发效率高，成本低，上市时间短；技术维护简单，工作可靠性高等。FPGA 和 CPLD 的应用是 EDA 技术有机融合软硬件电子设计技术、SOPC 和 ASIC 设计，以及对自动设计与自动实现最典型的诠释。由于 FPGA 和 CPLD 的开发工具、开发流程和使用方法与 ASIC 有类似之处，因此这类器件通常也被称为可编程专用 IC，或可编程 ASIC。

1.4.2 半定制或全定制 ASIC

基于 EDA 技术的半定制或全定制 ASIC，根据它们的实现工艺，可统称为掩模(Mask) ASIC，或直接称 ASIC。可编程 ASIC 与掩模 ASIC 相比，不同之处在于前者具有面向用户的灵活多样的可编程性，即硬件结构的可重构特性。

1.4.3 混合 ASIC

混合 ASIC(不是指数模混合 ASIC)主要指既具有面向用户的 FPGA 可编程功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如 CPU、RAM、硬件加法器、乘法器、锁相环等。

1.5 面向 CPLD/FPGA 的 EDA 开发流程

完整地了解利用 EDA 技术进行设计开发的流程对于正确选择和使用 EDA 软件、优化

设计项目、提高设计效率十分有益。一个完整的、典型的 EDA 设计流程既是自顶向下设计方法的具体实施途径,也是 EDA 工具软件本身的组成结构。

1.5.1 设计输入

对于目标器件为 FPGA 和 CPLD 的 VHDL 设计,其工程设计步骤如何呢?EDA 的工程设计流程与建筑设计流程相似:第一,需要进行“电路系统以原理图或 HDL 文本编辑方式的输入计算机”;第二,要进行“逻辑综合”,即用一定的逻辑表达手段将表达出来的设计经过一系列的操作,分解成一系列的逻辑电路及对应的关系(电路分解);第三,要进行目标器件的“布线/适配”,即在选用的目标器件中建立这些基本逻辑电路的对应关系(逻辑实现);第四,目标器件的编程下载,即将前面的软件设计经过编程变成具体的设计系统(物理实现);最后要进行硬件仿真/硬件测试,即验证所设计的系统是否符合要求。同时,在设计过程中要进行有关“仿真”,即模拟有关设计结果与设计构想是否相符。综上所述,EDA 的工程设计基本流程如图 1-2 所示,图中的设计流程具有一般性。




图 1-2 FPGA/CPLD 的 EDA 开发流程

1. 图形输入

图形输入通常包括原理图输入、状态图输入和波形图输入等方法。状态图输入方式就是根据电路的控制条件和不同的转换方式,用绘图的方法,在 EDA 软件的状态图编辑器上绘出状态图,然后由 EDA 编辑器和综合器将此状态变化流程图编辑综合成状态网表。

波形图输入方法则是将待设计的电路看成是一个黑盒子,只需告诉 EDA 工具该黑盒子电路的输入和输出时序波形图,EDA 工具即能据此完成黑盒子电路的设计。

原理图输入方法是一种类似于传统电子设计方法的原理图编辑输入方式,即在 EDA 软件的图形编辑界面上绘制能完成功能的电路原理图。原理图由逻辑器件(符号)和连接线构成,图中的逻辑器件可以是 EDA 软件库中预测的功能模块,如与门、非门、或门、触发器以及各种 74 系列器件功能的宏模块,甚至还有一些 IP 核的功能块。