




普通高等教育“十一五”国家级规划教材 计算机系列教材

计算机硬件技术基础



王克义 编著




清华大学出版社



普通高等教育“十一五”国家级规划教材 计算机系列教材

王克义 编著

计算机硬件技术基础



清华大学出版社

北京

内 容 简 介

本书主要讲述计算机硬件技术基础知识,内容包括数字电路与逻辑设计基础、硬件描述语言 VHDL、计算机基本结构与汇编语言程序设计、微处理器内部组成及外部功能特性、存储器及其接口、I/O 接口与 DMA 技术、中断系统、模拟接口、总线技术、高性能微处理器的先进技术及典型结构等。

本书内容精练,层次清楚,实用性强。本书既可作为高等学校理工科各专业计算机硬件技术基础课程教材,也可作为高职高专及高等教育自学考试教材。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

图书在版编目 (CIP) 数据

计算机硬件技术基础/王克义编著. —北京: 清华大学出版社, 2014

计算机系列教材

ISBN 978-7-302-34058-4

I. ①计… II. ①王… III. ①硬件—教材 IV. ①TP303

中国版本图书馆 CIP 数据核字(2013)第 238080 号

责任编辑: 张瑞庆 徐跃进

封面设计: 傅瑞学

责任校对: 梁 穏

责任印制: 李红英

出版发行: 清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址: 北京清华大学学研大厦 A 座 邮 编: 100084

社 总 机: 010-62770175 邮 购: 010-62786544

投稿与读者服务: 010-62776969, c-service@tup.tsinghua.edu.cn

质量反馈: 010-62772015, zhiliang@tup.tsinghua.edu.cn

课件下载: <http://www.tup.com.cn>, 010-62795954

印 刷 者: 北京富博印刷有限公司

装 订 者: 北京市密云县京文制本装订厂

经 销: 全国新华书店

开 本: 185mm×260mm 印 张: 26 字 数: 648 千字

版 次: 2014 年 1 月第 1 版 印 次: 2014 年 1 月第 1 次印刷

印 数: 1~2000

定 价: 44.50 元

产品编号: 053823-01

“计算机硬件技术基础”是高等学校理工科学生的一门重要的计算机技术基础课程，也是理工科大学生学习和掌握计算机硬件基础知识、汇编语言程序设计及常用接口技术的入门课程。通过本课程的学习，可以使学生从理论和实践上掌握数字系统和计算机硬件基本组成和工作原理，具备利用计算机技术进行软、硬件开发的初步能力。学习本课程对于掌握现代数字系统及计算机的基本概念和技术以及学习后续有关计算机课程（如计算机系统结构、计算机网络、嵌入式系统等）均具有重要意义。本书是该课程使用的基本教材。

本书坚持“基础是根本”的教学理念，注重知识整合，精心选择核心专业知识和关键技术来组织教材内容，全书共分 14 章，从内容上可划分为 4 个知识单元：

- ① 数字电路与计算机逻辑部件基础（第 1、2、3、4 章）；
- ② 计算机的基本结构与汇编语言程序设计基础（第 5、6、7、8 章）；
- ③ 存储器与 I/O 接口技术（第 9、10、11、12 章）；
- ④ 现代微处理器的先进技术及典型结构（第 13、14 章）。

本书可供 60~70 学时的课堂教学使用，有些章节的内容可根据不同的教学要求进行适当取舍。

另外，由于“计算机硬件技术基础”课程是技术性、实践性较强的课程，因此在教学中应安排一定的实验及上机环节。教师可根据具体实验设备及上机条件，适当安排数字逻辑电路、微机接口及汇编语言程序上机等实习内容。对于尚不具备专门的微机接口实验设备的教学环境，教师可结合 PC 上已配备的键盘、鼠标及显示器等基本 I/O 设备，组织相应的接口实验内容，如键盘输入、显示器输出、鼠标器编程等，从而培养学生的 I/O 接口编程能力。关于这方面的内容，请参见第 8 章。

本书是在作者多年承担北京大学计算机系本科生、北京大学理科实验班教学实践基础上编写而成的，并参考和吸收了国内外优秀教材的有关内容。在此，特向有关作者一并致谢。

在本书的编写和出版过程中，承蒙北京大学信息科学技术学院及清华大学出版社领导的热情支持和帮助，出版社的广大员工还为本书的编辑、出版付出了艰辛和智慧。在此，谨向他们表示衷心的感谢。

由于编者的水平所限，书中难免会有不足之处，敬请广大读者及专家批评指正。

本书 PPT 课件及 EDA 开发工具已放在清华大学出版社网站（www.tup.com.cn）的有关本书的网页中，欢迎读者选用。

编 者

2013 年 9 月于北京大学

E-mail : wky@pku.edu.cn

第一部分 数字电路与计算机逻辑部件基础

第 1 章 数据在计算机中的运算及表示形式	1
1.1 进位记数制	1
1.1.1 进位记数制及其基数和权	1
1.1.2 几种常用的进位记数制	1
1.2 不同进位制数之间的转换	3
1.2.1 二进制数转换为十进制数	3
1.2.2 十进制数转换为二进制数	3
1.3 二进制数的算术运算和逻辑运算	5
1.3.1 二进制数的算术运算	5
1.3.2 二进制数的逻辑运算	6
1.3.3 移位运算	6
1.4 数据在计算机中的表示形式	7
1.4.1 机器数与真值	7
1.4.2 常见的机器数表示形式	8
1.4.3 数的定点表示与浮点表示	12
1.4.4 二-十进制编码	16
1.5 二进制信息的计量单位	17
习题 1	17
第 2 章 逻辑代数与基本逻辑门电路	19
2.1 逻辑代数的基本概念	19
2.1.1 逻辑代数的特点	19
2.1.2 基本逻辑运算	19
2.1.3 逻辑函数	22
2.1.4 逻辑函数的相等	22
2.2 逻辑代数的基本公式	22
2.3 逻辑函数的代数化简法	24
2.3.1 “与或”表达式的化简	24
2.3.2 “或与”表达式的化简	25
2.4 基本逻辑门电路	26
2.4.1 分立元件的门电路	26

2.4.2 集成门电路	28
2.4.3 MOS 门电路	33
2.4.4 常用逻辑门的图形符号	35
习题 2	36
第 3 章 数字逻辑电路及其在计算机中的应用	38
3.1 基本概念	38
3.1.1 最小项	38
3.1.2 最小项的性质	38
3.1.3 最小项表达式	39
3.2 逻辑函数的卡诺图化简法	40
3.2.1 卡诺图	40
3.2.2 卡诺图的编号	41
3.2.3 用卡诺图化简逻辑函数	42
3.3 不完全规定的逻辑函数及其化简方法	44
3.3.1 无关最小项的概念	44
3.3.2 利用无关最小项化简逻辑函数	45
3.4 组合逻辑电路的分析与设计	46
3.4.1 组合逻辑电路的分析	46
3.4.2 组合逻辑电路的设计	47
3.5 计算机中常用的组合逻辑部件	49
3.5.1 加法器	49
3.5.2 译码器	50
3.5.3 编码器	51
3.5.4 多路选择器	52
3.5.5 多路分配器	53
3.6 时序电路的基本单元-触发器	55
3.6.1 RS 触发器	55
3.6.2 触发器外部逻辑特性的描述	58
3.6.3 维阻 D 触发器	59
3.6.4 主从 JK 触发器	60
3.6.5 T 触发器	60
3.6.6 触发器的时间参数	61

3.6.7 触发器的激励表	62
3.7 计算机中常用的时序逻辑部件	63
3.7.1 寄存器	63
3.7.2 计数器	66
习题 3	69

第 4 章 硬件描述语言 VHDL 基础 72

4.1 VHDL 概述	72
4.2 VHDL 程序的基本结构	73
4.2.1 VHDL 程序示例	73
4.2.2 实体	74
4.2.3 结构体	76
4.2.4 库、包集合及配置	76
4.3 VHDL 语法基础	78
4.3.1 标识符和保留字	78
4.3.2 数据对象	79
4.3.3 数据类型	81
4.3.4 运算操作符	83
4.4 VHDL 的常用描述语句	84
4.4.1 顺序描述语句	84
4.4.2 并行描述语句	91
4.5 VHDL 描述实例	94
4.5.1 组合逻辑电路的 VHDL 描述	94
4.5.2 时序逻辑电路的 VHDL 描述	97
习题 4	102

第二部分 计算机的基本结构与汇编语言程序设计**第 5 章 计算机的基本结构与工作过程 103**

5.1 计算机的基本结构	103
5.1.1 冯·诺依曼计算机基本结构	103
5.1.2 计算机的基本组成框图及功能部件简介	104

5.2 计算机的工作流程	107
5.2.1 指令与程序	107
5.2.2 计算机的基本工作流程	108
5.3 计算机系统的组成	110
5.3.1 硬件与软件	110
5.3.2 计算机系统的基本组成	111
5.4 微型计算机的分类及主要技术指标	111
5.4.1 微型计算机的分类	111
5.4.2 微型计算机的主要技术指标	112
5.5 微型计算机的基本结构及系统组成	113
5.5.1 微型计算机基本结构	114
5.5.2 微型计算机的系统组成	115
习题 5	116
 第 6 章 计算机的核心部件——微处理器	117
6.1 微处理器的工作模式	117
6.1.1 实模式	117
6.1.2 保护模式	117
6.1.3 虚拟 8086 模式	118
6.2 微处理器的编程结构	118
6.2.1 程序可见寄存器	118
6.2.2 80x86/Pentium 处理器的寄存器 模型	118
6.3 微处理器的寻址机制	123
6.3.1 存储器分段技术	123
6.3.2 实模式下的存储器寻址	124
6.3.3 堆栈	127
6.4 微处理器的内部组成结构及相关技术	128
6.4.1 总线接口单元 BIU	128
6.4.2 指令 cache 与数据 cache	128
6.4.3 超标量流水线结构	129
6.4.4 动态转移预测及转移目标缓冲器 BTB	130

6.4.5 指令预取器和预取缓冲器	132
6.4.6 指令译码器	132
6.4.7 执行单元 EU	133
6.4.8 浮点处理单元 FPU	133
6.4.9 控制单元 CU	133
6.5 微处理器的外部引脚信号	134
6.5.1 80386 DX 的外部引脚信号概况	134
6.5.2 存储器/IO 接口信号	136
6.5.3 中断接口信号	138
6.5.4 DMA 接口信号	138
6.5.5 协处理器接口信号	139
6.6 微处理器的操作时序	139
6.6.1 总线时序基本概念	139
6.6.2 基本的总线时序	142
习题 6	143
 第 7 章 寻址方式与指令系统	144
7.1 寻址方式	144
7.1.1 数据寻址方式	144
7.1.2 转移地址寻址方式	149
7.2 指令编码	151
7.2.1 指令编码格式	151
7.2.2 指令编码举例	154
7.3 8086 指令系统	155
7.3.1 数据传送指令	155
7.3.2 算术运算指令	160
7.3.3 逻辑运算与移位指令	170
7.3.4 串操作指令	173
7.3.5 转移指令	176
7.3.6 处理器控制指令	183
7.4 80x86 及 Pentium 系列指令系统	184
习题 7	184

第 8 章 汇编语言程序设计基础	186
8.1 汇编语言的特点	186
8.2 汇编语言程序结构和基本语法	187
8.2.1 示例程序	187
8.2.2 基本概念	188
8.2.3 指令语句	193
8.2.4 伪指令语句	195
8.2.5 宏指令	200
8.2.6 简化段定义	203
8.3 ROM BIOS 中断调用和 DOS 系统功能 调用	204
8.3.1 ROM BIOS 中断调用	204
8.3.2 DOS 系统功能调用	205
8.4 汇编语言程序的上机调试	205
8.4.1 建立源文件	206
8.4.2 汇编	206
8.4.3 连接	207
8.4.4 运行	207
8.4.5 调试	207
8.5 汇编语言程序设计的基本方法	208
8.5.1 程序设计的基本步骤	208
8.5.2 程序的基本结构形式	208
8.5.3 子程序设计	210
8.6 汇编语言的编程应用	213
8.6.1 I/O 与通信	213
8.6.2 声音与时钟	214
8.6.3 乐曲程序	215
8.6.4 键盘 I/O	218
8.6.5 鼠标器编程	220
8.6.6 图形显示	223
8.7 Windows 环境下汇编语言程序设计	226
8.7.1 Windows API 函数	226
8.7.2 指令集选择	227

8.7.3	工作模式选择	227
8.7.4	函数的原型定义	227
8.7.5	Windows 应用程序的基本结构 框架	228
8.7.6	Win32 汇编语言应用程序实例.....	228
8.7.7	MASM 32 汇编与连接命令	229
8.8	汇编语言与高级语言的混合编程	230
8.8.1	内嵌汇编	231
8.8.2	在 C 程序中直接调用汇编 子程序	232
8.8.3	汇编语言程序调用 C 函数	235
	习题 8	235

第三部分 存储器与 I/O 接口技术

第 9 章 存储器及其接口		239
9.1	概述	239
9.1.1	存储系统的层次结构	239
9.1.2	内存储器的基本结构及其数据存储 格式	241
9.2	半导体存储器的结构及工作原理	243
9.2.1	可读写存储器 RAM	243
9.2.2	只读存储器 ROM	252
9.3	存储器接口	258
9.3.1	存储器接口中的片选控制	258
9.3.2	存储器接口分析与设计举例	260
9.3.3	双端口存储器	261
9.4	高速缓存(cache)	263
9.4.1	cache 基本原理	263
9.4.2	cache 的组织方式	265
9.4.3	cache 的更新方式及替换算法	266
9.5	虚拟存储器	268
9.5.1	虚拟存储器的工作原理	268

9.5.2 80x86 的虚拟存储技术	270
习题 9	271
第 10 章 I/O 接口技术 273	
10.1 I/O 接口概述	273
10.1.1 I/O 接口的基本功能	273
10.1.2 I/O 接口的基本结构	274
10.1.3 I/O 端口的编址方式	274
10.1.4 I/O 接口的地址译码及片选信号 的产生	276
10.1.5 I/O 指令	277
10.2 I/O 控制方式	277
10.2.1 程序控制方式	277
10.2.2 中断控制方式	278
10.2.3 DMA 方式	279
10.3 DMA 技术	280
10.3.1 DMA 控制器的基本功能	280
10.3.2 DMA 控制器的一般结构	281
10.3.3 DMA 控制器的工作方式	283
10.3.4 DMA 工作过程	283
10.3.5 可编程 DMA 控制器 8237	284
10.4 中断系统	285
10.4.1 基本概念	285
10.4.2 80x86 实模式的中断系统	288
10.4.3 可编程中断控制器 8259A	293
10.4.4 中断服务程序设计	294
习题 10	298
第 11 章 可编程接口电路实例 299	
11.1 可编程并行接口的组成及工作过程	299
11.1.1 可编程并行接口的组成及其 与 CPU 和外设的连接	299

11.1.2 可编程并行接口的数据输入输出 过程	300
11.2 可编程并行接口电路 8255A	300
11.2.1 8255A 的性能概要	300
11.2.2 8255A 芯片引脚分配及引脚信号 说明	300
11.2.3 8255A 内部结构框图	302
11.2.4 8255A 的控制字	303
11.2.5 8255A 的工作方式	304
11.2.6 8255A 的状态字	309
11.2.7 8255A 应用举例	310
11.3 可编程计数器/定时器 8253	311
11.3.1 概述	312
11.3.2 可编程计数器/定时器 8253	312
11.3.3 8253 的应用	324
习题 11	326
 第 12 章 D/A 和 A/D 转换器	328
12.1 计算机自动控制系统中的 D/A 和 A/D 转换	328
12.2 D/A 转换器	329
12.2.1 D/A 转换器的工作原理	329
12.2.2 D/A 转换器的主要技术指标	332
12.2.3 D/A 转换器芯片	333
12.2.4 D/A 转换器芯片与微处理器的 接口	335
12.2.5 D/A 转换器的应用	336
12.3 A/D 转换器	337
12.3.1 基本概念	337
12.3.2 A/D 转换器的工作原理	339
12.3.3 A/D 转换器的主要技术指标	340
12.3.4 A/D 转换器芯片	341

12.3.5 A/D 转换器芯片与微处理器的 接口	342
习题 12	345

第四部分 高性能微处理器技术

第 13 章 总线技术 346

13.1 概述	346
13.1.1 总线	346
13.1.2 总线的分类	347
13.1.3 总线标准	348
13.1.4 总线仲裁	349
13.2 PCI 总线	350
13.2.1 概述	350
13.2.2 PCI 总线的系统结构及特点	350
13.3 USB 总线	352
13.3.1 USB 概述	352
13.3.2 USB 的拓扑结构	353
13.3.3 USB 线缆及连接器	353
13.4 高速总线接口 IEEE 1394	354
习题 13	355

第 14 章 高性能微处理器的先进技术及典型结构 356

14.1 高性能微处理器所采用的先进技术	356
14.1.1 指令级并行	356
14.1.2 超标量技术	357
14.1.3 超长指令字结构	358
14.1.4 超级流水线技术	358
14.1.5 RISC 技术	359
14.2 高性能微处理器举例	360
14.2.1 64 位处理器 Alpha 21064	360
14.2.2 Itanium 处理器——IA-64 架构 的开放硬件平台	362

14.3 多核处理器简介	365
14.3.1 复杂单处理器结构所遇到的 挑战	365
14.3.2 多核处理器的出现	365
14.3.3 多核处理器结构的主要特点	366
14.4 现代 PC 主板典型结构	367
14.4.1 芯片组、桥芯片及接口插座	367
14.4.2 Pentium PC 主板结构	368
14.4.3 Pentium 4 PC 主板的 I/O 组织 结构	369
习题 14	370
附录 A DOS 功能调用 (INT 21H)	371
附录 B BIOS 中断调用	376
附录 C 调试程序 DEBUG 的使用	380
附录 D 部分习题参考答案	384
参考文献	399

第一部分

数字电路与计算机逻辑部件基础

第1章 数据在计算机中的运算及表示形式

本章重点介绍数据在计算机中的运算与表示方面的基础知识。

1.1 进位记数制

1.1.1 进位记数制及其基数和权

进位记数制(简称进位制)是指用一组固定的数字符号和特定的规则表示数的方法。在人们日常生活和工作中,最熟悉最常用的是十进制,此外还有十二进制、六十进制等。在数字系统和计算机领域,常用的进位记数制是二进制、八进制及十六进制。

研究和讨论进位记数制的问题涉及两个基本概念,即基数和权。在进位记数制中,一种进位制所允许选用的基本数字符号(也称数码)的个数称为这种进位制的基数。不同进位制的基数不同。例如在十进制中,是选用0~9这10个数字符号来表示的,它的基数是10;在二进制中,是选用0和1这两个数字符号来表示的,它的基数是2,等等。

同一个数字符号处在不同的数位时,它所代表的数值是不同的,每个数字符号所代表的数值等于它本身乘以一个与它所在数位对应的常数,这个常数叫做位权,简称权(weight)。例如十进制数个位的位权是1,十位的位权是10,百位的位权是100,以此类推。一个数的数值大小就等于该数的各位数码乘以相应位权的总和。例如:

$$\text{十进制数 } 2918 = 2 \times 1000 + 9 \times 100 + 1 \times 10 + 8 \times 1$$

1.1.2 几种常用的进位记数制

1. 十进制

十进制数有十个不同的数字符号(0、1、2、3、4、5、6、7、8、9),即它的基数为10;每个数位计满10就向高位进位,即它的进位规则是“逢十进一”。任何一个十进制数,都可以用一个多项式来表示,例如:

$$312.25 = 3 \times 10^2 + 1 \times 10^1 + 2 \times 10^0 + 2 \times 10^{-1} + 5 \times 10^{-2}$$

式中等号右边的表示形式,称为十进制数的多项式表示法,也叫按权展开式;等号左边的形式称为十进制的位置记数法。位置记数法是一种与位置有关的表示方法,同一个数字符号处于不同的数位时,所代表的数值不同,即其权值不同。容易看出,上式各位的权值分别为 10^2 、 10^1 、 10^0 、 10^{-1} 、 10^{-2} 。

实际的数字系统以及人们日常使用的进位记数制不仅仅是十进制,其他进位制的计

数规律可以看成是十进制计数规律的推广。对于任意的 R 进制来说,它有 R 个不同的数字符号,即基数为 R ,计数进位规则为“逢 R 进一”。

2. 二进制

二进制数的基数 $R=2$,即它所用的数字符号个数只有两个(0 和 1)。它的计数进位规则为“逢二进一”。

在二进制中,由于每个数位只能有两种不同的取值(要么为 0,要么为 1),这就特别适合使用仅有两种状态(如导通、截止;高电平、低电平等)的开关元件来表示,一般是采用电子开关元件,目前绝大多数是采用半导体集成电路的开关器件来实现。

对于一个二进制数,也可以用类似十进制数的按权展开式予以展开,例如二进制数 11011.101 可以写成:

$$(11011.101)_2 = 1 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1} + 0 \times 2^{-2} + 1 \times 2^{-3}$$

二进制数的优点不仅仅是由于它只有两种数字符号,因而便于数字系统与电子计算机内部的表示与存储。它的另一个优点就是运算规则的简便性,而运算规则的简单,必然导致运算电路的简单以及相关控制的简化。后面将具体讨论二进制算术运算及逻辑运算的规则。

3. 八进制

八进制数的基数 $R=8$,每位可能取 8 个不同的数字符号 0、1、2、3、4、5、6、7 中的任何一个,进位规则是“逢八进一”。

由于 3 位二进制数刚好有 8 种不同的数位组合(如下所示),所以一位八进制数容易改写成相应的 3 位二进制数来表示。

八进制:	0	1	2	3	4	5	6	7
二进制:	000	001	010	011	100	101	110	111

这样,把一个八进制数每位变换为相等的 3 位二进制数,组合在一起就成了相等的二进制数。

【例 1.1】 将八进制数 53 转换成二进制数。

八进制	5	3
	↓	↓
二进制	101	011

所以,(53)₈=(101011)₂

显然,用八进制比二进制书写要简短、易读,而且与二进制间的转换也较方便。

4. 十六进制

十六进制数的基数 $R=16$,每位用 16 个数字符号 0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F 中的一个表示,进位规则是“逢十六进一”。

由于 4 位二进制数刚好有 16 种不同的数位组合(如下所示),所以一位十六进制数可以改写成相应的 4 位二进制数来表示:

十六进制	0	1	2	3	4	5	6	7
	↓	↓	↓	↓	↓	↓	↓	↓
二进制	0000	0001	0010	0011	0100	0101	0110	0111