

国外数字系统设计经典教材系列

Digital Design: An Embedded Systems Approach Using Verilog

[澳大利亚] Peter J. Ashenden 著

Verilog嵌入式 数字系统设计教程

夏宇闻 夏嘉宁 等译



北京航空航天大学出版社

国外数字系统设计经典教材系列

Verilog 嵌入式数字系统 设计教程

**Digital Design: An Embedded Systems
Approach Using Verilog**

[澳大利亚] Peter J. Ashenden 著

北京航空航天大学出版社

内 容 简 介

通过系统设计的背景来讲解数字设计,全面覆盖了与嵌入式系统设计相关的各个方面,其中各章节不仅讲述了逻辑设计本身,还阐述了处理器、存储器、输入/输出接口和实现技术。本书特别强调在数字系统设计时,除了考虑逻辑设计外,还必须考虑用现实世界的工程方法来实现嵌入式系统的设计存在的许多约束条件和制约因素,诸如电路面积、电路的互连、接口的需求、功耗和速度性能等,重点讲解基于硬件描述语言(HDL)的设计和验证。全书列举了大量的 Verilog 例子,通过把数字逻辑作为嵌入式系统设计的一部分进行讲解,有效地加深读者对硬件的理解。

本书可为计算机工程、计算机科学和电子工程学科的学生学习数字设计打下坚实的基础。

图书在版编目(CIP)数据

Verilog 嵌入式数字系统设计教程/(澳)阿申登
(Ashenden, P. J.)著;夏宇闻等译. —北京:北京航空
航天大学出版社,2009.7

书名原文:Digital Design: An Embedded Systems
Approach Using Verilog

ISBN 978-7-81124-522-6

I. V… II. ①阿…②夏… III. 硬件描述语言, Verilog—
程序设计—教材 IV. TP312

中国版本图书馆 CIP 数据核字(2009)第 109936 号

Verilog 嵌入式数字系统设计教程

Digital Design: An Embedded Systems Approach Using Verilog

[澳大利亚] Peter J. Ashenden 著

夏宇闻 夏嘉宁 等译

责任编辑 张少扬 纪宁宁 孟 博

*

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(100191) 发行部电话: 010-82317024 传真: 010-82328026

http://www.buaapress.com.cn E-mail: bhpress@263.net

北京市松源印刷有限公司印装 各地书店经销

*

开本: 787 mm×960 mm 1/16 印张: 32 字数: 717 千字
2009 年 7 月第 1 版 2009 年 7 月第 1 次印刷 印数: 5 000 册

ISBN 978-7-81124-522-6 定价: 59.00 元

版 权 声 明

北京市版权局著作权登记号:图字:01-2008-3396

Digital Design: An Embedded Systems Approach Using Verilog

Peter J. Ashenden

ISBN-13: 978-0-12-369527-7

Copyright © 2008 by Elsevier Inc. All rights reserved.

Authorized Simplified Chinese translation edition published by the Proprietor.

ISBN: 978-981-272-178-5

Copyright © 2009 by Elsevier (Singapore) Pte Ltd. All rights reserved.

Elsevier (Singapore) Pte Ltd.

3 Killiney Road

#08-01 Winsland House I

Singapore 239519

Tel: (65) 6349-0200

Fax: (65) 6733-1817

First Published 2009

2009年初版

Printed in China by Beijing University of Aeronautics and Astronautics Press under special arrangement with Elsevier (Singapore) Pte Ltd. . This edition is authorized for sale in China only, excluding Hong Kong SAR and Taiwan. Unauthorized export of this edition is a violation of the Copyright Act. Violation of this Law is subject to Civil and Criminal Penalties.

本书简体中文版由北京航空航天大学出版社与 Elsevier (Singapore) Pte Ltd. 在中国大陆境内合作出版。本版仅限在中国境内(不包括香港和澳门特别行政区及台湾)出版及标价销售。未经许可之出口,视为违反著作权法,将受法律之制裁。

译者序

本书的翻译是由两位年轻人和我共同完成的,其中一位已经在生命科学和电子科学的交叉领域探索了10年。由于她的帮助,我只需要翻译第6~10章,以及几个附录。我们互相交换审核,显著提高了翻译的质量,并加快了翻译的进度。

翻译本书的出发点是,帮助所有对数字系统设计感兴趣的年轻人学习和掌握嵌入式数字系统的新技术和新方法。因此在翻译的过程中,我们尽量从读者理解课程内容的角度出发,思考如何才能更清楚、更准确地用中文介绍书中的内容。由于本书是针对计算机软件专业大学本科二年级学生的课程,所以作者的讲述是从基础电路知识开始,逐步深入,最后试图达到对嵌入式系统有比较深刻和全面理解的高度。

在翻译的过程中,我们逐渐对作者在这一领域深厚的学术和工程设计功底有了比较深刻的体会。作者通过问答的方式帮助学生理解基础知识的教学方法,确实是每位教师应该学习的。这就是那么多著名大学的教授和 Tensilica 设计公司的首席科学家对本书做出如此之高评价的原因。

本书翻译工作的具体安排如下:

前言、序言、第1~5章的翻译由夏嘉宁完成,目录、第6~10章以及附录A、B、C、D和索引的翻译由夏宇闻完成;其中第9章的翻译初稿由北京航空航天大学高等工程学院的本科生王文杰同学完成。王文杰同学是我在北京航空航天大学的关门弟子,他在完成毕业设计后,以总分第一名的成绩被清华大学微电子所录取为IC设计专业的硕士研究生。

全书的最终审校和定稿由夏宇闻负责。本书的终稿完成后,经过上海澜起IC设计公司技术总监山岗先生的认真审阅。北京神州龙芯IC设计公司的樊荣、陈岩、甘伟、刘家正、周鹏飞等工程师,和正在实习的研究生李鹏、宋成伟、邢志成、徐树、彭寅、田宇等同学认真阅读全文的翻译稿,并提出了宝贵的修改意见,他们的反馈显著提高了翻译的质量,在此表示衷心的感谢。

由于本书的原著作者在许多段落中的表述方式不利于读者理解,我们在翻译过程中做了适当的修改和补充,使得内容理解起来更容易和更准确。本书的部分内容涉及许多新概念和新方法,我们在翻译中难免有理解不全面、表达不恰当的地方,甚至有错误和疏漏。敬请发现这些问题的细心读者不吝指教,以便改正。

本书的翻译工作是在北京神州龙芯 IC 设计公司曾明总裁的支持下完成的。公司为我提供了舒适的办公条件,自由宽松的工作时间。没有曾明总裁的支持,本书的翻译工作不可能那么快就高质量地完成。在本书付印的时刻,让我向曾明总裁和北京神州龙芯 IC 设计公司的全体员工表示衷心的感谢。

值此中文版定稿开印之际,谨向每位为本书出版做出过贡献的朋友表示衷心的感谢。

夏宇闻

原北京航空航天大学电子信息工程学院 教授

现北京神州龙芯集成电路设计有限公司顾问

2009 年 1 月 1 日

作者介绍及本书评价

Peter J. Ashenden 是阿德莱德大学的副教授和 Ashenden Design 公司的创办人,这是一家专门从事电子设计自动化(EDA)业务的咨询公司。

在 1990—2000 年期间,Peter J. Ashenden 博士曾是阿德莱德大学计算机科学系的一名教师。他曾为计算机科学系和电子工程系的学生讲授过不同领域的许多门课程。他所开授的课程包括:计算机组织,计算机体系结构,数字逻辑设计、编程和算法等。这些课程有适合从本科生到研究生的不同层次的版本。他也曾积极参与大学内各层次的学术管理工作。

2000 年,Ashenden 博士创建了 Ashenden Design 公司。该公司的业务包括培训项目的开发和提交、设计方法学的咨询、EDA 工具技术的研究、设计语言的开发和标准的编写。他的客户包括美国、欧洲和东南亚许多国家的工业组织和政府组织。

自 1992 年以来,Ashenden 博士一直专心致力于 IEEE VHDL 标准委员会的工作,并在 VHDL 语言的进一步发展中,继续发挥着重要作用。在 2003—2005 年期间,他曾担任 IEEE 设计自动化标准委员会的主席。该委员会负责管理 EDA 领域所有 IEEE 标准的开发和制定。他目前是 VHDL,VHDL - AMS,以及罗塞塔规范语言(Rosetta specification language)标准的技术编辑。

除了他的研究出版物以外,Ashenden 博士还是 *The Designer's Guide to VHDL* 和 *The Student's Guide to VHDL* 两本书的作者,*The System Designer's Guide to VHDL - AMS* 和 *VHDL - 2007: Just the New Stuff* 两本书的合作作者。他编写的 VHDL 书籍受到业界的高度关注,并且是有关这一专题的最畅销书籍。在 2000—2004 年期间,他曾担任由 Morgan Kaufmann 出版社发行的 *Systems on Silicon* 系列丛书的合作编辑,在 2001—2004 年期间,他曾担任 *IEEE Design and Test of Computers* (IEEE 计算机设计和测试)杂志的编辑董事会成员。

Ashenden 博士是 IEEE 和 IEEE 计算机协会的高级成员。12 年来,他一直是南澳大利亚

国家消防队的高级业余志愿救火队员。

对《Verilog 嵌入式数字系统设计教程》的评价

“Peter J. Ashenden 正在为教育下一代的数字逻辑设计师,身先士卒,带头开辟一条通向新课程的道路。由于认识到数字设计已经从以门逻辑组装为中心的专用逻辑,转变为以处理器设计为中心的嵌入式系统,Ashenden 博士把关注的焦点从门转向现代设计和复杂集成器件的整合,这些集成器件的物理实现可以采用许多种形式。Ashenden 博士并没有忽略基础知识,而是以合适的深度和广度讲述基础知识,以便为理解教材中高级部分打下坚实的基础。本书是 Ashenden 博士编写的所有教材的典范,清晰易懂,读起来令人感到愉快。本书用大量的例子对内容加以阐述,并且还提供了相应的网站,可满足读者对这本高质量书籍的所有期望。”

Grant Martin, 首席科学家, Tensilica 公司

(译者注: Tensilica 公司是世界著名的可配置处理器核的开发供应商,近年来业务发展迅速)

“Ashenden 博士编写的这本教材,可以使学生们对现代数字系统设计有更加宽广的视野和更有价值的理解。本书中描述的实践活动,可以为读者利用硬件描述语言,掌握现代数字系统设计技术打下坚实的基础。”

Gary Spivey, 乔治福克斯(George Fox)大学

“把小型化的复杂电子设备缩小成为手持的低功耗的嵌入式系统,例如手机、PDA 和 MP3 录/放器,取决于有效的数字设计流程。《Verilog 嵌入式数字系统设计教程》这本书,从探索直观的基本构造块起步,逐步深入地介绍了嵌入式数字系统的设计,为学生拓宽了视野。贯穿于本书始终的是, Ashenden 博士切实可行的解决方案,能有效地帮助同学们深入理解嵌入式系统实现过程中所涉及的复杂性和面临的挑战。”

Gregory D. Peterson, 田纳西(Tennessee)大学

“《Verilog 嵌入式数字系统设计教程》这本书把讲述的重点放在包含处理器、存储器和涉及输入/输出功能和专用加速器接口的较大的系统上。本书所阐述的内容是基于反映现实世界数字系统设计实践活动的现代观点的。目前,大学教程通常远远落后于工业界的开发技术,在这种时刻,本书的出版为在计算机工程、电子工程和计算机科学的学生提供了必要的信息。”

Donald Hung, 圣何塞州立(San Jose State)大学

“《Verilog 嵌入式数字系统设计教程》使用既容易理解又是最新式的手段介绍了电路和系统的设计流程。因为硬件描述语言的使用是代表当前技术发展水平的新生事物,所以很有必

要让学生学习并掌握如何使用这些语言和相应的设计方法。本书为学习嵌入式系统设计提供了一个现代化的途径:从最基础的概念出发,逐步进入到完整系统的讲解,讲述的过程和方法是完全针对具体应用的,并通过大量的例子加以说明。我愿把本书推荐给我的学生。”

Goeran Herrmann, TU Cheminz

“尽管《Verilog 嵌入式数字系统设计教程》的内容十分复杂,但是这本书却是出人意料地容易读懂和理解。本书通过“为什么”和“如何解决”的问答形式,把读者带入从基础知识到真实数字系统理解的艰深旅程。这种讲述方式循循善诱,很有启发性,能有效地引导学生逐步深入掌握复杂嵌入式数字系统的设计方法。”

Andrey Koptuyug, 中瑞典(Mid Sweden)大学

“这本讲述数字设计的最新教材,用现代设计方法学,以一种非常容易理解的风格编写,并且把现实世界的嵌入式系统作为书的主要内容。《Verilog 嵌入式数字系统设计教程》全面覆盖了与嵌入式系统设计相关的各个方面,书中的各个章节不仅讲述了逻辑设计本身,还阐述了处理器、存储器、输入/输出接口和实现技术。本书特别强调在数字系统设计时,除了考虑逻辑设计外,还必须考虑用现实世界的工程方法来实现嵌入式系统的设计中存在的许多约束条件和制约因素,诸如电路面积、电路的互连、接口的需求、功耗和速度性能等。对于那些认为逻辑设计是平凡无聊的人而言,本书为这个专题带来了新的生命。”

Roland Ibbett, 爱丁堡大学教授

前 言

讲述的途径

本书为选修计算机工程、电气工程和计算机专业课程的学生们奠定数字(系统)设计的基础。本书的重点放在现代日新月异的知识 and 设计技能上,而不是只着眼于门级电路的设计和设计与一些与当代设计方法关联较少的过时的内容,因而在讲述方法上,把数字设计当作大系统设计环境下的工作中的一项任务来处理。

大多数现代化的数字电路设计工作都涉及嵌入式系统的设计,这需要使用小型微控制器、较大的中央处理器/数字信号处理装置(CPU/DSP)或硬/软处理器内核。设计涉及处理器的接口,或不同处理器与内存、输入/输出和通信设备的接口,以及运算加速器的开发,从而完成对处理器来说运算量过于密集的操作。其中主要的技术包括:ASIC、FPGA、PLD 和 PCB。这些技术与以前只涉及小规模集成(SSI)电路的和中规模集成(MSI)电路的设计风格有显著的不同。在这样的系统中,主要的设计目标是:尽量减少门的个数或 IC 芯片的个数。由于处理器的性能较低、存储设备的容量有限,大部分系统功能必须依赖硬件来实现。

虽然设计手段和设计内容都已有了很大的改变,但许多教科书还没有跟上时代的潮流。不少教科书督促学生做的练习题大部分已经过时,或已经可以用电脑辅助设计(CAD)工具来完成。从现代设计师的角度来看,许多非常重要的因素在那些教科书中没有讲解;而本书收录了一些现代设计实例,弥补了这些不足。它介绍这样一个理念:“数字逻辑”是基本模拟电子电路的抽象。如同任何其他抽象一样,数字抽象依赖于假设条件和约束因素得到满足。书中还收录了对电路的电气和时序特性的讨论,使大家了解:这些假设条件和约束因素是如何在更高级别的抽象上影响设计的。此外,书中阐述了以下两项内容为基础的方法学:① 用抽象来管

理复杂的设计工作；② 做设计决策时取舍的原则和方法。这些智能工具可使学生在毕业后仍能跟上设计实践的进展。

本书与以前的著作相比，最明显的区别也许在于：省略了有关卡诺图和相关的逻辑优化方法的资料。本书手稿的某些评审人员曾经批评说，卡诺图等逻辑优化技术仍然是有价值的，而且是学生学习数字电路设计必需的基础。当然，卡诺图是很重要的，因为它可以使学生明白，一个给定的功能可以用多种等效电路来实现，而且在不同的约束条件下，不同的实现方法有各自的最优电路。本书采取的做法是：门级电路的转换以布尔代数为基础，但由计算机辅助设计(CAD)工具来完成算法优化的细节。现代系统的复杂性，使得提高工作的抽象层次并且尽早课程中引入嵌入式系统变得更加重要。CAD 工具可以借助于先进的算法来满足有关的约束条件，因此能够比用手工简化逻辑的方法更快、更好地优化门级电路。而诸如卡诺图这样的技术，确实还有一席之地。例如，在设计特定的无干扰逻辑电路时，必须应用卡诺图。因此，学生可以等到选修高级超大规模集成电路(VLSI)课程时，再学习卡诺图；说实在的，直到他们在工作中遇到实际需求时，再学习也不迟。通过网上搜索，可以找到许多详细描述该技术的信息来源，其中包括列在维基百科(Wikipedia)中的一篇出色文章。

本书选择了这样一条途径，即与计算机科学及计算机工程和电子工程的课程有关，通过把数字电路设计作为嵌入式系统设计的一部分来讲解，帮助计算机科学专业的学生理解硬件系统，以便分析和设计既包括硬件又包括软件的组件。本书介绍的抽象原则和用抽象管理复杂性的原则与计算机科学和软件工程许多潜在的需求是完全一致的。

现代数字电路设计工作在很大程度上依赖于用硬件描述语言(诸如 Verilog 和 VHDL 语言)表达的模型。HDL(硬件描述语言)模型可用于抽象行为级的设计输入，也用于寄存器传输级的进一步细化。综合工具生成的门级 HDL 模型可用于低层次的验证。设计者还可以用硬件描述语言来描述验证环境。本书重点介绍在各个抽象级上，基于硬件描述语言的设计和验证，使用 Verilog 硬件描述语言。而其另外一个版本，《VHDL 嵌入式数字系统设计教程》，用 VHDL 作为硬件描述语言。

全面纵览

对于那些爱好古典音乐的读者，本书的组织，可比为两幕歌剧的总谱，包括：序曲、间奏曲和终曲。

第 1 章构成了全书的“序曲”：介绍将在其余各章中深入展开讨论的主题。本章首先讨论数字抽象的基本思路；接着介绍基本的数字电路元件；然后展示元件的各种非理想的行为如何约束我们所做的设计；最后讨论基于 HDL 模型的系统设计步骤。

“歌剧”的第一幕包括第 2~5 章。在这一幕，更详细地展开了基本数字设计这一主题。

第 2 章着重讲解组合电路。首先介绍作为理论基础的布尔代数；接着讲解二进制信息编

码;然后综述在规模较大的组合电路中可用做组件的一部分元件;最后返回到设计方法学,讨论组合电路的验证。

第3章更深入地讨论用于处理数字信息的组合电路,分析各种无符号整数、有符号整数、定点分数和浮点实数的二进制代码。本章描述了如何对各种代码进行某些算术运算,并着眼于可实现算术运算的组合电路。

第4章介绍数字电路设计的中心主题,即时序电路,分析几个存储信息或事件计数的时序电路元件;然后描述数据通道和控制部分两个概念;最后描述按时钟节拍同步的时序方法。

第5章完成了“歌剧”的第一幕,描述存储信息的存储器的使用。本章首先引入常用的各种半导体存储器的一般概念;然后重点介绍各种类型的存储器,诸如SRAM、DRAM、ROM和闪存的特性;最后讨论处理存储数据错误的技术。

第6章是“间奏曲”。在这一章,我们暂时脱离功能设计这个话题,探讨数字系统的物理设计和实际制造方法。本章介绍用于数字系统的各种集成电路,其中包括ASIC、FPGA以及其他可编程逻辑器件(PLD);还讨论了实际制造中约束设计性能的某些物理特性和电气特性。

“歌剧”的第二幕为第7~9章,展开了“嵌入式系统”这一主题。

第7章介绍用于嵌入式系统的各种处理器;接着举例说明编写嵌入式软件程序的指令;然后介绍指令和数据的二进制编码方式及其在内存中的存储方式,并分析了处理器与存储元件的连接方式。

第8章进一步阐述输入/输出(I/O)控制器的概念。I/O控制器可以将一台嵌入式计算机系统与外围设备连接在一起。外围设备不但能感知外界信息,还能通过输出改变外界的物理状态。本章描述了一系列可用于嵌入式计算机的外围设备,并展示了嵌入式处理器和嵌入式软件访问这些设备的方式。

第9章介绍加速器。加速器是这样一个部件,我们可以把它添加到嵌入式系统中,从而使系统以更快的速度运行,远比处理器核中的嵌入式软件可能达到的速度快。本章还举了一个例子说明对加速器设计所作的考虑,并展示了加速器如何与嵌入式处理器相互配合。

第10章是“歌剧”的终曲,也是本书的结尾。我们又回到了本书的主题,即在第1章中介绍过的设计方法学。本章介绍详细的设计流程,并讨论为了更好地满足约束条件,设计的各个方面应该如何优化;同时,还介绍了DFT概念(DFT是Design For Test的缩写,其含义是在设计中增添制造时必需的用于检测的电路),并简单地介绍了某些DFT工具和技术;最后讨论了数字系统设计所涉及的更广泛的问题。

“歌剧”结束后,在休息厅总有那么一场热烈的讨论。这本书包含了一系列附录,对应于“歌剧”的各个方面。附录A为各章节后面的思考题提供了标准答案。附录B为重新熟悉电子电路提供了快速的复习材料。附录C总结了用于数字电路综合的Verilog子集。最后,附录D是Gumnut嵌入式处理器内核的指令集参考手册,在第7~9章的例子中我们用到了这种嵌入式处理器。

对于那些不太欣赏古典音乐的人来说,如果前面用的比喻不太恰当,我表示非常抱歉。我突然想到与本书有关的一个比喻:节日盛宴的安排。但是这个比喻仍然可能给读者造成潜在的混乱:在世界的不同地区,关于开胃小菜、两道主菜之间的小菜以及主菜的定义是各不相同的,这会出现类似的问题。比如:英国人认为“entrée”是两道主菜之间的小菜,而美国人认为这就是主菜了。读者中的美食家应该可以随时按照当地的风俗找到对应的菜名。

课程的组织

IEEE / ACM 在《大学本科计算机工程专业学位课程指导文件》中描述了计算机工程知识体系中有关数字逻辑的知识领域。本书的课题涵盖了上述指导文件中规定的数字逻辑的知识领域,适合大学二年级水平的课程,只需要以前学习过电子电路和计算机编程的入门课程即可。本书将嵌入式系统、计算机体系结构、超大规模集成电路,以及其他高级课题的初级和高级课程连贯成一个统一的整体。

为了有序、完整地讲解数字设计,可以依照本书章节次序讲授,也可以先从第 1 章讲到第 6 章,再加上第 10 章,这样可以组织一个较短的课程。如果这样组织课程的话,可以把第 7~9 章的内容推迟到讲授嵌入式系统设计课程时再讲。

无论是较长的课程还是较短的课程,使用本书时,都应辅以 Verilog 语言参考书。课堂讲授还应该包括实验室课题,因为实际动手进行设计练习是学习和强化本书中所阐述原理的最好方法。

网上的补充材料

目前如果不能在网站上提供补充材料,那么教科书的编写就不能算完成。本书为学生和教师提供的资源,可在下面的网址上找到:

textbooks.elsevier.com/9780123695277

对于学生而言,该网站包括的内容如下:

- ▶ 本书中所有用 HDL 描述示例的源代码;
- ▶ VHDL 和 Verilog 硬件描述语言的自学教程;
- ▶ 在第 7 章和附录 D 描述的 Gumnut 处理器的汇编程序;
- ▶ 链接到 Xilinx 公司的 ISE WebPack FPGA 的 EDA 工具套件;
- ▶ 链接到由 Mentor Graphics 公司提供的 ModelSim Xilinx Edition III VHDL 和 Verilog 仿真器;
- ▶ 链接到由 Synplicity 公司提供的 Synplify Pro FPGA 综合工具的评估版(见封底内页面以获取更多详细资料);

► 使用 EDA(电子设计自动化)工具做设计项目的自学教程。

对于指导教师而言,该网站包含带有附加资源的保护区:

► 指导教师手册;

► 建议的实验室项目;

► 讲义;

► 用 JPG 格式和 PPT 格式保存的本书中的图片。

欢迎指导教师贡献有助于其他同事的资料。

尽管所有参与本书编写和审校的人员都已尽了最大的努力,但在审查和编辑的过程中肯定有一些错误会漏检。上面提到的网站有一个已发现错误的清单。如果您发现了这样的错误,请对比以前的记录,检查该错误是否已发现过。如果没有,请用电子邮件通知我,我将非常感激。我的电子邮箱地址是:peter@ashenden.com.au

我非常希望能听到关于本书和补充材料的反馈信息,包括改进的建议。

致 谢

编写本书是我长久以来的愿望,因为我一直想通过更现代的途径来改革数字系统设计的教学。Morgan Kaufmann 出版社的同仁们一直支持着我为实现这一目标而努力,他们为本书的诞生提供了宝贵的指导和咨询,对他们的帮助我深表感谢。尤其要感谢 Denie Penrose(出版人)、Nate McFadden(发展部编辑)、Kim Honjo(助理编辑)。我也要感谢 Elsevier 公司的 Dawnmarie Simpson,因为他极其细致周到地关注细节,使得本书的印刷制作过程像钟表那样精确地运行。

下面名单中的朋友全面地审阅了本书,且本书得益于他们的贡献:A. Bouridan 博士,贝爾法斯特女王大学教授;Goeran Herrmann, Chemnitz 科技大学教授;Donald Hung, 圣何塞州立大学教授;Roland Ibbett, 爱丁堡大学教授;Andrey Koptug, 中瑞典大学博士;Grant Martin 博士, Tensilica 股份有限公司;Gregory D. Peterson 博士, 美国田纳西大学;Brian R. Prasky, IBM 公司;Gary Spivey 博士, 乔治福克斯大学;Peixin Zhong 博士, 密歇根州立大学;一个匿名的审阅人员,他来自李斯特工程技术学院。

此外还有,我尊敬的同事 Sunburst Design, Inc. (云隙阳光设计公司)的 Cliff Cummings 提供了对 Verilog 代码和有关的文本的技术审查。对所有这些人,我衷心地感谢他们对本书的贡献。从本书的初稿到最终稿的巨大改进,都是他们和我一起努力的结果。

本书和相关的教材,也得益于现场测试:本书 α 版的实验程序是由本人在阿德莱德大学和 Monte Tull 博士在俄克拉何马大学做的。本书 β 版的实验程序是由 James Sterbenz 在堪萨斯大学做的。衷心地感谢他们和学生们,是大家容忍了我的错误并提出了宝贵意见。

目 录

第 1 章 引言和方法学 1	
1.1 数字系统和嵌入式系统 1	
1.2 二进制表示法和电路元件 4	
1.3 实际的电路 8	
1.3.1 集成电路 9	
1.3.2 逻辑电平..... 10	
1.3.3 静态负载电平..... 11	
1.3.4 电容负载和传播延迟..... 13	
1.3.5 线路延迟..... 14	
1.3.6 时 序..... 15	
1.3.7 电 源..... 16	
1.3.8 面积和芯片封装..... 16	
1.4 模 型..... 18	
1.5 设计方法学..... 23	
1.6 全章总结..... 29	
1.7 进一步阅读的参考资料..... 30	
练习题 31	
第 2 章 组合电路基本知识 33	
2.1 布尔函数与布尔代数 33	
2.1.1 布尔函数..... 33	
2.1.2 布尔代数..... 41	
2.1.3 布尔方程的 Verilog 模型 44	
2.2 二进制编码..... 47	
2.2.1 使用向量的二进制编码..... 48	
2.2.2 位错误..... 49	
2.3 组合元件和集成电路..... 53	
2.3.1 解码器和编码器..... 53	
2.3.2 多路选择器..... 59	
2.3.3 低电平有效逻辑..... 61	
2.4 组合电路的验证..... 64	
2.5 本章总结..... 69	
2.6 进一步阅读的参考资料..... 70	
练习题 71	
第 3 章 数字基础 75	
3.1 无符号整数..... 75	
3.1.1 无符号整数的编码..... 75	
3.1.2 无符号整数的运算..... 79	
3.1.3 格雷码(Gray code) 100	
3.2 有符号整数 103	
3.2.1 有符号整数的编码 103	
3.2.2 有符号整数的操作 105	
3.3 定点数 113	
3.3.1 定点数的编码 113	
3.3.2 对定点数的操作 116	
3.4 浮点数 118	
3.5 本章总结 121	
3.6 进一步阅读的参考资料 122	
练习题..... 123	
第 4 章 时序电路基础 128	
4.1 存储单元 128	
4.1.1 触发器和寄存器 128	
4.1.2 移位寄存器 137	
4.1.3 锁 存 138	

4.2	计数器	143	6.6	进一步阅读的参考资料	242
4.3	顺序数据路径和控制	150	练习题	243	
4.4	由时钟同步的时序方法学	160	第 7 章 处理器基础	244	
4.4.1	异步输入	165	7.1 嵌入式计算机的组织	244	
4.4.2	时序电路的验证	169	7.2 指令和数据	248	
4.4.3	异步时序的方法学	173	7.2.1 Gumnut 处理器的指令集合	249	
4.5	本章总结	174	7.2.2 Gumnut 汇编器	257	
4.6	进一步阅读的参考资料	176	7.2.3 指令编码	259	
练习题	176		7.2.4 其余的 CPU 指令集	260	
第 5 章 存储器	180		7.3 与存储器的接口	262	
5.1 一般概念	180		7.4 本章总结	270	
5.2 存储器的类型	188		7.5 进一步阅读的参考资料	270	
5.2.1 异步静态 RAM	188		练习题	271	
5.2.2 同步静态 RAM	190		第 8 章 接口	273	
5.2.3 多端口存储器	196		8.1 输入/输出设备	273	
5.2.4 动态 RAM	200		8.1.1 输入设备	274	
5.2.5 只读存储器	202		8.1.2 输出设备	279	
5.3 错误的检测与校正	206		8.2 I/O 控制器	287	
5.4 本章总结	210		8.2.1 简单的 I/O 控制器	288	
5.5 进一步阅读的参考资料	211		8.2.2 自主管理的 I/O 控制器	292	
练习题	211		8.3 并行总线	294	
第 6 章 实现技术和工艺	215		8.3.1 总线的复用	295	
6.1 集成电路	215		8.3.2 三态总线	298	
6.1.1 集成电路的制造	216		8.3.3 漏极开路总线	303	
6.1.2 SSI 和 MSI 逻辑系列	218		8.3.4 总线协议	305	
6.1.3 专用集成电路	222		8.4 串行传输	308	
6.2 可编程逻辑器件	223		8.4.1 串行传输技术	308	
6.2.1 可编程逻辑阵列	223		8.4.2 串行接口标准	312	
6.2.2 复杂可编程逻辑器件	227		8.5 I/O 软件	314	
6.2.3 现场可编程门阵列	228		8.5.1 巡回检测	315	
6.3 集成电路的封装和印刷线路板	233		8.5.2 中断	316	
6.4 互连和信号完整性	237		8.5.3 定时器	320	
6.5 本章总结	241				

8.6 本章总结	325	1.5 节	410
8.7 进一步阅读的参考资料	326	第 2 章	410
练习题	327	2.1 节	410
第 9 章 加速器	331	2.2 节	412
9.1 一般概念	331	2.3 节	412
9.2 案例研究:视频边缘检测	336	2.4 节	413
9.3 加速器的验证	355	第 3 章	413
9.4 本章总结	366	3.1 节	413
9.5 进一步阅读的参考资料	366	3.2 节	415
练习题	367	3.3 节	415
第 10 章 设计方法学	369	3.4 节	416
10.1 设计流程	369	第 4 章	416
10.1.1 体系结构的探索	371	4.1 节	416
10.1.2 功能设计	373	4.2 节	417
10.1.3 功能验证	376	4.3 节	417
10.1.4 综 合	380	4.4 节	418
10.1.5 物理设计	382	第 5 章	418
10.2 设计的优化	384	5.1 节	418
10.2.1 面积优化	385	5.2 节	419
10.2.2 时序优化	386	5.3 节	421
10.2.3 功率优化	391	第 6 章	421
10.3 为测试而专门添加的设计	393	6.1 节	421
10.3.1 故障模型和故障仿真	394	6.2 节	422
10.3.2 扫描设计和边界扫描	395	6.3 节	423
10.3.3 内建自测试	399	6.4 节	423
10.4 非技术性问题	402	第 7 章	424
10.5 总 结	403	7.1 节	424
10.6 本章总结	404	7.2 节	424
10.7 进一步阅读的参考资料	405	7.3 节	425
附录 A 知识测试问答案	408	第 8 章	426
第 1 章	408	8.1 节	426
1.2 节	408	8.2 节	427
1.3 节	409	8.3 节	427
1.4 节	409	8.4 节	428