



模拟集成电路的 自动综合方法

杨华中 汪 蕙 刘润生 著




科学出版社

758283

模拟集成电路的自动综合方法

杨华中 汪蕙 刘润生 著



YD00112



21113001110634

科学出版社

1999

内 容 简 介

本书针对模拟集成电路设计的特征，深入讨论了模拟集成电路设计自动化的数学模型，全面、系统地介绍了模拟集成电路的符号分析法、结构级综合法、单元级综合法和版图综合法，并简要介绍了模拟集成电路硬件描述语言的主要特点及其在混合信号系统设计中的重要作用。

本书可作为高等学校微电子学、通信与电子系统、计算机与控制等专业高年级学生和研究生的参考教材，也为研究模拟集成电路设计自动化法和系统的学者提供了一本极有价值的参考资料。

图书在版编目 (CIP) 数据

模拟集成电路的自动综合方法 / 杨华中等著 . - 北京：
科学出版社，1999.1
ISBN 7-03-006975-7

I. 模… II. 杨… III. 模拟集成电路-电路综合
IV. TN431.1

中国版本图书馆 CIP 数据核字 (98) 第 35077 号

科学出版社出版

北京北京东黄城根北街 16 号
邮政编码：100717

中国科学院印刷厂印刷

新华书店北京发行所发行 各地新华书店经售

*
1999 年 2 月第 一 版 开本：787 × 1092 1 / 16

1999 年 2 月第一次印刷 印张：9

印数：1—3 000 字数：202 000

定 价：15.00 元

(如有缺页倒装，本社负责掉换。〈新欣〉)

前　　言

由于人们赖以生存的自然世界是一个模拟世界，因此，不论数字信号处理技术多么发达，一个复杂的信息处理系统都离不开模拟电路。为了降低信息处理系统的成本和提高系统性能，将模拟和数字电路同时集成到一个芯片上是集成电路发展的必然趋势。随着微电子技术在生命科学、环境科学、海洋资源综合利用等诸多领域的广泛应用，这种势头将与日俱增。

众所周知，数字电路受工艺涨落的影响小，结构规范，设计者只需处理 0 和 1 两个离散状态，而模拟电路则不然，不仅对工艺参数相当敏感，而且性能指标繁杂、结构千变万化，设计者必须处理十分复杂的连续函数。因此，数字集成电路的自动综合工具在目前已经非常成熟，而模拟集成电路的自动综合工具不仅寥寥无几，而且离商用的距离还非常遥远。事实上，目前绝大部分模拟集成电路的设计依然只能由那些知识渊博、设计经验丰富的专家们来完成，并需要花费很长的设计时间。不言而喻，落后的模拟集成电路设计手段已成为制约集成电路迅速发展的瓶颈。为适应信息产业日益激烈的竞争，降低集成电路的设计成本、缩短上市时间是必由之路，而其中的关键则在于实现模拟集成电路的自动综合。

在准备为清华大学电子工程系高年级本科生和研究生开设模拟集成电路设计自动化方法的课程时，我们所遇到的最大困难是找不到一本系统介绍模拟集成电路设计自动化领域的研究对象、研究现状及其发展趋势的教材，于是我们将近几年的科研工作和国外的新成果整理成此书，其主要目的就是希望填补这方面的空白。

本书包括模拟集成电路设计自动化的数学抽象、模拟集成电路的行为描述、符号模拟、结构级综合、单元电路综合和版图综合等六个部分，主要内容均来自我们近年的研究成果，同时也吸取了比利时鲁汶大学 (Katholieke Universiteit Leuven) 的 ARIADNE 系统、美国卡内基梅隆大学 (Carnegie Mellon University) 的 KOAN/ANAGRAMII 系统及 IEEE VHDL-AMS 标准 (草案) 的核心内容。本书在介绍综合算法的同时还给出了若干综合实例，希望通过这些实例以帮助读者更深入、更具体地理解各种综合方法的特点及其应用范围，本书还详尽地列出了近二百篇重要文献供读者进一步学习、研究时参考。尽管本书所介绍的许多方法还不够完善，有的甚至还显得十分粗糙，但它毕竟是我们为解决模拟集成电路综合问题所尽的微薄之力。倘若读者在阅读此书之后能摒弃这些方法的瑕疵，提出一些新颖、完善的方法，从而改变模拟集成电路综合领域目前步履维艰的局面，那将不仅仅使我们感到欣慰，而且必将使整个微电子行业为之振奋。

在我们从事模拟集成电路设计自动化方法研究的过程中，曾先后得到中国科学院声学所侯朝焕院士、清华大学电子工程系董在望教授和龚克教授、北京大学余道衡教授、北京邮电大学宋俊德教授和刘泽民教授、北京航空航天大学张凤言教授和张晓林教授等众多专家们的热心支持，清华大学计算机系洪先龙教授、清华大学微电子学研究所陈弘毅教授、周润德教授和杨之廉教授、清华大学自动化系杨士元教授、北京理工大学罗伟雄

教授、比利时鲁汶大学 G. Gielen 博士等国内外专家学者还就一些学术问题提出了很好的建设性意见。在我们将这些研究成果整理成此书奉献给广大读者之际，谨向他们致以崇高的敬意和由衷的感谢，因为没有他们的积极支持与对科学的执着追求，本书今日只能是镜中花、水中月。

由于我们水平有限，书中疏漏和错误之处定然不少，恳请读者批评指正。

作 者

1998 年 4 月

于清华园

目 录

前言

| | |
|-------------------------------------|----|
| 第一章 引言 | 1 |
| 1.1 模拟集成电路设计的特征 | 1 |
| 1.2 模拟集成电路设计自动化及其任务 | 5 |
| 1.2.1 模拟集成电路设计自动化的层次式模型 | 5 |
| 1.2.2 模拟集成电路的表象与模块生成 | 6 |
| 1.2.3 模拟集成电路设计自动化系统的任务及必备条件 | 7 |
| 1.3 模拟集成电路及其设计自动化的重要性 | 8 |
| 1.4 模拟集成电路设计自动化的进展..... | 10 |
| 1.5 本书的主要内容..... | 12 |
| 第二章 电路级综合的数学模型 | 14 |
| 2.1 电路级综合与混整型非线性数学规划..... | 14 |
| 2.1.1 解析计算法与通用电路模拟器 | 15 |
| 2.1.2 目标函数..... | 16 |
| 2.1.3 求解混整型非线性数学规划问题的经典算法及其不足 | 16 |
| 2.2 模拟退火法..... | 17 |
| 2.3 模拟退火法的不足与简单改进策略..... | 21 |
| 2.4 多分子模拟退火法..... | 22 |
| 2.5 算例..... | 24 |
| 2.6 小结..... | 26 |
| 第三章 模拟电路的符号分析法 | 27 |
| 3.1 符号分析法的功能及其应用领域..... | 27 |
| 3.2 符号模拟器的典型流程..... | 31 |
| 3.3 建立符号电路方程组..... | 33 |
| 3.3.1 表矩阵法 | 34 |
| 3.3.2 改进节点法 | 34 |
| 3.3.3 压缩改进节点法 | 35 |
| 3.3.4 器件失配 | 41 |
| 3.4 符号线性方程组的求解方法..... | 42 |
| 3.4.1 符号求解法的基本思路 | 42 |
| 3.4.2 排列法 | 42 |
| 3.4.3 递归展开法 | 43 |
| 3.4.4 动态行列选择 | 45 |
| 3.4.5 数值解法与符号解法 | 46 |

| | |
|----------------------------------|-----------|
| 3.5 符号逼近法 | 46 |
| 3.5.1 数值逼近与符号逼近 | 46 |
| 3.5.2 逼近误差 | 48 |
| 3.5.3 逼近算法 | 49 |
| 3.6 小结 | 52 |
| 第四章 模拟集成电路的结构级综合 | 53 |
| 4.1 模拟集成电路的行为描述 | 53 |
| 4.2 基于状态方程组的功能块构造法 | 54 |
| 4.3 给定 s 域传输函数 $H(s)$ 的模拟滤波器综合 | 56 |
| 4.4 基于最佳一致逼近的函数综合方法 | 59 |
| 4.4.1 基函数的选择 | 59 |
| 4.4.2 组合系数的确定与电路实现 | 60 |
| 4.5 综合实例 | 61 |
| 4.6 小结 | 64 |
| 第五章 模拟集成电路的单元级综合 | 66 |
| 5.1 拓扑选择与器件尺寸优化 | 66 |
| 5.2 单元级综合的数学描述 | 67 |
| 5.3 同时确定电路拓扑和器件尺寸的策略 | 69 |
| 5.4 高性能运算放大器的综合 | 70 |
| 5.4.1 层次式分解策略与高性能运放的拓扑综合 | 70 |
| 5.4.2 偏置电路的综合 | 71 |
| 5.4.3 输入级与中间级的综合 | 73 |
| 5.4.4 输出级的综合 | 75 |
| 5.4.5 高性能双极型运算放大器的“超级电路” | 78 |
| 5.5 综合实例 | 80 |
| 5.6 小结 | 87 |
| 第六章 模拟集成电路的版图综合 | 89 |
| 6.1 模拟集成电路版图设计的特征 | 89 |
| 6.1.1 版图寄生参数 | 89 |
| 6.1.2 信号间的耦合效应 | 91 |
| 6.1.3 器件失配效应 | 92 |
| 6.2 半定制模拟集成电路版图设计技术 | 94 |
| 6.2.1 模拟阵列 | 94 |
| 6.2.2 参数化模拟单元 | 95 |
| 6.2.3 模拟标准单元 | 95 |
| 6.2.4 模拟宏单元 | 96 |
| 6.3 器件级布局算法 | 98 |
| 6.3.1 器件级布局的基本思想 | 98 |
| 6.3.2 拓扑约束 | 103 |

| | |
|--------------------------------|------------|
| 6.3.3 器件合并 | 105 |
| 6.3.4 权系数的选择 | 107 |
| 6.4 器件级布线方法 | 108 |
| 6.4.1 迷宫算法、线探法与线扩展法 | 108 |
| 6.4.2 线扩展法的基本思想 | 110 |
| 6.4.3 重布线策略 | 114 |
| 6.4.4 对称布线 | 116 |
| 6.4.5 消除连线串扰 | 118 |
| 6.5 小结 | 120 |
| 第七章 模拟集成电路的硬件描述语言 | 121 |
| 7.1 描述域的抽象 | 122 |
| 7.2 混合信号系统及其行为抽象 | 123 |
| 7.3 模拟算符与模拟事件 | 124 |
| 7.4 混合描述域及混合信号系统的描述 | 125 |
| 7.5 小结 | 127 |
| 参考文献 | 128 |

第一章 引 言

随着超大规模集成电路技术的迅速发展,专用集成电路(ASIC)正朝着系统集成的方向发展,这类微型系统通常都既包含数字电路又包含模拟电路,其设计是一项非常复杂、繁重的工作,需要使用计算机辅助设计(CAD)工具以缩短设计时间、降低设计成本。对于数字电路而言,人们已经研究出了许多相当完美的 CAD 工具^[1],而模拟电路的设计工具和设计方法却为数不多^[2]。目前,绝大部分模拟集成电路是模拟电路专家们手工完成的——采用简化电路模型、使用电路仿真器对电路进行反复的模拟和修正,手工绘制其物理版图。




图 1.1 ASIC 芯片中模拟电路和数字电路所占的面积及所需要的设计时间

图 1.1 粗略地勾画了目前 ASIC 芯片中模拟电路和数字电路所占面积及所需设计时间的对比。从图 1.1 不难看出:尽管 ASIC 中模拟集成电路的规模(面积或器件数目)非常小,但其设计成本却占总设计成本的绝大部分,提高模拟集成电路设计自动化水平是降低 ASIC 设计成本的关键环节。事实上,落后的模拟集成电路设计水平已经成为制约系统集成技术发展的一个瓶颈,因此,人们在近年来开展了广泛的关于模拟集成电路设计自动化方法的研究,并取得了一些初步成果^[3-6]。

1.1 模拟集成电路设计的特征

抓住模拟集成电路设计的特征是深入开展模拟集成电路设计自动化方法研究的首要条件,为此,我们给出关于模拟集成电路设计的定义。

将关于电子系统(或子系统)的行为描述映射成模拟电路(包含电路拓扑结构和器件尺寸)和物理版图的过程称为模拟集成电路设计。

我们以调制解调器为例来介绍关于模拟集成电路设计的概念。图 1.2 是调制解调器及其应用实例。调制解调器包括发送和接收两部分,在两台计算机的通信过程中起桥梁作用,其中,发送器将其输入端的数字信号流(来自其中一台计算机)变换为符合 CITT

规范的模拟电压波形，然后通过电话线发送出去，具体的指标包括：波特率为 56.6K、精度达到 0.1%、带内噪声和失真小于 -60dB 等；而接收器的功能正好与此相反，它将输入端符合 CITT 标准的模拟信号（来自电话线）逆变换为数字信号，并以 56.6K 的波特率传递给另一台计算机。这些行为描述定义了调制解调器应该做什么（而不是怎么做）以及相应的性能指标；而调制解调器的设计就是首先将它分解为调制、解调、滤波、话路均衡和话路驱动等功能块，然后用相应的模拟电路来实现这些功能，使调制解调器的总体性能达到行为描述所给定的性能指标。




图 1.2 调制解调器及其应用实例

模拟集成电路设计比数字集成电路设计复杂得多，具体表现在模拟集成电路的种类繁多、电路性能多样化、电路设计难以积木化等诸多方面。下面将详细分析模拟集成电路设计的主要特征，它们是造成模拟集成电路设计自动化水平远远落后于数字集成电路这一局面的主要原因，同时也是研究模拟集成电路设计自动化方法所必须重点考虑的因素。

1. 层次不清晰

数字系统的设计可以分解为行为级、功能级、寄存器传输级、逻辑级、晶体管级等层次^[7]，这种设计层次的划分已被人们所广泛接受；但对于模拟集成电路而言，其设计层次目前尚没有严格、通用的定义，设计者目前所采用的是一种十分松散、层间分界不够明晰的结构划分法。图 1.3 是 $\Sigma\Delta$ 模/数转换器 ($\Sigma\Delta A/D$) 的一种基于结构的设计层次划分。从




图 1.3 $\Sigma\Delta$ 模/数转换器的设计层次

图 1.3 不难看出，运放和比较器是非常接近的单元（在某些场合甚至是完全等同的），但却同时位于不同设计层中；而相同的功能也可以很容易用别的设计层的元件来置换，例

如放大信号的功能既可以用单个晶体管来实现，也可以用一个包含多个晶体管的运算放大器来实现。在行为描述方面，不同设计层之间也有极强的关联性。例如：电路的频率响应特性在所有设计层中都是十分重要的指标，而且，只有通过更低一层、甚至直到最底层的模块才能确定电路的频率响应，从而使得诸如频率响应、噪声等性能指标需要从最高层一直传递到底层。造成这一“混乱”局面的根本原因在于缺乏严格的模拟集成电路设计层次的定义，其设计层的划分仅仅是一种形式上的基于模块结构的简单分解，而不像数字集成电路那样，设计层次的划分基于信号类型及其时域表象的本质特征。另外，模拟集成电路设计层次不明确还表现在电压、电流和阻抗等变量同时出现在各个层次中。

应当看到，尽管模拟集成电路设计层次不明确的问题在目前尚没有立竿见影的解决方法，但是，正如我们在本书后续章节所见，层次式的设计方法依然对模拟集成电路设计大有裨益^[8]。

2. 性能指标繁杂

描述模拟集成电路行为的性能指标非常多，以运算放大器为例，其性能指标包括功耗，低频增益，摆率，带宽，单位增益频率，相位余度，输入、输出阻抗，输入、输出动态范围，共模信号输入范围，建立时间，电源信号抑制比，共模信号抑制比，失调电压，噪声，谐波失真等数十项^[9]；而且很难给出其完整的性能指标，例如运放的上述指标都还可以加入随温度变化的特性。另外，某些指标所涉及的范围还特别大，例如：对于生物医学应用而言，运放的增益大约定义在 1kHz 范围，但对于通信应用而言，运放的增益则需要定义在 100MHz 甚至更宽的范围。

在给定一组性能指标的条件下，通常可能有多个模拟电路符合所有指标，但对每一个符合指标的电路而言，它们仅仅是在一定范围内、对个别指标而言是最佳的，没有任何电路对所有指标、在所有范围内都是最佳的；更为严重的是常常存在相互矛盾的性能指标。因此，模拟集成电路设计者只能采用一些折衷方案。运放设计的典型问题就是对增益和带宽作折衷处理，这种折衷处理通常还会影响噪声、面积等性能指标。由于对性能指标的折衷处理是很复杂、很困难的多维问题，因而模拟集成电路设计者在处理这类问题时通常靠其直觉和长期积累的设计经验，即采用一些简便的经验法则。

3. 拓扑结构层出不穷

任何数字电路都是由逻辑门之类的单元所组成的，这些单元的功能单一、结构规范；而模拟电路则不然，没有规范的模拟单元可以重复利用。对于同样的功能，人们已经构造出了成百上千种电路拓扑结构，运算放大器、比较器和模拟乘法器就是如此。这些拓扑结构是有针对性的，每一个拓扑结构虽然都有其长处，但也有不足，都只能在一定范围内适合于个别或部分性能指标的要求。例如：对于较小的增益指标，用单级结构的运放就足够了；对于较大的增益指标，通常需要采用两级甚至多级结构的运放；对于较高的单位增益频率指标，采用折叠式共源共栅结构更为合适。

由于模拟集成电路正朝着高频、高精度、低噪声、低失真和低功耗等方向发展，为了克服现有拓扑的不足，越来越多的新拓扑将如雨后春笋不断涌现。对于特定的应用需求，模拟集成电路设计者可选择的拓扑结构非常之多，因此，对于给定功能的模拟集成

电路综合而言，如何自动确定最佳的电路拓扑结构就变得十分棘手。

4. 器件尺寸至关重要

在数字集成电路中，晶体管的数目虽然非常多，但绝大部分工作于开关状态，因而采用最小尺寸即可，只有那些处于关键延时路径上或需要驱动较重负载的晶体管才需要较大的尺寸。与此相反，模拟电路的晶体管数目虽然较少，但几乎每一个晶体管的尺寸均与电路性能有密切的关系^[8]。例如：运放的相位余度与电路中的所有电容都有关系，从而也就与所有晶体管的尺寸相关。这使得模拟集成电路设计者必须精心地设计电路中每一个晶体管的尺寸。由于MOS模拟电路中各MOS场效应管的沟道宽长比可能相差1 000倍甚至10 000倍，因此，尽管模拟电路所包含的器件数目相对较少，但确定（优化）所有器件的尺寸却极其费时、费力，这是导致数模混合型ASIC中模拟电路的设计时间远远超过数字电路设计时间的主要原因之一。

5. 受工艺涨落的影响极大

模拟集成电路的性能不仅与集成电路制造工艺密切相关，而且还受工作环境的影响。设计过程中必须充分考虑偏置条件和温度的变化、工艺涨落及寄生参数等对电路性能影响很大的因素，否则，它们会降低电路性能指标，甚至改变电路功能。例如：器件尺寸的失配将对运放的失调电压、共模信号抑制比和电源信号抑制比产生严重的影响，而衬底温度的变化也会改变运放的频率响应。模拟集成电路设计必须考虑工艺水平或器件之间的匹配精度，因为这是决定选用何种电路拓扑结构的重要因素。类似地，模拟集成电路设计还需要非常精确的器件模型。例如：在设计宽带MOS运算放大器时，就需要MOS器件模型的栅电阻和栅电容非常精确才行。

与数字集成电路的版图设计形成鲜明的对比，模拟集成电路的版图设计将不仅仅是关心如何获得最小的芯片面积，还必须精心设计匹配器件的对称性、细心处理因连线所产生的各种寄生效应。

6. 对系统级串扰十分敏感

模拟集成电路对系统级的串扰十分敏感，最典型的系统级串扰要数热反馈。例如：由于输出级的功率一般都比较大，是芯片上的热点，它们将使芯片的不同部位出现温差，影响电路中那些温度敏感部分的性能^[10]，所产生的性能波动又会传递回输出级并影响输出级的功耗，从而形成热反馈环。如果该反馈环中存在某种非线性，就会产生失真。类似地，如果某芯片上集成了多路数据采集系统（实际应用中非常普遍），则设计这类系统时必须采取有效措施以防止各路间的串扰。串扰问题在数模混合ASIC中更为突出^[11]：这种串扰主要来自数字部分和模拟部分的公共电源线、芯片的衬底，数字部分的开关切换将使电源信号出现毛刺并影响模拟部分的工作，当然，也可能通过衬底的耦合作用波及到模拟部分，从而降低模拟电路的性能。

综上所述，模拟集成电路设计过程中需要综合考虑各项性能指标，合理选择电路拓扑结构，反复确定（优化）器件尺寸，深入考虑工艺涨落、工作环境和各种串扰因素，并精心设计物理版图。因此，模拟集成电路设计是一项复杂、艰巨的工作，只有电路知识广

博、洞察力敏锐和实践经验丰富的专家才能胜任此项工作。

1.2 模拟集成电路设计自动化及其任务

模拟集成电路的传统手工设计方式效率极低，无法适应微电子工业的迅速发展，只有采用模拟集成电路的自动化设计系统才能降低设计成本、适应日益激烈的市场竞争。目前，关于模拟集成电路设计自动化的定义尚有歧义，本书采用下述比较通行的定义。

模拟集成电路设计自动化是指利用计算机来自动完成从模拟集成电路的系统级行为描述到生成物理版图之间的各项设计工作。例如：自动选择电路拓扑结构、优化器件尺寸和完成物理版图设计等。

1.2.1 模拟集成电路设计自动化的层次式模型

由于模拟系统或数模混合系统的设计是一项非常复杂的工作，实现从行为描述到物理版图的设计自动化是相当艰巨的，想一口气完成显然是不现实的，因此需要采用各个击破的策略：先将自动化设计任务分割为若干子任务，子任务又进一步分解为子子任务，……，然后逐个实现各项子任务的自动化设计，从而圆满实现模拟集成电路的设计自动化。这种各个击破的策略通常称为层次式自动化设计。图 1.4 是目前普遍采用的一种层次式模型，包括：

(1) 系统级：又称芯片级，电子系统(或芯片)是该设计层的基本元件，如数据采集芯片、调制解调芯片、MPEG2 解码系统等；

(2) 功能级：常规的模拟集成电路功能模块是该层的基本元件，如滤波器、A/D、D/A、PLL、PWM 等；

(3) 电路级：常见的模拟电路单元是该设计层的基本元件，如运算放大器、比较器、模拟相乘器、鉴频器、鉴相器、振荡器、偏置电路、参考电压源等；

(4) 器件级：集成电路元器件是该层的基本单元，如晶体管、电阻、电容等。

值得特别一提的是：由于模拟集成电路设计本身具有“层次不明晰”的特点，上述关于模拟集成电路设计自动化的层次划分也不够清晰，但不论如何，层次式设计自动化模式




图 1.4 模拟集成电路设计自动化的层次式模型

对于解决模拟集成电路设计这一难题依然有十分重要的作用。为便于加深读者对模拟集成电路设计自动化层次的理解,图 1.4 给出了调制解调器的层次式自动化设计流程。

图 1.4 中使用了综合和验证这两个概念,它们是层次式设计自动化过程中常用的术语。本书中这两个术语的含义为

综合是将定义于某层次的系统映射到较低层次的过程。

验证是证实用某层次的元件所实现的子系统与较高层次的描述具有相同行为的过程。

1.2.2 模拟集成电路的表象与模块生成

模拟集成电路的表现形式称为表象。本书借鉴数字集成电路综合的成就,采用行为表象、结构表象和几何表象^[1]等三种不同的形式来刻画模拟集成电路,图 1.5 是运算放大器的三种表象:




图 1.5 运算放大器的行为表象、结构表象和几何表象

(1) 行为表象: 刻画一个模块(或系统)的行为(或功能),即定义模块做什么,但不包括怎么做。行为表象除定义模块的功能外,通常还给出其性能指标及工作环境。随着微电子工业的发展,模拟集成电路的硬件描述语言将成为刻画行为表象的主要手段^[12]。

(2) 结构表象: 用较低层次的单元来表示一个模块(或系统)是如何实现的,即定义如何完成该模块的功能。低层次的单元及其联接关系是构成结构表象的两大要素,结构表象又包含多个层次,最底层次是晶体管、电阻、电容等集成电路中的器件。

(3) 几何表象: 实际上是一个模块(或系统)的物理版图,定义了制造该系统的几何参数。几何表象总是与具体的集成电路工艺线相关的,而 CIF、GDS 和 EDIF 则是描述几何表象的主要文件格式。

模拟集成电路设计的过程就是将各模块从其行为表象映射到结构表象,再映射到几何表象的综合过程和与之反向的验证过程;而模块生成的任务则是实现这些过程的自动化。在模拟集成电路综合领域,将行为表象映射为结构表象的过程称为电路综合,而将结构表象映射为几何表象的过程则称为版图综合。对于模拟集成电路而言,其综合问题比数字集成电路复杂得多,因为几乎每一个器件的尺寸都对其性能有影响。因此,对于模拟集成电路而言,电路综合通常又分为拓扑选择(或拓扑生成)和确定器件尺寸(或尺寸优化)两个步骤。拓扑选择主要是根据行为描述,从拓扑库中选出一个能达到所需功能的电路结构;而尺寸优化则是采用优化算法确定选定拓扑中各器件的几何尺寸,使电路性能满足行为描述的要求,且面积尽可能小。特别地,当电路不太复杂(例如模拟集成电路单元的设计)时,最好同时进行拓扑选择和尺寸优化^[3]。为便于读者形象、直观地了解

拓扑选择、版图综合、结构表象等术语的含义及其相互关系，图 1.6 给出了模拟集成电路模块生成的具体过程。




图 1.6 模拟集成电路的模块生成

1.2.3 模拟集成电路设计自动化系统的任务及必备条件

为解决模拟集成电路设计自动化这一难题，人们已经对模拟集成电路设计自动化方法和系统进行了多年的研究^[2-6]。开发模拟集成电路设计自动化系统的目的一不外乎降低模拟集成电路的设计成本，具体表现如下：

- (1) 缩短从行为描述到形成物理版图的模拟集成电路的设计时间，确保该模拟集成电路在制造过程中是可测的，确保最终所获得的芯片能正常工作；
- (2) 将电路设计者从各种繁冗工作中解脱出来，使之有更多的精力专注于设计过程中那些富于创造性的工作；
- (3) 为系统设计者自动设计出满足给定性能指标的模拟电路；
- (4) 收集、整理模拟集成电路设计专家们现有的知识和经验，并将它们集成到 CAD 系统中，形成模拟集成电路设计的知识库，为日后使用服务；
- (5) 增长 CAD 工具使用者的见识，将系统内部的知识传授给那些初次设计模拟集成电路的人，缩短其学习时间。

为了实现上述目标，一个模拟集成电路自动化设计系统必须能够胜任模拟集成电路设计过程中的各项任务，能适应不同的设计模式和不同的设计者。更具体一些，模拟集成电路自动化设计系统应当具有下述必备条件：

- (1) 能支持层次式的模拟集成电路设计，这是实现复杂模拟集成电路(系统)的必由之路。
- (2) 对给定的拓扑结构，它所覆盖的电路性能毕竟是非常有限的，而不同应用背景所需的电路性能常常相距甚远，因此，模拟集成电路自动化设计系统不能仅仅局限于一些固定的电路拓扑，必须让设计者能够非常方便地将自己的电路拓扑加入到系统中。
- (3) 在通常情况下，模拟集成电路设计需要综合考虑多项性能指标，而且与设计者的知识和经验密切相关。但十分遗憾的是如何收集整理模拟集成电路设计专家们的智慧和经验在目前仍是一大难题，也正是因为缺乏结构化、公式化的模拟集成电路设计知识，才造成目前模拟集成电路设计成本极其昂贵的局面。另外，由于模拟集成电路设计者一般都没有程序设计的经验，也不清楚一个模拟集成电路设计自动化系统是如何实现的，他们即使有很好的设计经验，也没有能力将设计经验加入到系统中。因此，模拟集成

电路设计自动化系统应当具有“自学”能力，能从一个设计者那里学习一些设计经验，并传授给使用该系统的别的设计者。

(4) 由于在不同的应用场合中，电路性能和允许的设计时间可能大相径庭，针对具体情况采用恰当的设计模式是最明智的选择。例如：设计高性能的模拟集成电路时，由于各项性能指标都非常苛刻，通常需要采用全定制的设计方法；但对于所有性能指标都不太高的情形，则可以采用模拟电路标准单元或阵列来实现，同时，还希望能利用模拟集成电路自动化设计工具，获得能用双极工艺、CMOS 工艺或 BiCMOS 工艺来实现的模拟电路。因此，能够适应不同设计模式的需要是模拟集成电路自动化设计系统的又一必备条件。

(5) 能适应不同设计者的需要。通常需要考虑系统设计者和电路设计者这两类用户。对于系统设计者而言，由于他们不熟悉、也不关心电路实现的细节，他们期望能在最短的时间内自动设计出满足所有性能指标的模拟电路，他们所依赖的是模拟集成电路自动化设计系统所包含的设计经验。但对于电路设计者而言，情况就有所不同了，他们主要依赖自己的设计经验，并需要从行为描述开始，直接设计到每一个晶体管甚至物理版图。电路设计者的工作可分为两大部分，一部分极富创造性(譬如设计新的拓扑结构)，另一部分则是费时、费力且琐碎的重复性工作(譬如优化器件尺寸、验证电路性能等)^[3,4]。模拟集成电路自动化设计系统不仅需要把电路设计者从琐碎工作中解脱出来，而且还应当允许他们将创造出的电路拓扑和新获得的设计经验加入到系统中。

1.3 模拟集成电路及其设计自动化的重要性

众所周知，数字电路具有抗干扰力强、集成度高、容易设计等优越性，随着数字信号处理技术的迅速发展，最初由模拟电路实现的功能(如乘法、滤波)大部分都可以用数字电路来实现，只不过所需的晶体管数目多一些而已，因此，当集成电路技术发展到 80 年代中后期、利用先进的微电子制造技术在一个芯片上集成数百万个晶体管已是游刃有余时，电子系统中的模拟电路所占的比例不断萎缩，而且，只要有可能，就用数字电路来取代相应的模拟电路^[13]。尽管 80 年代中后期从集成电路领域所掀起的数字化浪潮在今天仍然有增无减，但是，数字电路不论如何也不可能完全取代模拟电路。这是因为我们生活在一个模拟世界之中，人们所听、所见、所接触、所感受的都是模拟量，因而不可避免地会面对、当然也需要处理各种模拟量。离开了模拟电路，数字电路将无法从模拟世界获取被处理的数据，也不能将其处理结果转换为自然世界所能识别的物理量，因而也就不能控制自然世界。事实上，模拟集成电路近年来反而在工业界重新获得了广泛关注^[14~16]，这一方面是因为专用集成电路正朝着系统集成的方向迅速发展^[17]，另一方面，在许多需要高性能模拟集成电路的应用领域中，用数字集成电路是很难实现甚至不可能实现的^[13]。

更具体一些，模拟集成电路在下述领域的应用将是数字集成电路无法与之抗衡或根本就实现不了的：

(1) 接口电路。自然世界中的各种信号(也称为物理量，如语音、音乐、人体的电信号)在本质上都是模拟信号，在时间轴和幅度轴上都是连续的，因而任何与自然世界有

联系的电子系统都毫不例外地需要接口电路——其前端至少包含一个模/数转换器(A/D)以采集物理量, 其后端也至少包含一个数/模转换器(D/A)以驱动或控制自然世界 的实际系统。对一个完整的电子系统或集成电路的设计者而言, 关于模拟电路或数/模接口部分的性能指标往往最具挑战性^[18], 因为模拟电路常常是决定整个系统性能的关键因素。例如: 对于为 CD 唱机设计的 18 位过采样 D/A 而言, 其关键环节不在于其中的数字电路, 而在于其中的模拟输出滤波器, 因为该滤波器所产生的噪声和失真决定了整个系统所能达到的分辨率。

(2) 在非接口电路中, 虽然用数字集成电路非常容易实现一些通常的信号处理功能, 但在一些高速、高性能的应用领域, 模拟集成电路在面积、功耗和整体性能方面都优于数字集成电路^[19], 这些领域主要包括:

- ① 高频应用领域(包括 GHz 范围的双极型集成电路), 如电视、蜂窝移动电话等;
- ② 低噪声的数据采集系统, 如生物医学传感器^[20]、可植入生物“器官”^[14,15]、用于核研究的微粒/辐射检测器^[21]等;
- ③ 并行模拟信号处理, 将用模拟信号处理单元所构成的神经网络集成到一个芯片上^[22,23]就是一个最典型的例子;
- ④ 功率电子学, 如各种大功率的驱动设备、脉冲宽度控制器等。

由此可见, 在高速、高性能、大功率等应用领域, 模拟集成电路有其巨大的优势, 但是, 由于模拟集成电路的设计十分困难, 同时又缺乏有力的模拟集成电路 CAD 工具, 因此, 在相当长的时期内, 集成电路设计者总是极力避开模拟电路, 并尽可能地用易于设计的数字电路来代替模拟电路^[13]。很显然, 如果能研究出强有力的模拟集成电路自动化设计工具, 模拟集成电路将不再是集成电路设计者所躲避的恶魔, 而是令人爱不释手的玉佩; 对于给定的应用背景和生产工艺, 在用集成电路实现用户所需的功能时, 设计者就可以在系统级确定究竟是数字电路合适还是模拟电路更为有效。当然, 确定使用数字电路和模拟电路的准则不仅依赖于谁的面积更小、功耗更低、整体性能更优, 还必须考虑可测性、可靠性、可控性和可再生性等诸多因素。在这种情况下, 设计者就能够对所有性能和成本作适当的折衷, 从而为电子系统找到最经济的集成电路实现方案。

由于人们对集成电路设计自动化工具的研究和开发在十余年前主要集中于数字集成电路领域, 形成了数字系统及数字集成电路自动化设计技术飞速发展的局面, 目前已经出现了许多很成熟的数字集成电路高层次综合工具^[24]和版图自动布局布线工具^[25]。但与此形成鲜明对比, 模拟集成电路设计自动化技术的发展却步履蹒跚。实际上, 迄今为止的绝大部分模拟集成电路都是通过传统手段(由设计者选定电路拓扑, 靠反复模拟或试验来确定器件尺寸)实现的, 其设计不仅繁琐、费时, 而且一次成功率很低。

现今, 随着微电子技术及其应用的迅速发展, 人们迫切需要将模拟电路和数字电路集成到同一个 ASIC 芯片上以提高系统的整体性能^[17], 这使得数模混合型系统集成电路将占据绝大部分 ASIC 市场。最近的研究表明: ①在 MOS 和 BiCMOS 型 ASIC 中, 数模混合型集成电路的份额在 90 年代初就已上升到 60%, 目前仍在继续上升; ②一个数模混合型集成电路中, 虽然模拟电路部分不足 10%, 但其设计成本却大大超过另外 90% 的数字电路的设计成本。由于提高 ASIC 利润的主要途径是缩短从给定 ASIC 的性能描述到制造出能工作的 ASIC 芯片的上市周期, 因此, 缓慢、低效率的模拟电路设计手段已