

图解实用电子技术丛书


存储器 IC 的应用技巧

UV-E PROM / EEPROM / SRAM / DRAM 的结构与使用方法

[日] 桑野雅彦 著

王 庆 译

钱 城 刘涓涓 校



科学出版社
www.sciencep.com

图解实用电子技术丛书

存储器 IC 的应用技巧

UV-EPROM/EEPROM/SRAM/DRAM 的结构与使用方法

〔日〕 桑野雅彦 著

王 庆 译

钱 城 刘涓涓 校

科学出版社

北京

图字：01-2005-1164 号

内 容 简 介

本书是“图解实用电子技术丛书”之一。本书主要介绍了 5 种存储器 IC 的结构及使用方法，分别为：UV-EPROM、闪速存储器、EEPROM、SRAM 和 DRAM。同时还介绍了 SRAM 的两种特殊类型。本书以实际的产品为例，分类描述了它们的设计结构和工作原理，具有很强的实用性。

本书非常适合从事计算机、通信、家电领域及存储器 IC 相关领域的研发及工程技术人员学习参考，是从业人员的好帮手。

图书在版编目(CIP)数据

存储器 IC 的应用技巧/(日)桑野雅彦著；王庆译；钱城等校. —北京：
科学出版社, 2006

(图解实用电子技术丛书)

ISBN 7-03-016518-7

I . 存… II . ①桑…②王…③钱… III . 半导体存储器-实用
IV . TP333.5

中国版本图书馆 CIP 数据核字(2005)第 139448 号

责任编辑：肖京涛 崔炳哲 / 责任制作：魏 谨

责任印制：刘士平 / 封面设计：李 力

北京东方科龙图文有限公司 制作

<http://www.okbook.com.cn>

科学出版社 出版

北京东黄城根北街16号

邮政编码：100717

<http://www.sciencep.com>

新蕾印刷厂 印刷

科学出版社发行 各地新华书店经销

*

2006 年 1 月第 一 版 开本：B5(720×1000)

2006 年 1 月第一次印刷 印张：13 1/2

印数：1—4 000 字数：199 000

定 价：27.00 元

(如有印装质量问题，我社负责调换〈新欣〉)

译者序

从 20 世纪 60 年代开始生产的半导体存储器,无论结构、性能,还是存储密度,每一年都有突飞猛进的发展,成为最重要的一类集成电路产品,并且作为数字电子系统重要组成部分,已经深入到人们的日常生活中。

本书以市场上常见的存储器 IC 为对象,分类说明它们的基本设计结构和一般的工作原理,并以实际的器件为例、以实际数据为参考,对器件的使用方法进行解说,非常实用。对于想了解存储器 IC 技术的读者以及电子工业领域的从业人员,包括计算机、通信、家用电器等领域的工程师、系统设计师及其管理人员来讲,此书都很有参考价值。

全书共分为 6 章,分别介绍了 5 种不同类型的半导体存储器 IC。第 1 章至第 4 章,分别介绍了 UV-EPROM、闪速存储器、EE-PROM 和 SRAM 的结构和使用方法。第 5 章介绍了两种特殊的 SRAM 的应用。第 6 章介绍了 DRAM 存储器的结构、应用和发展。在附录中对计算机中常用的内存条进行了简单介绍。

尽管反复进行了校订,但由于译者水平所限,仍难免有不妥之处,敬请读者批评指正。

前言

大约 50 年前,最早的计算机存储器曾使用过水银柱延迟线存储器、磁鼓存储器以及 CRT 存储器(阴极射线管存储器)等,之后又使用了磁心存储器等。随着 IC (Integrated Circuit, 集成电路) 技术的发展和进步,电子电路中储存数据的存储器 IC(半导体记忆元件)达到了全盛时期,并一直沿用至今。

存储器的芯片化发展让适应于各种应用和用途的开发得以持续,现在的存储器 IC 在实际应用中进行了更多的改进和发展。在个人计算机的世界中,作为主存储器,不但使用动态随机存储器(DRAM)、安装在基本输入输出系统(BIOS)以及各种存储卡内的闪速存储器(Flash Memory, 一般称为闪存),而且还使用了可以存储任选项目的自定义设置的串行电可擦除可编程的只读存储器(串行 EEPROM)以及为主板通信而设置的、具有先进先出(FIFO)功能及双端口的存储器等。如果一个个详细叙述下去,我们会明白,各种各样的存储器 IC 已经被应用于实际生活中。

关于各种存储器 IC 的资料,在制造商的数据手册中都有详细的说明,但那是为已经充分掌握器件特性及处理方式的工程师所提供的资料,对于初学者来说非常晦涩难懂。而且,在器件的数据手册中,也主要对电子特性及外壳的具体部分进行描述,而对于器件的内部结构及其设计思路等几乎未加以说明,这使得在与其他器件进行比较时,难以抓住其主要特征。

在这种背景下,本书以当今市场上广泛流通的存储器 IC 为对象,说明其基本设计结构和一般的存储原理。再从实际出发,以制造商生产的器件为例,就其数据手册的阅读方法及器件的使用方法进行解说。本书中不能详述的存储器 IC 还有很多,它们不是全新的器件,只能说是基于原有技术原理、利用新的制造材料、采用新的技术而进行改进的器件。作者认为,从了解存储器器件操作以及新特征的基础知识出发,这些器件对本书没有太大的意义。

随着互联网的急速发展与普及,提供服务与信息的场所变得越来越多。网络如雨后春笋般成长起来,随之而来的是信息大爆

炸。在这种环境下,应用于网络的电子器件也逐渐出现。这些电子产品的主要功能是信息的传递、记录-存储以及重放,而其中控制记录-存储以及重放这些重要功能的器件,就是存储器 IC。也就是说,信息所存放的地方就是存储器 IC。

虽然在本书中没有进行介绍,但有一点需要说明的是,最近磁性随机存取存储器(MRAM,也称为磁阻随机存取存储器)和铁电随机存取存储器(FeRAM)等也逐渐产品化并得到普及,在相关存储器领域中也越发活跃起来。

在本书的写作过程中,得到了微机应用产品技术人员的大力协助,在此给予各位衷心的感谢。

作 者

目 录

第 1 章 UV-EPROM 的结构与使用方法	1
1.1 UV-EPROM 的结构与特征	1
1.1.1 UV-EPROM 的单元结构	1
1.1.2 UV-EPROM 的写入与擦除	2
1.1.3 一次性 PROM	3
1.2 UV-EPROM 的输入输出信号	4
1.3 操作模式	6
1.3.1 数据读(Data Read)	7
1.3.2 输出禁止(Output Disable)	7
1.3.3 待机(TTL/CMOS)	7
1.3.4 编程(Programming)	8
1.3.5 编程验证(Program Verify)	8
1.3.6 编程禁止(Program Inhibit)	8
1.3.7 自动选择(Auto Select)	8
1.4 DC 规定	9
1.5 UV-EPROM 的读操作	11
1.6 UV-EPROM 的编程方法	14
1.6.1 UV-EPROM 写入方式的变迁	14
1.6.2 Am27C010 的编程方法	15
1.6.3 UV-EPROM 擦除器的制作	18
第 2 章 闪速存储器的结构与使用方法	19
2.1 闪速存储器的概要	19
2.2 闪速存储器的分类及特征	21
2.3 NAND 闪速存储器	24
2.3.1 TC58V64 的引脚配置	24
2.3.2 NAND 闪速存储器的内部结构	26
2.3.3 操作指令	27
2.4 NOR 闪速存储器	34

2.4.1 引脚配置	34
2.4.2 信号的种类	35
2.4.3 与处理器的连接实例	37
2.4.4 读周期的概要	38
2.4.5 写周期的概要	39
2.4.6 读周期的时序	40
2.4.7 写周期的时序	42
2.4.8 闪速存储器指令	45
【专栏】555h/2AAh与5555h/2AAAh有何区别	46
2.4.9 闪速存储器的状态	51
第3章 EEPROM的结构与使用方法	55
3.1 EEPROM的概要	55
3.2 串行 EEPROM	56
3.3 Microwire总线对应的存储器——M93Cx6	57
3.3.1 M93Cx6的引脚配置	57
3.3.2 Microwire总线的存取操作	59
3.4 SPI总线存储器——M95256	62
3.4.1 M95256的引脚配置	62
3.4.2 SPI总线对应的存储器的操作	63
3.4.3 指令设置	64
3.4.4 状态寄存器	65
3.5 I ² C总线对应的存储器——M24Cxx	66
3.5.1 I ² C总线与串行 EEPROM	68
3.5.2 I ² C总线存储器M24C01~M24C16	69
3.5.3 I ² C总线的基本操作	70
3.5.4 写操作的流程	72
3.5.5 读操作的流程	73
3.5.6 扩展I ² C总线存储器	75
3.5.7 M24C64的时序	75
3.6 并行 EEPROM	78
3.6.1 M28010的信号	79
3.6.2 基本的存取操作	80
3.6.3 EEPROM的写入操作及指令	80
3.6.4 状态寄存器	86

第 4 章 SRAM 的结构与使用方法	89
4.1 SRAM 的单元结构	89
4.1.1 RS 触发器	90
4.1.2 4 晶体管单元	91
4.1.3 6 晶体管单元	92
4.2 SRAM 的分类	92
4.2.1 异步 SRAM	92
4.2.2 同步 SRAM	93
4.2.3 双端口 SRAM	93
4.2.4 FIFO	95
4.3 异步 SRAM	96
4.3.1 异步 SRAM 的信号	96
4.3.2 异步 SRAM 的基本操作	98
4.3.3 时序的解析	100
4.4 同步 SRAM	104
4.4.1 同步管道突发式 SRAM	105
4.4.2 实际的同步管道突发式 SRAM	106
4.4.3 同步管道突发式 SRAM 的各种信号	108
4.4.4 同步管道突发式 SRAM 的基本操作	111
4.4.5 同步突发式 SRAM	115
4.4.6 实际的同步突发式 SRAM	115
4.4.7 同步突发式 SRAM 的单一读操作	116
4.4.8 同步突发式 SRAM 的突发读操作	117
4.5 SRAM 主板的制作	118
4.5.1 ISA 总线存储器周期的注意事项	118
4.5.2 SRAM 存储器主板的基本设计	122
4.5.3 SRAM 存储器主板的操作确认	124
第 5 章 特殊的 SRAM 的结构与使用方法	125
5.1 双端口 SRAM	125
5.1.1 异步类型的双端口 SRAM	125
5.1.2 CY7C019 的引脚配置	126
5.1.3 CY7C019 的信号线	126
5.1.4 CY7C019 的基本操作功能	129
5.1.5 同步类型的双端口 SRAM	137
5.1.6 CY7C09199 的引脚配置	137
5.1.7 CY7C09199 的信号	139

5.1.8 CY7C09199 的存取操作	141
5.2 FIFO 存储器	144
5.2.1 实际的 FIFO 存储器	145
5.2.2 CY7C419 的信号	147
5.2.3 CY7C419 的操作	148
第 6 章 DRAM 的结构与使用方法	153
6.1 DRAM 的单元结构	154
6.1.1 DRAM 单元结构的概况	154
6.1.2 刷 新	155
6.1.3 软错误	156
6.1.4 电容器的设计	156
6.2 DRAM 内部电路	158
6.3 DRAM 的外部接口	161
6.3.1 DRAM 的基本信号	161
6.3.2 DRAM 的读/写操作	162
6.3.3 DRAM 的刷新操作	163
6.3.4 DRAM 的快速访问模式	166
6.4 同步 DRAM	170
6.4.1 同步 DRAM 的信号	170
6.4.2 SDRAM 指令	173
6.4.3 同步 DRAM 的存取操作示例	180
6.5 DDR-SDRAM	182
6.5.1 DDR-SDRAM 的信号	182
6.5.2 DDR-SDRAM 的操作	184
6.6 直接总线式 DRAM	185
6.6.1 直接总线式 DRAM 的信号	187
6.6.2 直接总线式 DRAM 的信号连接	189
6.6.3 直接总线式 DRAM 的操作概况	190
6.6.4 直接总线式 DRAM 的操作示例	193
6.7 VC-DRAM 及其内部结构	193
6.8 FCRAM	196
附录 存储器模块在个人计算机中的应用	196
参考文献	203

第1章

UV-E PROM 的结构与使用方法

UV-E PROM 的 UV 是英语 Ultra Violet 的缩写,即紫外线的意思。E PROM 是英语 Erasable Programmable Read Only Memory(可擦除可编程只读存储器)的缩写。UV-E PROM 在闪速存储器出现之前经常被应用于电子器件中。擦除及重写是 ROM 的功能。虽然闪速存储器也是 E PROM 的一种,但在单纯提及 E PROM 的情况下,一般是指 UV-E PROM。

UV-E PROM 顾名思义是通过紫外线实现其擦除功能的。位于器件上方嵌有接收紫外线照射的窗口,并且有一透明的物质盖在窗口上。擦除时,从设置的窗口处接受一段时间的紫外线照射,即可擦除该存储器中的内容。对于写入内容后的器件,在窗口处贴上遮光片,使得太阳光及荧光灯等包含紫外线的光不能射入,这样就不能擦除存储器中的内容。这是 UV-E PROM 所利用的普通技术原理。

1.1 UV-E PROM 的结构与特征

1.1.1 UV-E PROM 的单元结构

UV-E PROM 的单元结构如图 1.1 所示。其基本结构与在下一章中说明的闪速存储器相同。UV-E PROM 的存储单元是由 MOSFET(金属氧化物半导体场效应晶体管)构成的,在它的控制栅和 N 沟道间有一个称为浮置栅的特殊栅极,这是 UV-E PROM 单元结构的主要特征。

由于浮置栅利用氧化膜使栅极与基板绝缘,使存储于此处的电荷不能被轻易释放,从而达到持续保存记忆的目的。与闪速存储器相同,通过浮置栅中是否存储电荷,利用 FET(场效应晶体管)的阈值电压的变化,进行高电平与低电平的判断。关于这种变化过程请参考第 2 章。一般地讲,UV-E PROM 在擦除状态(浮置栅中未存储电荷的状态)时,读出“高电平”;而在存储电荷状态时,

读出“低电平”。




图 1.1 UV-EPROM 的单元结构

1.1.2 UV-EPROM 的写入与擦除

写入时,通过给栅极加上高电压 V_{PP} ,如图 1.2 所示,向浮置栅注入电荷。注入后的电荷由于不具备穿透硅氧化膜的能量,因而只能维持现状。




图 1.2 UV-EPROM 的写入

当浮置栅接收到紫外线的照射,浮置栅中的电子接收了紫外线光量子的能量,则电子变成具有穿透硅氧化膜能量的热电子。如图 1.3 所示,热电子穿透硅氧化膜,流向基板和栅极,恢复为擦除状态。UV-EPROM 的擦除操作,只能通过接收紫外线的照射来进行,而不能进行电子擦除。也就是说,UV-EPROM 只能够进行由“1”向“0”改变比特数,而在反方向上,除擦除芯片全部内容的方法以外,再没有其他的方法。

我们知道,光的能量与光的波长成反比例关系,为了让电子成为热电子,从而具有穿透氧化膜的能量,就非常需要波长较短的光即紫外线的照射。由于擦除时间决定于光量子的数目,因而即使在波长较短的情况下,也不能缩短擦除时间。一般地,当波长为 4000\AA (400nm)左右时才开始进行擦除。在 3000\AA 左右基本达到

饱和。低于 3000\AA 以后, 波长即使再短, 对于擦除时间也不会产生什么影响。




图 1.3 UV-EPROM 的擦除

UV-EPROM 擦除的标准一般为接受波长 2537\AA 、 $12\,000\mu\text{W}/\text{cm}^2$ 的紫外线 15~20 分钟左右的照射, 即可完成其擦除操作。

根据擦除机制可知, 即使得到热能, 浮置栅电荷的消失也是发生在某一概率下。其发生的概率是随着器件绝对温度的上升以指数函数递增的。

1.1.3 一次性 PROM

UV-EPROM 为了实现紫外线擦除功能而在封装的中心部位设置了能看到芯片的窗口。如果去掉该窗口的设置, 而改为廉价的塑料封装, 则不具备擦除(比特由“0”返回“1”)功能, 这就是 PROM。在将 UV-EPROM 做为产品加以利用时, 为防止紫外线照射而擦除数据, 一般都在窗口部位贴上遮光片。不同的产品一般写入数据、且擦除后再次利用的情况较少。针对这样的用途, 起初就不设置窗口的一次性 PROM 则具有较大的优势。因为 UV-EPROM 与一次性 PROM 封装不同之外, 内在机制是完全相同的。所以, ROM 写入器的自动识别功能会将这两种类型的器件作为同一类型进行处理。这样, 在产品试制期间, 可以利用 UV-EPROM 进行实验。而在制造产品时, 则可以顺利地以一次性 PROM 取代 UV-EPROM, 这对于产品的生产是非常有利的。

过去所利用的 ROM 熔丝存储器单元的浮置栅为熔丝, 写入操作是通过烧断熔丝进行的。目前, 这种类型的 ROM 可以说已经不存在了。

1.2 UV-EPROM 的输入输出信号

作为UV-EPROM的实例,我们以AMD公司1M位(128K×8位)UV-EPROM的Am27C010为例进行说明。

Am27C010的引脚配置如图1.4所示,图1.5是在其内部框图的基础上,根据引脚的功能分组表示的。在图1.4中,NC引脚没有在图1.5中出现,NC是无连接(No-Connection)的缩写,它虽然作为封装的引脚存在,但其内部并不与任何部件相连接。下面我们逐一说明这些引脚所代表的意思。




图1.4 Am27C010的引脚配置




图1.5 Am27C010的内部框图

► $A_0 \sim A_{16}$ (地址总线)

$A_0 \sim A_{16}$ 为地址总线。因为 Am27C010 是 $128K \times 8$ 位结构的 1M 位的 UV-EPROM，所以地址有 $128K$ 、17 根总线。通常 A_0 作为 LSB(最低位比特)、 A_{16} 作为 MSB(最高位比特)使用。RAM 由于只需要读出与写入时相同的内容，所以即使 A_{15} 与 A_{16} 反向连接也无所谓。而 UV-EPROM 由于写入时使用了 ROM 写入器，因而引脚的顺序几乎就不能替换进行使用(考虑软件解析的方法，有意替换地址来加以利用的例子也存在)。

作为特殊用途的 A_9 引脚通过赋予 $+12V$ 的电压，可使其读出制造商名称以及器件的 ID 编码。这应用于 ROM 写入器自动判断插座上所插接的 ROM 类别上，在普通的系统中这样的功能很少用。

► $DQ_0 \sim DQ_7$ (数据总线)

$DQ_0 \sim DQ_7$ 是数据总线。由于 Am27C010 为 $128K \times 8$ 位的结构，因而数据线也具有 8 位的宽度。与地址总线相同，数据总线虽然为了破解困难也存在有意使用非标准的情况，但通常情况下，将 DQ_0 作为 LSB， DQ_7 作为 MSB 使用。在一般的操作中，UV-EPROM 为 ROM，即只读存储器，所以 $DQ_0 \sim DQ_7$ 为输出专用引脚，只在编程时用于输入。

► \overline{OE} (输出使能, Output Enable)

\overline{OE} 是 ROM 数据输出缓冲器的使能信号，是低电平激活的输入引脚。当与 \overline{CS} 一起为有效信号(为低电平)时，向地址总线($A_0 \sim A_{16}$)所指定的地址中写入的数据将出现于数据总线($DQ_0 \sim DQ_7$)上。另外，本书在表示低电平激活的情况下，信号名上一般标有上划线。但根据产品不同，有时也在前面或者后面加上斜杠(/)，或者类似 $OE\#$ 那样在后面加上 # 的记号。

► \overline{CE} (芯片使能, Chip Enable)

根据产品的不同，该引脚有时也为 \overline{CS} (芯片选择，简称片选，Chip Select)，这是将器件设置为选择状态的信号，通常与 \overline{OE} 共同应用于数据读出中。

► \overline{PGM} (编程使能)

应用于编程(写入)中，在 V_{PP} 端口加上编程电压($+12V$)的状态时是有效信号。除此之外，在一般的操作中该引脚没有任何意义。

► V_{CC} (电源输入)

这是用于 UV-EPROM 工作的电源。一般情况下，装入系统

进行操作时,在此赋予+5V的电压。编程工作时,V_{CC}也需要赋予电压。

► V_{PP}(编程电源输入)

这是编程时提供编程电压(+12V左右)电源的引脚,利用该电压向浮置栅注入电荷。在最近的闪速存储器等器件中,大多在芯片内部都具备升压电路,由V_{CC}所提供的电压生成擦除/编程电压。但是UV-EPROM由于不需要进行在板写入,所以没有内置升压电路,而是在编程时由ROM写入器提供电源。

Am27C010在进行普通的读操作时,虽然忽略了V_{PP},但根据UV-EPROM的特性,有时也需要给V_{PP}提供与V_{CC}相同的电压。这样的数据最好参看关于UV-EPROM的数据手册。

► GND(地线)

这是器件确定电压基准的引脚,所有输入输出信号电压的规定都是以该引脚为标准的。

1.3 操作模式

Am27C010的操作是由CE、OE、PGM等输入信号的状态决定的。操作模式与各种引脚状态的关系如表1.1所示。系统使用的一般为数据读、输出禁止、待机三种模式。

表1.1 Am27C010的操作模式

操作模式	CE	OE	PGM	A ₀	A ₁ ~A ₈	A ₉	A ₁₀ ~A ₁₆	V _{PP}	DQ ₀ ~DQ ₇
数据读	“L”	“L”	“X”	“X”	“X”	“X”	“X”	“X”	数据输出
输出禁止	“L”	“H”	“X”	“X”	“X”	“X”	“X”	“X”	高阻抗
待机(TTL)	“H”	“X”	“X”	“X”	“X”	“X”	“X”	“X”	高阻抗
待机(CMOS)	V _{CC} ±0.3V	“X”	“X”	“X”	“X”	“X”	“X”	“X”	高阻抗
编程	“L”	“H”	“L”	“X”	“X”	“X”	“X”	V _{PP}	数据输入
编程验证	“L”	“L”	“H”	“X”	“X”	“X”	“X”	V _{PP}	数据输出
编程禁止	“H”	“X”	“X”	“X”	“X”	“X”	“X”	V _{PP}	高阻抗
自动选择	“L”	“L”	“X”	“L”	“L”	V _H	“L”	“X”	制造商代码 (Am27C010为01h)
	“L”	“L”	“X”	“H”	“L”	V _H	“L”	“X”	器件代码 (Am27C010为0Eh)

* : V_{PP}=12.75V±0.25V, V_H=12.0V±0.5V, “X”:无论何信号都无关紧要

在表1.1中,“H”代表V_{IH}(+2.0V以上),“L”代表V_{IL}

(+0.8V以下), V_{IH} 与 V_{IL} 分别决定了其电压的上限和下限,Am27C010的 V_{IH} 上限为 $V_{CC}+0.5V$, V_{IL} 下限为-0.5V(以GND引脚为基准)。如果端口加上超过该范围的电压,则器件有可能会损坏。详细情况将在后面的DC规范中给予说明。下面我们将对各种操作模式进行解释。

1.3.1 数据读(Data Read)

这是读取ROM内容的操作。一旦 \overline{CE} 有效(低电平),则芯片处于使能(选择)状态,通过使 \overline{OE} 有效,向外部输出ROM内容的输出缓冲器将处于使能状态。利用17根地址总线($A_0 \sim A_{16}$),在128KB中指定所希望读出的那个比特位。

如果在这种状态下等待数据的读出,则 $DQ_0 \sim DQ_7$ 中将出现数据,外部电路的CPU将提取这些数据进行操作。因为并没有利用 \overline{PGM} 及 V_{PP} 端口,所以无论是高电平还是低电平都无关紧要。关于读操作的细节我们将在后面进行叙述。

1.3.2 输出禁止(Output Disable)

由于 \overline{CE} 有效,所以芯片本身处于使能状态,但是根据 \overline{OE} ,输出缓冲器将处于禁止状态。因为只要稳定地址总线,使 \overline{CE} 有效,就可以针对ROM内部的存储器单元进行访问,所以在输出禁止模式下,首先进行内部操作,然后使 \overline{OE} 有效,这样一旦进入数据读模式,就可以缩短表面上的存取时间。

采用下面这种连接方法的情况较多,即当ROM连接在比读控制信号先确定的地址上时,地址的低位与ROM连接,对高位进行解码生成 \overline{CE} 信号,然后将读信号传入 \overline{OE} 。在这种情况下的ROM操作,实际上是由输出禁止模式向数据读模式的转移。

1.3.3 待机(TTL/CMOS)

\overline{CE} 一旦变为高电平,则UV-E PROM处于非选择状态。此时,根据 \overline{CE} 的电压,损耗电流将逐渐改变。当 \overline{CE} 是一般的高电平(+2.0V以上)时,处于TTL待机状态。尽管如此,但如果 \overline{CE} 进而增高到 $V_{CC} \pm 0.3V$,则UV-E PROM处于CMOS待机状态,损耗电流就会变得更小。Am27C010的TTL待机电流最大为1.0mA,而其CMOS待机时的电流为 $100\mu A$,减小了一个数量级。

随着CMOS器件各种形式组合的逐渐增多,有时候会在无意识的情况下使器件处于CMOS待机状态。最近,器件的电源电压一般都被降低到3.3V以下。如果这种器件的输出与Am27C010