

高等院校信息技术课程学习辅导丛书

微机原理与应用学习辅导

沈鑫剡 编著



清华大学出版社

高等院校信息技术课程学习辅导丛书

微机原理与应用 学习辅导

沈鑫刻 编著

清华大学出版社
北京

内 容 简 介

本书按照《微机原理与应用》课程教学大纲要求,并参考国内外多种流行教材选择内容进行编写,全书分为15章。第1~13章的内容包括微型计算机概述;16位和32位微处理器;16位和32位微处理器的指令系统;存储器和高速缓存技术;微型计算机和外设的数据传输;串并行通信和接口技术;中断控制器、DMA控制器和计数器/定时器;模数和数模转换;键盘技术和LED;CRT显示技术;打印机工作原理和接口技术;软盘、硬盘子系统;ISA、PCI和USB。每一章由知识要点、例题解析、习题及部分参考答案3部分构成。第14章给出两个应用系统设计实例;第15章给出3套本科生试卷和3套研究生入学试卷及参考答案。

本书以国内主要教材为范本,通过例题来讲解各章的难点和重点,精选习题进行解析,详细给出每一题的解题思路和解题过程,适合各种层次的学生,如大专、自学、本科和考研,用于复习、巩固《微机原理与应用》课程内容。另外,应用题中还包括各种实验题和实际应用实例,因此,也可作为工程技术人员设计微机应用系统的参考书。

版权所有,翻印必究。举报电话:010-62782989 13501256678 13801310933

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

本书防伪标签采用特殊防伪技术,用户可通过在图案表面涂抹清水,图案消失,水干后图案复现;或将表面膜揭下,放在白纸上用彩笔涂抹,图案在白纸上再现的方法识别真伪。

图书在版编目(CIP)数据

微机原理与应用学习辅导/沈鑫刻编著. —北京:清华大学出版社,2006.2

(高等院校信息技术课程学习辅导丛书)

ISBN 7-302-11990-2

I. 微… II. 沈… III. 微型计算机—高等学校—教学参考资料 IV. TP36

中国版本图书馆CIP数据核字(2005)第119612号

出 版 者: 清华大学出版社

<http://www.tup.com.cn>

社 总 机: 010-62770175

地 址: 北京清华大学学研大厦

邮 编: 100084

客户服务: 010-62776969

组稿编辑: 袁勤勇

文稿编辑: 霍志国

印 装 者: 北京国马印刷厂

发 行 者: 新华书店总店北京发行所

开 本: 185×260 印张: 16.75 字数: 393千字

版 次: 2006年2月第1版 2006年2月第1次印刷

书 号: ISBN 7-302-11990-2/TP·7767

印 数: 1~3000

定 价: 23.00元

前言

“微机原理与应用”不但是计算机专业,也是大部分电类、机电类专业必须学习的课程。但目前教材都比较侧重于介绍相关芯片的功能,很少给出完整的应用实例,也很少通过例子来讲清各知识点之间的联系,因此,读者感到课程难学,作业难做。本书作为辅导类书籍,一方面通过案例来讲解各知识单元的重点难点,不但提供完整的应用实例,而且通过例子来融合各个知识点,方便读者深入、完整地掌握课程内容,并且通过案例使读者了解微机应用系统的设计思路。另一方面,书中习题解析部分既选择难度较小的基本题,也选择难度较大的综合题进行解析,题型包括选择题、填空题、简答题、计算题和应用题。因此,适合各种层次的学生,如本科生、大专生和自学与考研学生,用于复习巩固“微机原理与应用”课程内容。

本书按照“微机原理与应用”课程教学大纲要求,并参考国内外多种流行教材选择内容,全书共分15章。第1章是微型计算机的概述;第2章介绍16位和32位微处理器;第3章介绍16位和32位微处理器的指令系统;第4章介绍存储器和高速缓存技术;第5章介绍微型计算机和外设的数据传输;第6章介绍串并行通信和接口技术;第7章介绍中断控制器、DMA控制器和计数器/定时器;第8章介绍模数和数模转换;第9章介绍键盘技术和LED;第10章介绍CRT显示技术;第11章介绍打印机工作原理和接口技术;第12章介绍软盘、硬盘子系统;第13章介绍ISA、PCI和USB;第14章提供应用系统设计实例;第15章是自测试卷汇编。第1章到第13章的内容编排格式是相同的,都由知识要点、例题解析、习题及部分参考答案构成。第14章给出了两个应用系统设计实例,第15章给出3套本科生试卷和3套研究生入学试卷及参考答案。

本书的特点是通过集中回顾每一章的难点和重点,方便学生复习。通过给出各种难度、各种类型习题的详细解题过程,引导学生解题并以此巩固所学知识。通过案例融合知识点,为学生提供完整、系统的知识。通过给出实际应用系统和实验题的设计过程,为学生提供灵活运用所学知识解决实际问题的思路。总之,通过这本学习辅导书,学生可以更完整、系统地掌握课程内容,提高解题水平,学会用所学知识解决实际问题。

本书内容丰富,重点突出,难点分析透彻,书中的例题和习题都经过精挑细选。本书不仅可以作为计算机或相关专业本科或专科学生学习“微机原理与应用”课程的学习参考书,也可作为报考计算机或相关专业硕士研究生的考生的参考书,同时也可作为工程技术人员设计微机应用系统的参考书。

在本书的编写期间,得到了工程兵工程学院计算机应用教研室全体同仁的鼓励和帮助,在此谨向他们表示衷心的感谢。

由于作者水平有限,书中难免有不当、错误之处,敬请广大读者指正。

作 者

2005 年 7 月


CONTENTS

目 录

第 1 章 微型计算机概述	1
1.1 名词解释	1
1.2 例题解析	2
第 2 章 16 位和 32 位微处理器	4
2.1 知识要点	4
2.1.1 8086 引脚和时序	4
2.1.2 8086 中断处理过程	6
2.1.3 80386 虚拟存储机制	7
2.2 例题解析	8
2.2.1 选择题	8
2.2.2 简答题	11
2.2.3 综合题	21
第 3 章 16 位和 32 位微处理器的指令系统	25
3.1 知识要点	25
3.1.1 8086 寻址方式	25
3.1.2 80386 寻址方式	28
3.1.3 8086 指令系统	29
3.1.4 汇编语言程序设计	38
3.2 例题解析	40
3.3 习题及部分参考答案	53
3.3.1 习题	53
3.3.2 部分参考答案	56
第 4 章 存储器和高速缓存技术	58
4.1 知识要点	58
4.1.1 存储器分类	58
4.1.2 存储器基本知识	59

4.1.3	地址译码	60
4.1.4	CPU 和静态存储芯片互连	63
4.1.5	DRAM 存储芯片	65
4.1.6	cache	68
4.2	例题解析	73
4.3	习题及部分参考答案	77
4.3.1	习题	77
4.3.2	部分参考答案	78
第 5 章	微型计算机和外设的数据传送方式	79
5.1	知识要点	79
5.1.1	无条件传送方式	79
5.1.2	条件传送方式	80
5.1.3	中断传送方式	82
5.1.4	DMA 传送方式	84
5.1.5	4 种传送方式比较	86
5.2	例题解析	86
5.3	习题及部分参考答案	92
5.3.1	习题	92
5.3.2	部分参考答案	92
第 6 章	串并行通信和接口技术	95
6.1	知识要点	95
6.1.1	设计串行通信系统	95
6.1.2	设计并行通信系统	100
6.2	例题解析	104
6.2.1	8251 例题解析	104
6.2.2	8255 例题解析	108
6.3	习题及部分参考答案	116
6.3.1	习题	116
6.3.2	部分参考答案	116
第 7 章	中断控制器、DMA 控制器和计数器/定时器	120
7.1	知识要点	120
7.1.1	中断控制器和中断系统	120
7.1.2	DMA 控制器和 DMA 传输系统	122
7.1.3	计数器/定时器和音乐生成系统	125
7.2	例题解析	127

7.2.1	8259 例题解析	127
7.2.2	8237 例题解析	132
7.2.3	8253 例题解析	134
7.3	习题及部分参考答案	141
7.3.1	习题	141
7.3.2	部分参考答案	142
第 8 章	模数和数模转换	145
8.1	知识要点	145
8.1.1	数模转换器和模拟信号生成系统	145
8.1.2	模数转换器和数据采集系统	148
8.2	例题解析	151
8.2.1	D/A 转换例题解析	151
8.2.2	A/D 转换例题解析	155
8.3	习题及部分参考答案	158
8.3.1	习题	158
8.3.2	部分参考答案	158
第 9 章	键盘技术和 LED	162
9.1	知识要点	162
9.1.1	行扫描法	162
9.1.2	反转法	164
9.2	例题解析	166
9.3	习题及部分参考答案	171
9.3.1	习题	171
9.3.2	部分参考答案	171
第 10 章	CRT 显示技术	173
10.1	知识要点	173
10.1.1	显示系统相关概念	173
10.1.2	显示驱动程序	174
10.2	例题解析	175
10.3	习题及部分参考答案	178
10.3.1	习题	178
10.3.2	部分参考答案	179
第 11 章	打印机工作原理和接口技术	180
11.1	知识要点	180



11.1.1	主机连接打印机方式·····	180
11.1.2	打印功能 BIOS 调用·····	183
11.2	例题解析·····	184
11.3	习题及部分参考答案·····	188
11.3.1	习题·····	188
11.3.2	部分参考答案·····	188
第 12 章	软盘、硬盘子系统·····	192
12.1	知识要点·····	192
12.1.1	软盘、硬盘子系统性能参数·····	192
12.1.2	硬盘数据编码技术·····	192
12.1.3	有关文件操作的系统调用·····	193
12.2	例题解析·····	194
12.3	习题及部分参考答案·····	197
12.3.1	习题·····	197
12.3.2	部分参考答案·····	198
第 13 章	ISA、PCI 和 USB·····	202
13.1	知识要点·····	202
13.1.1	ISA、PCI 和 USB 性能特性·····	202
13.1.2	总线带宽·····	202
13.2	例题解析·····	203
13.3	习题及部分参考答案·····	203
13.3.1	习题·····	203
13.3.2	部分参考答案·····	203
第 14 章	应用系统设计实例·····	205
14.1	双机共享打印机系统·····	205
14.1.1	设计要求·····	205
14.1.2	INT 17H·····	205
14.1.3	串行端口和 8250·····	205
14.1.4	主机和从机程序设计·····	211
14.2	数据采集系统设计·····	216
14.2.1	设计要求·····	216
14.2.2	A/D 转换芯片——ADC 0801·····	216
14.2.3	电路设计·····	216
14.2.4	程序设计·····	218

第 15 章	自测试卷汇编	220
15.1	试卷	220
	本科生期末试卷(一)	220
	本科生期末试卷(二)	224
	本科生期末试卷(三)	228
	研究生入学试卷(一)	231
	研究生入学试卷(二)	235
	研究生入学试卷(三)	238
15.2	试卷答案	240
	本科生期末试卷(一)	240
	本科生期末试卷(二)	241
	本科生期末试卷(三)	242
	研究生入学试卷(一)	245
	研究生入学试卷(二)	247
	研究生入学试卷(三)	250

1.1 名词解释

1. 位(bit)、字节(byte)、字(word)

位是指能够表示 0 或 1 值的一位二进制数字。

字节是指由 8 位二进制数字构成的位组。

字也是位组单位,指出某个特定计算机内部一次可以处理的二进制数字的位数,它通常是字节的倍数。

2. K 字节、M 字节、G 字节、T 字节

1K 字节 = 2^{10} 字节 = 1024 字节

1M 字节 = 2^{10} K 字节 = 2^{20} 字节

1G 字节 = 2^{10} M 字节 = 2^{30} 字节

1T 字节 = 2^{10} G 字节 = 2^{40} 字节

3. CPU、ALU、RAM、ROM

中央处理部件(central processing unit, CPU)又称微处理器,是一个包含了算术逻辑部件;累加器和通用寄存器组;程序计数器(指令指针)、指令寄存器和译码器;时序和控制部件的单个集成电路芯片。

算术逻辑部件(arithmetic/logical unit, ALU)是 CPU 内部用于完成算术、逻辑运算的部件。

随机访问存储器(random access memory, RAM)也称读写存储器,用来临时存放程序和数据,断电后存放的程序和数据将丢失,因此被称为挥发性存储器。

只读存储器(read-only memory, ROM)用于存放对计算机操作十分重要的程序和信息,存放在 ROM 中的信息是永久的,断电后不会丢失。

4. CISC、RISC

复杂指令系统计算机(complex instruction set computer, CISC)指的是这样一种计算机系统,设计指令系统时由于考虑了每一种可能的情况,使得指令系统所包含的指令不仅多而且复杂,这也使得用于实现这样指令系统的计算机结构十分复杂。但程序员在实际

编程时通常只用到其中一部分,许多功能复杂的指令并不经常在程序中出现,导致硬件成本的浪费。

精简指令系统计算机(reduced instruction set computer,RISC)指的是指令系统所包含的指令较少且功能简单的计算机系统,这样的指令系统通常可以直接由硬件实现,因此执行速度较快,另外,由于实现精简指令系统的硬件开销较少,可以将实现精简指令系统的通用 CPU 和类似图形处理器这样的专用 CPU 集成在同一个芯片上,增强该芯片的功能。

1.2 例题解析

1. 简要回答下列问题

(1) 微处理器、微型计算机和微型计算机系统三者之间有何不同?

【答案】 微处理器通常也称 CPU,是内部集成了算术/逻辑部件和控制部件的集成电路芯片。微型计算机由 CPU、存储器、输入输出电路和系统总线构成,而微型计算机系统是以微型计算机为主体,配上系统软件和外设之后构成的。

(2) 微型计算机采用总线结构有什么优点?

【答案】 微型计算机采用总线结构后,使得系统中各功能部件之间的相互关系变为各个部件面向总线的单一关系,一个部件只要符合总线标准,就可以连接到采用这种总线标准的系统中去,使系统功能得到扩展。

(3) 数据总线和地址总线在结构上有什么不同? 如果一个系统的数据和地址合用一套总线或者合用部分总线,那么,靠什么来区分地址和数据?

【答案】 由于既可以将数据从 CPU 传送到其他部件,也可以从其他部件发送到 CPU,因此,数据总线是双向的。由于只能由 CPU 向其他部件发送地址,所以地址总线是单向的。如果数据和地址必须合用一套总线(或合用部分总线)必须在 CPU 外部对地址进行锁存,CPU 用地址锁存信号来区分总线上的信息。由于锁存地址信息需要时间,因此,采取合用或部分合用一套总线的 CPU 的总线周期一般都较长。

(4) 数据总线和地址总线宽度有什么意义?

【答案】 数据总线负责在 CPU 和其他设备之间传输信息,它的宽度决定了 CPU 在单个总线周期内(或单次读写操作)和其他设备交换的二进制位数,如 16 位数据总线意味着 CPU 和其他设备一次交换的二进制位数最多为 16,数据总线宽度是 CPU 性能指标之一,数据总线宽度越大,CPU 性能越好,通常情况下,CPU 数据总线宽度和它的字长一致。

地址总线宽度决定了 CPU 能够访问的物理存储器空间,如果存储单元为字节,则 x 位地址总线宽度决定了 CPU 允许访问的最大物理存储器空间为 2^x 字节,如地址总线宽度为 20 位,则最大物理存储器空间为 2^{20} 字节=1M 字节。

(5) 控制总线传输的信号有哪几种?

【答案】 控制总线传输的控制信号包括两大类,一类是 CPU 送往存储器和输入输

出接口电路的控制信号,如读信号、写信号和中断响应信号等,另一类是其他部件送给 CPU 的信号,如时钟信号、中断请求信号和准备就绪信号等。

2. 运算题

(1) 将下述数据转换成 8 位补码形式

98 -98

【解析】 根据 8 位补码计算公式:

$$[x]_{\text{补}} = \begin{cases} x, & 0 \leq x \leq 127 \\ 2^8 + x, & -128 \leq x < 0 \end{cases}$$

$$[98]_{\text{补}} = [98]_{\text{B}} = 01100010$$

$$[-98]_{\text{补}} = [256 + (-98)]_{\text{B}} = [158]_{\text{B}} = 10011110$$

其实求 $[-98]_{\text{补}}$ 时,可以先求出 $[98]_{\text{补}}$,然后从右边数起,所有的 0 及第一个 1 不变,其余全部求反。

$$[98]_{\text{补}} = 011000 \mid 10$$

$$[-98]_{\text{补}} = 100111 \mid 10$$

(2) 完成下述十六进制运算:

$$23\text{D9H} + 94\text{BEH}, 759\text{FH} - 42\text{B8H}$$

【解析】

$$\begin{array}{r} 23\text{D9} \\ + 94\text{BE} \\ \hline \text{B897} \end{array}$$

十六进制加法和十进制加法非常相似,从低位开始逐位相加,相加结果超过 16 后,向上进位,每进 1,从结果中减去 16。

$$9\text{H} + \text{EH} = 9 + 14 = 23, 23 - 16 = 7$$

向上进一位,余为 7

$$\text{DH} + \text{BH} + 1 = 13 + 11 + 1 = 25, 25 - 16 = 9$$

向上进一位,余为 9

$$3 + 4 + 1 = 8$$

和没有超过 16,不产生进位

$$2 + 9 = 11 = \text{BH}$$

和没有超过 16,不产生进位

$$\begin{array}{r} 759\text{F} \\ - 42\text{B8} \\ \hline 32\text{E7} \end{array}$$

$$\text{FH} - 8 = 15 - 8 = 7$$

够减,不需要借位

$$9 + 16 - 11 = 14 = \text{EH}$$

不够减,向上借一位,借一位增加 16

$$5 - 2 - 1 = 2$$

够减,不需要借位

$$7 - 4 = 3$$

够减,不需要借位

16 位和 32 位微处理器

2.1.1 8086 引脚和时序

下面以 CPU 最小方式下读写存储器为例,详细讨论 8086 引脚的功能和时序。如图 2.1 所示。




图 2.1 CPU 在最小方式下和存储器的连接图

CPU 的引脚配置主要是为了实现和存储器、I/O 接口之间的数据交换。对于存储芯片而言,要实现读写操作,外部必须对其施加信号,而且这些信号之间必须满足时间关系(时序)。图 2.2 是一个 512K $\times$ 8 位的存储芯片的引脚分布和读写时序要求。

存储芯片的读时序表明：在进行读操作之前，首先必须在地址线上输入有效地址，同时使片选信号有效，然后使读信号有效，对由输入地址指定的存储单元进行读操作。从开始读操作到将指定存储单元内容(8 位数据)送到外部数据引脚上，需要一定的时间，这个时间就是存储芯片的读出时间，不同类型的存储芯片有不同的读出时间。

CPU 如何通过控制外部引脚的时序,完成对指定存储单元的读操作呢?

8086 的每一个总线周期至少包含 4 个时钟周期,为保证 CPU 能够读到数据,图 2.1




图 2.2 存储芯片引脚及时序

系统必须在第 4 个时钟周期(T4)开始前,将指定存储单元数据送到 CPU 的数据线上,从图 2.1 中可以看出:首先必须将数据从指定存储单元读出,并经过双向缓冲器(如 74LS245)送到 CPU 数据引脚($AD_{15} \sim AD_0$)上。为了能够从指定存储单元读出数据,按照图 2.2(b)所示时序,必须对存储芯片输入正确的地址信号、片选信号和读操作信号,而且保证这些信号必须一直有效,直到外部数据引脚上的数据被取走。从图 2.1 中可以看到,20 位地址信号和 BHE 均输入到锁存器(如 74LS373)输入端上,锁存器的 CP 端接 8086 的 ALE,这就要求在 ALE 发生低跳变时,锁存器的输入端必须为有效地址,而当 ALE 变成低电平后,连接锁存器输入端的信号可以作为其他用途。从图 2.3 中可以看出,ALE 发生低跳变时, $A_{19} \sim A_{16}$ 、 $AD_{15} \sim AD_0$ 、BHE 上均是有效地址信息,因此,在 ALE 变成低电平后,锁存器的输出一直维持有效的地址信息不变。假定本次读操作为 16 位数据传输,地址信息中的 $\overline{BHE}=0$ 、 $A_0=0$,由于 $M/\overline{IO}$ 为 1,在锁存器输出有效地址信息后,两组存储芯片的 CS 为低电平,这样,在读操作信号有效($\overline{RD}$)后,两组存储芯片同时开始读操作。




图 2.3 CPU 最小方式下读时序

当存储芯片完成读操作,指定存储单元内容送到存储芯片外部数据引脚上,为将存储

芯片数据引脚上的数据发送到 CPU 数据引脚上,必须使双向缓冲器的 EN 端为低电平, M 端为低电平,而双向缓冲器的 EN 端和 M 端连接到 8086 的 DEN 和 $\text{DT}/\overline{\text{R}}$ 引脚,因此,必须在 T4 开始前,将 DEN 和 $\text{DT}/\overline{\text{R}}$ 信号置成低电平。

可以粗略估计,CPU 从发出读操作有效($\overline{\text{RD}}=0$),到 T4 开始时从外部数据引脚将数据打入内部寄存器,大约有两个时钟时期的时间,存储芯片必须在这两个时钟周期内完成从指定存储单元读出数据的操作,并通过存储芯片外部数据引脚和双向缓冲器将数据发送到 CPU 数据引脚上。如果存储芯片的读出时间较长,而 CPU 的主频较高,有可能导致在 T4 开始时,图 2.1 系统无法把正确的数据发送到 CPU 外部数据引脚上,如果这样,可以在 T4 之前插入若干个等待周期 T_w ,插入等待周期由 Ready 引脚实现。

2.1.2 8086 中断处理过程

1. 中断概念的提出

用一个比喻可以说明中断的重要性:有同学甲和同学乙两人,同学甲希望和同学乙一起去看电影,但同学乙称目前必须先洗衣服,但一旦洗完衣服就径自去看电影,不会告知同学甲。同学甲为了达到和同学乙一起去看电影的目的,必须在同学乙洗衣服时守候在旁,不能利用这一段时间处理一下自己的事情。如果同学乙愿意在洗完衣服后通知同学甲一下,同学甲就可以在同学乙洗衣服的这段时间,处理其他事情,但一旦同学乙通知他,他必须立即放下目前正在处理的事情,和同学乙一齐去看电影。

在微机系统中,同学乙就是外设,同学甲就是 CPU,CPU 为了及时读取外设输入的数据或及时发送数据给外设,必须时刻检测外设状态。在外设状态变化时,及时作出处理。但如果外设能在状态变化时能够主动通知 CPU,CPU 就不需要时刻检测外设状态,只需在接收到外设状态改变的通知后,及时对外设进行处理即可。这种外设能在状态改变后主动告知 CPU 的技术就是中断,CPU 放下当前正在处理的事务,对状态改变的外设进行处理的过程就是中断响应过程。

2. 中断响应过程

中断响应过程就是在接收到外设状态改变的通知后,转到处理外设状态改变事情的程序的过程。

对于 CPU 而言,用于向它通知外设状态改变的信号线就是中断请求 INTR,CPU 在接收到中断请求信号后,向外发送两个中断响应信号,并在第 2 个中断响应信号有效期间读入发生状态改变的外设所对应的中断类型码,并根据中断类型码找到中断处理程序的入口地址,以此完成从当前程序到中断处理程序的转移。

一般情况下,需要有专用的接口芯片来向 CPU 提供中断类型码,这种专用的配套芯片就是 8259,由它在 CPU 发出第 2 个中断响应信号期间,通过外部数据引脚输出发生状态改变的外设所对应的中断类型码。图 2.4 是 CPU、8259 和外设接口之间连接图,图 2.5 是 CPU 接收到中断类型码后,完成从当前程序到中断处理程序的转移过程。

假定键盘所对应的中断类型码为 09H,键盘中断处理程序存放在内存中以地址为




图 2.4 CPU、8259 和键盘接口连接图




图 2.5 转移到中断处理程序过程

20608H 的存储单元开始的存储空间中,由于中断处理程序的入口地址为 2000H:0608H,必须将该入口地址送入中断向量表中地址为 00024H($4 \times 09H$)~00027H 的 4 个存储单元中,当 CPU 通过 8259 获得键盘所对应的中断类型码:09H,它将其乘 4 后作为中断向量表地址,并从该地址开始的 4 个相邻存储单元中取出 16 位偏移量和段地址,分别将偏移量和段地址送入指令指针寄存器(IP)和代码段寄存器(CS)。由于下一条指令地址由代码段寄存器内容(CS)乘 16 后加上指令指针寄存器内容(IP)获得。CPU 从此处开始执行键盘中断处理程序。

2.1.3 80386 虚拟存储机制

80386 形成的逻辑地址是 16 位段地址和 32 位偏移量。与 80286 不同,80386 可以采用段式和段页式存储管理,段式存储管理和 80286 非常相似,见图 2.6 上半部分,它用段地址(段选择子)的高 13 位作为索引去检索全局或局部描述符表,得到该段所对应的描述符,从中取出 32 位段起始地址,加上 32 位偏移量即可得到 32 位物理地址。但如果采用段页式存储管理,上述操作得到的 32 位地址不是真正用于访问存储器的物理地址,而是线性地址,必须通过检索页表才能获得真正的物理地址。将 32 位线性地址分成 3 部分,最高 10 位地址作为页组目录项索引,次 10 位地址作为页表项索引,最低 12 位地址作为页内偏移量,通过两级索引,获得线性地址指定单元所在页的页起始地址,由于页是固定长度(4KB)的存储块,页起始地址的最后 12 位地址肯定为 0,因此,页表只需给出 20 位的页起始地址,20 位页起始地址和线性地址中最低 12 位页内偏移量拼接成 32 位物理地址。