

Verilog-HDL

工程实践入门

常晓明 李媛媛 编著

随书附特色光盘

网页形式 学习方便
视频效果 直观生动
文档齐全 设计快捷
源码验证 保你成功

Verilog-HDL



北京航空航天大学出版社

Verilog - HDL 工程实践入门

常晓明 李媛媛 编著

北京航空航天大学出版社

内 容 简 介

从实践的角度出发,全面介绍了硬件描述语言 Verilog - HDL。通过与具体电路实验的结合,使读者能够轻松地掌握 Verilog - HDL 的语法、结构、功能及其简单应用。

全书共有 9 章。第 1 章~第 5 章,通过应用 Verilog - HDL 描述的各种逻辑电路实例,详细讲解该语言的语法结构和仿真实现。第 6 章讲述基于 Verilog - HDL 的硬件电路的实现。第 7 章介绍硬件开发应具备的条件。第 8 章说明全书所应用到的所有硬件基本单元的设计。第 9 章通过列举 8 个简单的应用实例,详细讲解数字电路系统设计的全过程。书中给出的全部仿真结果和硬件实现均经过验证。

本书附带光盘 1 张,包含全书所有的 Verilog - HDL 实例文件、电路图的 Protel 文件以及部分实例的视频演示。为了使读者能够更好地理解和掌握全书内容,光盘中的文件采用多媒体技术,以网络版的风格,用视频和音频的表现技法,图像和动画的表现方式突出了全书的精华。本书很适合初学者和工程技术人员作为入门、工具书和参考资料。

图书在版编目(CIP)数据

Verilog - HDL 工程实践入门 / 常晓明等编著. — 北京 :
北京航空航天大学出版社, 2005. 8
ISBN 7 - 81077 - 655 - X

I. V… II. 常… III. 硬件描述语言, HDL—程序
设计 IV. TP312

中国版本图书馆 CIP 数据核字(2005)第 104945 号

©2005, 北京航空航天大学出版社, 版权所有。

未经本书出版者书面许可,任何单位和个人不得以任何形式或手段复制或传播本书及其所附光盘内容。侵权必究。

Verilog - HDL 工程实践入门

常晓明 李媛媛 编著

责任编辑 梁厚蕴

*

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(100083) 发行部电话:010-82317024 传真:010-82328026

<http://www.buaapress.com.cn> E-mail:bhpress@263.net

北京市松源印刷有限公司印装 各地书店经销

*

开本:787 mm×1 092 mm 1/16 印张:20.75 字数:531 千字

2005 年 8 月第 1 版 2005 年 8 月第 1 次印刷 印数:5 000 册

ISBN 7 - 81077 - 655 - X 定价:35.00 元 (含光盘 1 张)

北京航空航天大学出版社单片机与嵌入式系统图书推荐

(2004 年 4 月后出版图书)

书 名	作 者	定 价	出版 日期
-----	-----	-----	-------

嵌入式系统高端教材

嵌入式实时操作系统 $\mu\text{C}/\text{OS-II}$ 原理及应用	任 哲	22.0	2005.08
ARM 嵌入式技术及 Linux 高级实践教程	陈 曌	32.0	2005.06
ARM 嵌入式技术实践教程	陈 曌	29.0	2005.02
嵌入式实时操作系统及应用开发	罗 蕾	34.0	2005.01
ARM 嵌入式系统基础教程	周立功	32.0	2005.01
ARM 嵌入式系统实验教程(一)	周立功	26.0	2004.12
ARM 嵌入式系统实验教程(二)	周立功	29.0	2005.10
ARM 嵌入式系统实验教程(三)	周立功	估 29.0	即将出版
ARM 嵌入式系统实验教程(三)——扩展实验	周立功	估 29.0	即将出版
嵌入式系统开发与应用教程	田 泽	33.0	2005.03
嵌入式系统开发与应用实验教程(第2版)(含光盘)	田 泽	29.5	2005.05
嵌入式系统开发与应用	田 泽	54.0	2005.01
嵌入式控制系统及其 C/C++ 实现——面向使用 MATLAB 的软件开发者	骆丽译	32.0	2005.05
ARM & Linux 嵌入式系统教程	马忠梅	32.0	2004.10
嵌入式通信软件设计	彭甫阳译	24.0	2004.10
嵌入式系统设计	骆丽译	32.0	2004.09
嵌入式系统的实时概念	王安生译	32.0	2004.06

ARM、SoC 设计、IC 设计及其他嵌入式系统综合类

从 51 到 ARM—32 位嵌入式系统入门	赵星寒	38.0	2005.10
源码开放的嵌入式实时操作系统 T-Kernel (含光盘)	周立功等译	估 45.0	2005.09
英汉双译 嵌入式系统词典	马广云等译		2005.09
ARM 微控制寄存器基础与实践(第2版)	周立功	43.0	2005.08
深入浅出 ARM7——LPC213X/214X(上)	周立功	45.0	2005.07
ColdFire 系列 32 位处理器与嵌入式 Linux 应用 (含光盘)	李晶皎	39.5	2005.06
MIPS 处理器设计透视	赵俊良等译	55.0	2005.06
ARM 嵌入式系统开发——软件设计与优化	沈建化等译	75.0	2005.06
AT91 系列 ARM 微控制器体系结构与开发实例	朱义君	34.0	2005.04
ARM 嵌入式系统软件开发实例(一)	周立功	55.0	2005.01
嵌入式系统设计与开发实例详解——基于 ARM 的应用	胥 静	43.0	2005.01

书 名	作 者	定 价	出版 日期
新一代嵌入式微处理器 龙珠 i.MX 结构及应用基础 (含光盘)	王祖林	39.5	2004.04
大型 RISC 处理器设计——用描述语言 Verilog 设计 VLSI 芯片 (含光盘)	田泽等译	39.0	2005.01
CPU/SOC 及外围设计开发实例 (FPGA/CPLD) (含光盘)	林容益	55.0	2004.07
基于 CPLD & FPGA 的数字 IC 设计	赵宏图译	28.0	2004.05

嵌入式操作系统及软件开发

源码开放的嵌入式系统软件分析与实践——基于 SkyEye 和 ARM 开发平台 (含光盘)	陈 渝	48.0	2004.09
嵌入式系统的微模块化程序设计——实用状态图 C/C++ 实现 (含光盘)	敬万均译	48.0	2004.07
OSEK/VDX 汽车电子嵌入式软件编程技术 (含光盘)	罗克露等译	46.0	2004.07
嵌入式软件与 Hopen 系统	钟锡昌	35.0	2004.06
实时设计模式——实时系统的强壮的、可扩展的体系结构	麦中凡等译	56.0	2004.05
用 UML 设计并发、分布式、实时应用	吕庆中等译	78.0	2004.05

DSP

高性能工业控制 DSP——ADSP 2199X 原理及应用 (含光盘)	王晓明	39.0	2005.09
电机的 DSP 控制技术及其应用	谢宝昌	39.0	2005.04
DSP 技术原理与应用教程	刘艳萍	26.0	2005.03
电动机的 DSP 控制——TI 公司 DSP 应用 (含光盘)	王晓明	35.0	2004.08
Motorola 24 位 DSP 原理与应用基础 (含光盘)	周浩敏	49.0	2004.04

单片机

开发实例与实战

单片机应用系统设计与仿真调试	严天峰	28.0	2005.08
手把手教你学单片机	周兴华	29.0	2005.04
单片机实验与实践	周立功	19.5	2004.08
51 单片机高级实例开发指南(含光盘)	李 军	39.0	2004.06

教材与教辅

单片机原理及接口技术(第3版)	李朝青	27.0	2005.10
单片机学习指导	李朝青	26.0	2005.10
高职高专通用教材——PIC 单片机基础教程	丁跃军	19.5	2005.06
单片机与控制技术	杨 宁	33.0	2005.03
单片机 C 程序设计实例指导	李光飞	19.5	2005.08
单片机课程设计实例指导	李光飞	19.5	2004.10

应用程序设计与开发

单片机 Keil C51 开发环境使用指南及 USB 固件编程与调试	尹 勇	32.0	2004.10
------------------------------------	-----	------	---------

书 名	作 者	定 价	出 版 日期
-----	-----	-----	--------

器件手册、应用技术选编

单片机应用技术选编(11)	何立民	69.0	2005.09
世界流行单片机技术手册——欧亚篇	余永权	39.0	2004.08
世界流行单片机技术手册——美国篇	余永权	59.5	2004.07
单片机外围器件实用手册——数据传输接口器件分册(第2版)	郭宽明	59.0	2005.09
单片机外围器件实用手册——输入通道器件分册(第2版)	纪宗南	59.0	2004.06

51 系列单片机其他图书

单片机 C 程序设计实例指导	楼然苗	19.5	2005.08
C8051F 系列单片机开发与 C 语言编程(含光盘)	童长飞	54.0	2005.02
华邦 51 单片机原理和应用	张盛福	23.0	2005.01
AT89 系列单片机原理与接口技术	王幸之	48.0	2004.05

PIC 单片机

高职高专通用教材—PIC 单片机基础教程	丁跃军	22.0	2005.08
PIC18Fxxx 单片机程序设计及应用(含光盘)	刘和平	29.0	2005.03
PIC 单片机 C 语言开发入门(含光盘)	武 锋	29.0	2005.03
PIC 单片机原理及应用(第2版)	李荣正	29.0	2005.03
PIC 单片机子程序库及运算平台(含光盘)	庞严英	35.0	2004.10
PIC 单片机入门与实战	张明峰	39.0	2004.08
PIC18Fxxx 单片机原理及接口程序开发(含光盘)	刘和平	32.0	2004.07
PIC 单片机原理(含光盘)	李学海	29.0	2004.05
PIC 单片机实践(含光盘)	李学海	20.0	2004.06

AVR 单片机

AVR 单片机高级语言 BASCOM 程序设计与应用	张茂青	22.0	2005.01
高档 8 位单片机 ATmega128 原理与开发应用指南(上)	马 潮	34.0	2004.12
AVR-GCC 与 AVR 单片机 C 语言开发(含光盘)	吴双力	28.0	2004.10
AVR 单片机与 CPLD/FPGA 综合应用入门	黄 任	18.0	2004.09

其他公司单片机

M68HC08 单片机原理及 C 语言开发实例(含光盘)	常 越	39.0	2005.09
------------------------------	-----	------	---------

书 名	作 者	定 价	出 版 日期
凌阳单片机在大学生电子竞赛中的应用	凌阳科技	18.0	2005.06
HOLTEK HT48 系列单片机原理及应用实例(含光盘)	李齐雄	42.0	2005.04
ST7 通用单片机原理及应用	张迎新	34.0	2004.09

总线技术

现场总线技术应用选编(3)	郭宽明	69.0	2005.08
现场总线工业控制网络技术	夏继强	35.0	2005.05
USB2.0 与 OTG 规范及开发指南	周立功	49.5	2004.07
8051 单片机 USB 接口 VB 程序设计	许永和	估 45.0	2005.09
8051 单片机 USB 接口程序设计(上)(含光盘)	许永和	39.5	2004.07
8051 单片机 USB 接口程序设计(下)(含光盘)	许永和	38.5	2004.07
现场总线技术应用选编(3)	郭宽明	69.0	2005.08
现场总线技术应用选编(2)	郭宽明	59.0	2004.06

其 它

微芯模拟和接口器件应用指南	闾永红	59.5	2005.06
蓝牙硬件电路	黄智伟	65.0	2005.08
无线通信集成电路	黄智伟	96.0	2005.07
单片机创新开发与机器人制作(含光盘)	耿德根	23.0	2005.03
智能仪器原理与设计	周航慈	22.0	2005.04
单片无线数据通信 IC 原理与应用	黄智伟	49.0	2004.11
无线发射/接收电路设计	黄智伟	85.0	2004.06
机器人制作入门篇	崔维娜译	49.0	2005.08
机器人制作提高篇	毕生译	39.0	2005.09
存储器函数变换技术及应用	赵明富	29.0	2004.09
智能化测量控制仪表原理与设计(第2版)	徐爱钧	34.0	2004.09
EDA 技术及其应用	汉泽西	29.0	2004.05
Verilog-HDL 工程实践入门(含光盘)	常晓明	35.0	2005.09
全国第三届 DSP 应用技术/第九届信号与信息处理联合学术会议论文集	电子学会 航空学会	90.0	2005.09
2005 年全国单片机与嵌入式系统学术交流会议论文集	深圳 计算机 行业学会	80.0	2005.08
VHDL 入门·解惑·经典实例·经验总结	黄 任	22.0	2005.02
2004 年全国第五届嵌入式系统学术交流会议论文集	微机专业 委员会	100.0	2004.09
《单片机与嵌入式系统应用》杂志合订本(2004 年 7~12 月)		45.0	2005.06
《单片机与嵌入式系统应用》杂志(2004 年 1~6 月)		45.0	2004.08

注:表中加底纹者为 2005 年后图书。

可直接向出版社邮购以上图书。邮购通信及汇款地址:北京航空航天大学出版社邮购组(邮编 100083) 另加 3 元挂号费。
邮购组电话:010-82316936, 传真:010-82317031 详细图书目录及内容介绍请查阅出版社网站: <http://www.buaapress.com.cn>。

投稿单片机与嵌入式系统图书请联系: 通信:北京航空航天大学出版社第 1 编辑室(邮编 100083)

电话:010-82317022 82317035 82317044 传真:010-82317022 Email: pressb@public3.bta.net.cn

前 言

近年来科学技术的发展十分迅猛,特别是电子信息技术的发展更是日新月异。在我们生活的周围,已经越来越看不到与电子技术无关的东西了。从各种家电到办公自动化设备、通信设备、多媒体外围设备等领域,到处都有数字电子技术的应用。与过去的模拟电子技术相比,数字电子技术更有其广阔的应用前景。

数字电子技术的飞速发展得益于大规模集成电路技术的发展和其硬件成本的不断下降。作者在 70 年代,为了买两只用于放大器的功率放大晶体管,需要花费工资 10% 的投入,并且还是分立元件。而现在,按一般工资收入考虑,用 10% 的工资额度已经可以买一台收音机了。更不用说用 20~30 元就可以买一只内部具有成千上万个元器件的集成电路了。这些良好的外围环境为我们提供了得天独厚的学习条件,可以使我们在短时间内掌握更多的东西。

但另一方面,大量信息的涌现,大量书籍的问世,大量知识的更新,使得当今的人们有时不知从何处下手来获取知识,被知识的海洋冲昏了头脑。这些年来,由于社会对人才的需求,各大专院校也在不断扩招学生,给社会培养了大量的人才。同时,我们也应该注意到:由于有的地方硬件设施方面还不能一下满足需要,使得受教育者仅仅掌握了一些理论知识,而缺乏实践能力。

读书就像吃饭的过程,而实践就像消化的过程。如果学过的东西不用于实践,那么就不能使学到的知识巩固和发展。在学习的过程中,如果能够做到边学边实践,将会有更好的学习效果。

正是出于这样一种思考,作者力求从实践的角度编写了本书。本书不是讲解 Verilog - HDL 的历史、理论和特点,而是以动手为主。通过动手实践,体验 Verilog - HDL 的语法、结构、功能等内涵。第 1 章~第 5 章,以各种逻辑电路实例列举了 Verilog - HDL 的用法,并给出了仿真结果。第 6 章~第 8 章,介绍了基于 Verilog - HDL 的硬件电路的实现和与其相关的开发条件,说明了全书所应用到的所有硬件基本单元的设计。第 9 章,以简单的应用系统为例,详细讲解了数字电路系统设计的全过程。作者力图通过几个实际的例子,给读者以启发,使得读者能够通过阅读本书增长自己的系统设计和开发的技艺,提高获取知识的能力。其中,常晓明负责第 1 章~第 8 章的编写工作,李媛媛负责第 9 章的编写工作。

本书的全部例子、第 8 章中电路图的 Protel 文件和部分实例的视频演示都收录在随书的光盘中,且它们全部通过验证。本书的光盘很具特色。为使读者能够更好地理解和掌握全书内容,光盘中的文件采用多媒体技术,以网络版的风格,用视频和音频的表现技法,图像和动画的表现方式突出了全书的精华。即

网页形式 学习方便: 将书中的内容概要制作成网页形式,便于全面浏览和快速查找。

视频效果 体会直接: 关于设计软件的使用方法、IC 的焊接过程和部分硬件动作的演示均有视频演示,并伴有解说配音,使得学习更加直接、生动。

文档齐全 设计快捷：包含书中所有实例的源文件和部分下载实例完整的工程文件，以及所有电路图的 Protel 文件，使用起来更加方便、快捷。

源码验证 保你成功：光盘中所提供的所有实例都通过仿真验证，可下载的实例均可以使硬件正确动作。

在本书的编写过程中，得到了北京航空航天大学的大力支持，也得到了北京航空航天大学夏宇闻教授的多次指导。作者在此对他们表示衷心的感谢！晓明研究室的姚世选、王永岗和王海渊都在实验验证、编辑等方面做了许多工作。在此，作者表示诚挚的谢意！在编写过程中，参考了许多有关 Verilog - HDL 和 VHDL 方面的书籍，这些书都为本人提供了十分有益的参考。在此，对这些书的作者表示谢意！

本书的编写，一定存在着许多不足和错误之处，恳请广大读者给予批评指正。

作者邮箱地址：lab@xiaoming-lab.com，网址：<http://www.xiaoming-lab.com>。

常晓明 李媛媛

2005 年 2 月

目 录

第 1 章 硬件描述语言

1.1 什么是硬件描述语言 HDL	1
1.2 基本逻辑电路的 Verilog - HDL 描述	1
1.2.1 “与”门逻辑电路的描述	1
1.2.2 “与非”门逻辑电路的描述	4
1.2.3 “非”门逻辑电路的描述	5
1.2.4 “或”门逻辑电路的描述	6
1.2.5 “或非”门逻辑电路的描述	6
1.2.6 缓冲器逻辑电路的描述	7
1.3 逻辑仿真	7
1.3.1 顶层模块的编写	8
1.3.2 寄存器类型定义	8
1.3.3 线网类型定义	9
1.3.4 底层模块的调用	9
1.3.5 输入端口波形的描述	9
1.3.6 二“与”门逻辑电路的逻辑仿真结果	10

第 2 章 仿真器的获取、安装及运行

2.1 通过网站获取和安装 ISE WebPACK ModelSim XE 仿真器	11
2.2 一个最简单的仿真实例	16

第 3 章 组合逻辑电路

3.1 数据选择器	22
3.1.1 2-1 数据选择器	22
3.1.2 2-1 数据选择器的 Verilog - HDL 描述	23
3.1.3 4-1 数据选择器	23
3.1.4 4-1 数据选择器的 Verilog - HDL 描述	24
3.1.5 条件操作符的使用方法	25
3.1.6 数据选择器的行为描述方式	25
3.1.7 case 语句的使用方法	26
3.1.8 if_else 语句的使用方法	27
3.1.9 function 函数的使用方法	28
3.1.10 用于仿真的顶层模块	28

3.1.11 数据选择器的逻辑仿真结果	29
3.2 数据比较器	30
3.2.1 最简单的数据判断方法	30
3.2.2 2位数据比较器	31
3.2.3 2位数据比较器的 Verilog - HDL 描述	32
3.2.4 2位数据比较器的逻辑仿真结果	34
3.2.5 数据比较器的数据宽度扩展	34
3.2.6 4位数据比较器的 Verilog - HDL 描述	36
3.2.7 4位数据比较器的逻辑仿真结果	38
3.3 编码器	38
3.3.1 2位二进制编码器	39
3.3.2 2位二进制编码器的 Verilog - HDL 描述	39
3.3.3 2位二进制编码器的逻辑仿真结果	40
3.4 译码器	41
3.4.1 BCD 码译码器	41
3.4.2 非完全描述的逻辑函数和逻辑表达式的简化	42
3.4.3 BCD 码译码器的 Verilog - HDL 描述	44
3.4.4 BCD 码译码器的逻辑仿真结果	45

第4章 触发器

4.1 异步 RS 触发器	46
4.1.1 异步 RS 触发器的逻辑符号	46
4.1.2 异步 RS 触发器的 Verilog - HDL 描述	46
4.1.3 异步 RS 触发器的逻辑仿真结果	47
4.1.4 always 块语句的使用方法	48
4.2 同步 RS 触发器	48
4.2.1 同步 RS 触发器的逻辑符号	48
4.2.2 同步 RS 触发器的 Verilog - HDL 描述	49
4.2.3 同步 RS 触发器的逻辑仿真结果	50
4.3 异步 T 触发器	50
4.3.1 异步 T 触发器的逻辑符号	50
4.3.2 异步 T 触发器的 Verilog - HDL 描述	51
4.3.3 异步 T 触发器的逻辑仿真结果	52
4.4 同步 T 触发器	52
4.4.1 同步 T 触发器的逻辑符号	52
4.4.2 同步 T 触发器的 Verilog - HDL 描述	53
4.4.3 同步 T 触发器的逻辑仿真结果	54
4.5 同步 D 触发器	54
4.5.1 同步 D 触发器的逻辑符号	54

4.5.2 同步 D 触发器的 Verilog - HDL 描述	55
4.5.3 同步 D 触发器的逻辑仿真结果	56
4.6 带有复位端的同步 D 触发器	56
4.6.1 带有复位端的同步 D 触发器的逻辑符号	56
4.6.2 带有复位端的同步 D 触发器的 Verilog - HDL 描述	57
4.6.3 带有复位端的同步 D 触发器的逻辑仿真结果	58
4.7 同步 JK 触发器	58
4.7.1 同步 JK 触发器的逻辑符号	58
4.7.2 同步 JK 触发器的 Verilog - HDL 描述	59
4.7.3 同步 JK 触发器的逻辑仿真结果	60

第 5 章 时序逻辑电路

5.1 寄存器	62
5.1.1 寄存器的组成原理	62
5.1.2 寄存器的 Verilog - HDL 描述	63
5.1.3 寄存器的逻辑仿真结果	63
5.2 移位寄存器	64
5.2.1 串行输入并行输出移位寄存器的组成原理	64
5.2.2 并行输入串行输出移位寄存器的组成原理	65
5.2.3 移位寄存器的 Verilog - HDL 描述	66
5.2.4 移位寄存器的逻辑仿真结果	68
5.3 计数器	69
5.3.1 二进制非同步计数器	70
5.3.2 四进制非同步计数器	70
5.3.3 下降沿触发型的计数器及 2^N 进制非同步计数器的组成原理	71
5.3.4 非同步计数器的 Verilog - HDL 描述	72
5.3.5 多层次结构的 Verilog - HDL 设计	74
5.3.6 非同步计数器的逻辑仿真结果	75
5.3.7 四进制同步计数器	76
5.3.8 四进制同步计数器的 Verilog - HDL 描述	76
5.3.9 任意进制同步计数器的 Verilog - HDL 描述	77
5.3.10 同步计数器的逻辑仿真结果	79

第 6 章 基于 Verilog - HDL 的硬件电路的实现

6.1 硬件系统设计到实现的基本流程	81
6.2 下载电缆的制作	83
6.2.1 Xilinx 下载电缆的连接方法	83
6.2.2 下载接口电路的组成	83
6.2.3 制作中需要注意的事项	84

6.3 JTAG 标准	85
6.3.1 何为 JTAG?	85
6.3.2 JTAG 的信号线及功能	85
6.4 Xilinx 公司的 CPLD	86
6.4.1 何为 CPLD?	86
6.4.2 XC9500 系列	86
6.5 WebPACK Project Navigator 的使用方法	88
6.5.1 如何将仿真与硬件联系起来	88
6.5.2 通过网站下载 WebPACK Project Navigator	89
6.5.3 WebPACK Project Navigator 实例	89
6.5.4 编译结果的报告	100

第 7 章 硬件开发应具备的条件

7.1 贴片元件的手工焊接	102
7.1.1 什么是贴片元件?	102
7.1.2 为什么要采用贴片元件?	103
7.1.3 如何进行贴片元件的手工焊接?	103
7.2 一些常用贴片元件的封装	106
7.2.1 贴片电阻	106
7.2.2 贴片电容	106
7.2.3 贴片三极管	107
7.2.4 贴片集成电阻	109
7.2.5 贴片集成电路	109
7.3 硬件开发应具备的工具和材料	113
7.3.1 必备的工具和材料	113
7.3.2 附加一些更方便工作的工具和材料	116
7.4 硬件开发应具备的仪表仪器	119
7.4.1 必备的仪表仪器	119
7.4.2 附加一些更方便工作的仪表仪器	120
7.5 硬件开发应具备的基本常识	121

第 8 章 硬件基本单元的设计

8.1 两个简单的 CPLD 电路单元	122
8.1.1 CPLD 应用单元的系统设计思路	122
8.1.2 CPLD 应用单元的硬件电路组成	122
8.1.3 CPLD 应用单元的主要元器件说明与价格表	124
8.1.4 CPLD 应用单元的硬件实现	127
8.1.5 CPLD 学习单元的系统设计思路	127
8.1.6 CPLD 学习单元的硬件电路组成	128

8.1.7 CPLD 学习单元的主要元器件说明与价格表	131
8.1.8 CPLD 学习单元的硬件实现	133
8.1.9 硬件的测试	133
8.1.10 用组合逻辑测试 CPLD 应用单元	133
8.1.11 用时序逻辑测试 CPLD 学习单元	138
8.2 XC95108 单元	141
8.2.1 系统设计的思路	141
8.2.2 硬件电路的组成	141
8.2.3 主要元器件说明与价格表	144
8.2.4 XC95108 单元的硬件实现	145
8.3 5 位段式 LCD 显示单元	145
8.3.1 系统设计的思路	145
8.3.2 硬件电路的组成	145
8.3.3 主要元器件说明与价格表	148
8.3.4 硬件实现	149
8.4 256 点阵 LED 显示单元	149
8.4.1 系统设计的思路	149
8.4.2 硬件电路的组成	149
8.4.3 主要元器件说明与价格表	151
8.4.4 硬件实现	152

第 9 章 应用系统的设计与实现

9.1 简单的可编程单脉冲发生器	153
9.1.1 由系统功能描述时序关系	153
9.1.2 流程图的设计	154
9.1.3 系统功能描述	154
9.1.4 逻辑框图	155
9.1.5 延时模块的详细描述及仿真	156
9.1.6 功能模块 Verilog - HDL 描述的模块化方法	159
9.1.7 输入检测模块的详细描述及仿真	160
9.1.8 计数模块的详细描述	163
9.1.9 可编程单脉冲发生器的系统仿真	163
9.1.10 可编程单脉冲发生器的硬件实现	167
9.1.11 关于电路设计中常用的几个有关名词	169
9.2 具有 LCD 显示单元的可编程单脉冲发生器	174
9.2.1 LCD 显示单元的工作原理	174
9.2.2 显示逻辑设计的思路与流程	176
9.2.3 LCD 显示单元的硬件实现	179
9.2.4 可编程单脉冲数据的 BCD 码化	182

9.2.5	task 的使用方法	202
9.2.6	for 循环语句的使用方法	203
9.2.7	二进制数转换 BCD 码的硬件实现	203
9.2.8	可编程单脉冲发生器与显示单元的接口	205
9.2.9	具有 LCD 显示单元的可编程单脉冲发生器的硬件实现	206
9.2.10	编译指令——“文件包含”处理的使用方法	208
9.3	脉冲计数与显示	208
9.3.1	脉冲计数器的工作原理	208
9.3.2	计数模块的设计与实现	209
9.3.3	parameter 的使用方法	211
9.3.4	repeat 循环语句的使用方法	212
9.3.5	系统函数 \$random 的使用方法	212
9.3.6	脉冲计数器的 Verilog - HDL 描述	213
9.3.7	特定脉冲序列的发生	215
9.3.8	脉冲计数器的硬件实现	219
9.4	脉冲频率的测量与显示	221
9.4.1	脉冲频率的测量原理	221
9.4.2	频率计的工作原理	221
9.4.3	频率测量模块的设计与实现	222
9.4.4	while 循环语句的使用方法	227
9.4.5	门控信号发生模块的设计与实现	228
9.4.6	频率计的 Verilog - HDL 描述	228
9.4.7	频率计的硬件实现	230
9.5	脉冲周期的测量与显示	233
9.5.1	脉冲周期的测量原理	233
9.5.2	周期计的工作原理	233
9.5.3	周期测量模块的设计与实现	234
9.5.4	forever 循环语句的使用方法	239
9.5.5	disable 禁止语句的使用方法	239
9.5.6	时标信号发生模块的设计与实现	240
9.5.7	周期计的 Verilog - HDL 描述	240
9.5.8	周期计的硬件实现	242
9.5.9	周期测量模块的设计与实现之二	244
9.5.10	改进型周期计的 Verilog - HDL 描述	249
9.5.11	改进型周期计的硬件实现	251
9.5.12	两种周期计的对比	252
9.6	脉冲高电平和低电平持续时间的测量与显示	252
9.6.1	脉冲高电平和低电平持续时间测量的工作原理	252
9.6.2	高低电平持续时间测量模块的设计与实现	254

9.6.3	改进型高低电平持续时间测量模块的设计与实现	261
9.6.4	begin 声明语句的使用方法	267
9.6.5	initial 语句和 always 语句的使用方法	268
9.6.6	时标信号发生模块的设计与实现	269
9.6.7	脉冲高低电平持续时间测量的 Verilog - HDL 描述	270
9.6.8	脉冲高低电平持续时间测量的硬件实现	272
9.7	步进电机的控制	275
9.7.1	步进电机驱动的逻辑符号	276
9.7.2	步进电机驱动的时序图	277
9.7.3	步进电机驱动的逻辑框图	277
9.7.4	计数模块的设计和实现	279
9.7.5	译码模块的设计和实现	281
9.7.6	步进电机驱动的 Verilog - HDL 描述	283
9.7.7	编译指令——宏替换`define 的使用方法	284
9.7.8	编译指令——时间尺度`timescale 的使用方法	285
9.7.9	系统任务——\$finish 的使用方法	285
9.7.10	步进电机驱动的硬件实现	286
9.8	基于 256 点阵的汉字显示	287
9.8.1	单个静止汉字显示的设计原理及其仿真实现	287
9.8.2	单个静止汉字显示的硬件实现	293
9.8.3	多个静止汉字显示的设计原理及其硬件实现	295
9.8.4	单个运动汉字显示的设计原理及其硬件实现	300
9.8.5	多个运动汉字显示的设计原理及其硬件实现	309

附录 光盘内容简介及使用说明

参考文献

第 1 章 硬件描述语言

1 什么是硬件描述语言 HDL

简单地说,硬件描述语言 HDL(Hardware Description Language)是一种描述数字电路功能和结构的语言。硬件描述语言至少可列出四种,见表 1.1.1,其中最常用的是 VHDL 和 rilog - HDL 语言。

表 1.1.1 硬件描述语言 HDL 的种类

种 类	功 能
VHDL	1981 年以美国国际部为中心提出,是最早标准化(IEEE1067)的 HDL,语法丰富且严谨
Verilog - HDL	1985 年由 Gateway Design Automation 公司(现在的 Cadence 公司)开发,1995 年 12 月作为 IEEE 1364 - 1955 被承认。它类似于 C 语言的语法体系,库文件丰富,已被广泛使用 在日本和美国,该语言的应用要比 VHDL 广泛。但 Verilog - HDL 的描述能力并不像 VHDL 那么强
UDL/I	1990 年起由日本电子工业振兴协会开发,但因没有实用的仿真及合成工具,故未能达到实用化
SFL	由日本 NTT 开发,仅在 NTT 及一部分大学研究室中使用

2 基本逻辑电路的 Verilog - HDL 描述

本节将通过最简单的例子来讨论 Verilog - HDL 的用法。

2.1 “与”门逻辑电路的描述

1. 模块的定义

硬件描述语言 HDL 一开始所要做的就是模块(module)定义。所谓“模块”可以理解为是 rilog - HDL 的基本描述单位。以图 1.2.1 为例来说明。图 1.2.1 是一个二“与”门逻辑电路模块定义。设其模块名为[AND_G2],输入为[A]和[B],输出为[F]。

2. 模块的描述

模块的结构如图 1.2.2 所示,module 与 endmodule 总是成对出现。此外,还有端口参数 L、寄存器定义、线网定义和行为功能调用及定义等。




图 1.2.1 二“与”门逻辑电路的模块定义




图 1.2.2 模块的结构

用 Verilog - HDL 来描述图 1.2.1, 可以有列两种描述方法, 见例 1.2.1 和例 1.2.2。

【例 1.2.1】二“与”门逻辑电路的门级描述(exp1-2-01.v)

```
/* AND_G2 */
module AND_G2 (A, B, F); // 模块名 AND_G2 及端口参数定义, 范围至 endmodule
    input A, B; // 输入端口定义
    output F; // 输出端口定义

    and U1 (F, A, B); // 门实例语句, 此行实现输出为 F, 输入为 A 和 B 的二输入“与”门
endmodule // 模块 AND_G2 结束
```

【例 1.2.2】二“与”门逻辑电路的数据流描述(exp 1-2-02.v)

```
/* AND_G2 */
module AND_G2 (A, B, F); // 模块名 AND_G2 及端口参数定义, 范围至 endmodule
    input A, B; // 输入端口定义
    output F; // 输出端口定义

    assign F = A & B; // assign 语句, 此行实现二输入“与”门的功能
endmodule // 模块 AND_G2 结束
```

例 1.2.1 称为门级描述方式^[1]或结构级的建模, 例 1.2.2 称为数据流描述方式或数据流级的建模。对一个逻辑电路, 用硬件描述语言对其描述, 或者说对其用一个模型来描述, 这个过程称为建模。

3. 门级描述方式

例 1.2.3 给出了一个门级描述方式的 HDL 结构, 这是一个二“与”门逻辑的实例。

【例 1.2.3】门级描述方式

```
语句 1: /* AND_G2 */
语句 2: module AND_G2 (A, B, F);
           模块名 端口参数
语句 3: input A, B; // 输入端口定义
语句 4: output F; // 输出端口定义
语句 5: and U2 (F, A, B);
```

实例名

语句 6: `endmodule`

语句 1: 注释行。注释语句要写在“/ * ”和“ * /”之间,或在行后加“//”,如语句 3 和语句 4。注释行不被编译,仅起注释作用。

语句 2: 该语句中的 AND_G2 是所定义的模块名。模块名可用下划线“_”,但开始不可使用数字。如可以写成 AND_G2,而不能写为 2AND 之类的形式。此外,模块名的字母可以是大写,也可以是小写。例如写为 AND_G2 或 and_g2 都可以,但 AND_G2 和 and_g2 不表示同一模块。

模块名后紧跟的是端口参数,即括号所包含的部分,参数间以逗号“,”来区分。在此,对参数的顺序没有规定,先后自由。在端口参数行的最后要写入分号“;”。

注意:在保留字(HDL 中已规定使用的字被称为保留字,如 module 即为保留字。本例及全书中的保留字都用小写字母)与模块名之间要留有空格。

语句 3: 描述了输入端口 A 和 B,由保留字 input 说明,参数间以逗号“,”区分,行末写入分号“;”。该行的另一种描述形式可写为:

```
input  A;
input  B;
```

语句 4: 描述了输出端口 F,以保留字 output 说明,行末写入“;”。

端口参数的记述顺序不受限制,既可以是本例中的顺序,也可以是如下顺序:

```
output F;
input  A, B;
```

语句 5: 括号内是二“与”门的输出端口及输入端口参数,由于内置门实例语句规定其顺序必须是“(输出,输入,输入)”的形式,所以必须写成“(F, A, B)”的形式,最后以“;”结束该语句。

在门级描述方式中,调用了 Verilog - HDL 所具有的内置门实例语句,例如语句 5 的 and 即为内置门实例语句。它调用 AND 逻辑功能。其后的 U2 称为实例名。实例名在具有行为功能的描述行中也可以省略,即可将语句 5 表现为如下两种形式。

注意:内置门实例语句要与实例名之间留有空格。

```
and  G1(F, A, B);
and  (F, A, B);
```

语句 6: 结束语句,与语句 1 的 module 相呼应,要写为 endmodule 的形式。

注意:行末不要加写分号“;”。

以上讲述了门级描述方式。比较图 1.2.2 和例 1.2.3 的语法结构,即可初步理解端口定义和内置门实例语句的用法。

在 Verilog - HDL 中,属于内置门实例语句的有以下 8 种:

and, nand, or, nor, not, xor, xnor, buf。

4. 数据流描述方式

还可以用数据流描述方式来对前述同样功能的逻辑门进行描述。用数据流描述方式对一个逻辑门描述的最基本方法就是连续使用赋值语句,即 assign 语句。例 1.2.4 给出了这种例子。