

新世纪计算机专业系列教材

# 计算机组成与设计

## 实验教程

王 炜 李清宝 赵秋霞 编著

 科学出版社  
[www.sciencep.com](http://www.sciencep.com)

新世纪计算机专业系列教材

# 计算机组成与设计 实验教程

王 炜 李清宝 赵秋霞 编著

科学出版社

北京

## 内 容 简 介

本书是一本与《计算机组成与设计》(胡越明,科学出版社)配套的实验教材,内容由两大部分组成。第一部分是本书的主体,其中第1章介绍了TEC-4(A)计算机组成实验系统的组成和基本原理;第2章介绍了运算器的组成、双端口存储器原理、数据通路组成、微程序控制器组成、CPU组成与机器指令执行、中断原理等6个基本实验项目的实验原理、实验方法、实验步骤和参考连线;第3章介绍了硬布线控制器的设计与调试、流水微程序控制器的设计与调试、流水硬布线控制器的设计与调试等3个综合实验的实验原理、实验方法和实验步骤,并给出了部分实验的参考实现方案。第二部分主要以附录的形式提供了进行相关实验所需的EDA基础知识,包括ABEL-HDL和VHDL简要介绍、相关EDA工具软件的使用等。

本书可作为高等学校计算机科学与技术等专业开设“计算机组成原理实验”和“计算机系统结构实验”课程的教材,也可作为从事该领域工作的有关人员的自学参考书。

### 图书在版编目(CIP)数据

计算机组成与设计实验教程/王炜,李清宝,赵秋霞编著.—北京:科学出版社,2005.6  
(新世纪计算机专业系列教材)  
ISBN 7-03-016557-8

I. 计… II. ①王…②李…③赵… III. ①计算机体系结构-教材②电子计算机-设计-教材 IV. TP30

中国版本图书馆 CIP 数据核字(2005)第 142897 号

责任编辑:鞠丽娜 / 责任校对:耿耘

责任印制:吕春珉 / 封面设计:王浩

科学出版社出版

北京东黄城根北街 16 号

邮政编码:100717

<http://www.sciencep.com>

北京彩色印装有限公司 印刷

科学出版社发行 各地新华书店经销

\*

2006 年 1 月第 一 版 开本: 787 × 1092 1/16  
2006 年 1 月第一次印刷 印张: 13 1/2 插页: 1  
印数: 1—4 000 字数: 320 000

定价: 19.00 元

(如有印装质量问题, 我社负责调换(环伟))

销售部电话 010-62136131 编辑部电话 010-62138978-8002 (H106)

# 总序

20年来,计算机学科的发展日新月异,促使现代科学在各个领域突飞猛进。目前,计算机科学技术已应用在实时控制、信息处理、通信传输、企事业管理等领域,成为人们工作、学习、生活必不可少的工具。计算机技术的发展瞬息万变,具有以下三方面特点:

(一) 传统的工、理、文、医、商、农在计算机的应用方面都有着各自专业的需要,例如,经济、艺术、法律、管理、医学等各种学科都需要依赖于计算机技术的应用。除了各自领域的专业实践外,应用计算机已是各个专业提高效率、发挥潜能、促进发展的必不可少的手段。因此现在很难用传统的工、理、文、医、商、农等去界定学科的分类。

(二) 计算机网络改变了计算机通信的时空距离。计算机应用的发展是与计算机网络的发展紧密相连的。从最初的局域网(LAN)到广域网(WAN),以至用一种新的方法将 LAN 和 WAN 互联起来,即成为网际网(Internetwork)。这种网际网的实验原型 Internet-work,通常缩写为 Internet。计算机网络将计算机互联起来,从而使计算机之间可以交换信息,而且这种信息交换可以在几分钟内就影响到世界各地。计算机网络的发展,带动了计算机学科在很多领域的拓展。

(三) 现代计算机学科向综合性发展。计算技术发展伊始,每种学科均以软硬件分类,泾渭分明。但自网络发展以来,Internet 软件中的两部分变得特别重要和特别具有开创性,即网际协议(Internet protocol,简称 IP)和传输控制协议(transmission control protocol,简称 TCP)。这些协议是必不可少的软件系统。但是在网络系统中,网络的互联必须依靠路由器、服务器、接口插座、调制解调器等硬件设施,所以计算机网络很难归结为软件或硬件的单一体系。

随着计算机技术的发展,计算机与通信、视频、声音等密不可分;随着多媒体的发展和应用,计算机科学已经愈来愈成为与数字传输、视频、声、光、电等综合的学科。

尽管计算机技术的发展如此神速、新异,但像一切新学科的发展一样,计算机教育水平仍滞后于计算机技术的发展。为了适应计算机教学改革的需要,我们国内部分重点院校的教授、学者,在科学出版社的积极鼓励和支持下,成立了新世纪计算机专业教材编委会。自 2000 年 10 月以来,我们群策群力,多次探讨了当前教育与技术进展之间的差距,并且仔细研讨了美国 ACM/IEEE-CS 公布的 *Computing Curricula 2001* 的优点与不足,结合我国计算机教育的实际情况,提出了编著一套适用于计算机本科专业的励精图治的教材计划。这套教材的选题、定位乃至作者的遴选都得到了国内很多著名教授和学者的认同,并且有很多选题争取到了由一些著名教授亲自参与编写。这套教材立意着重基础,反映导向,注重实践。

因此我们在基础课目方面,首先列选了数据库原理、操作系统、编译程序原理、智能基础等基础教程。这些基础课教材都由一些国内著名学者执笔,论述内容既注意打好扎实基础,又注意要反映最新导向,高屋建瓴,使读者迅速接近最新领域。

同时,为了反映导向,我们抓住网络课程作为计算机专业学生的应用基础,编写了一本实用性极强的《计算机网络教程》。这本教材的编著思想是以基础—理论—应用为主线,通信是基础,协议是核心,互联是重点,应用是目标。

其次,为了拓展学生的网络应用本领,我们还安排了电子商务、多媒体应用以及 Web 数据库技术三门应用课程。电子商务和多媒体应用是计算机应用中最为热门的课程,也是拓展性极广的计算机应用领域,应用前景极为广阔。

Web 数据库技术是一种随着互联网技术发展起来的应用技术。它涉及网络、HTTP 协议、Script 语言、动态网页开发平台、远程数据访问技术等各种网络应用技术。目前国内外还无适合教材,因此,编写 Web 数据库技术的教材,可以说是填补了应用领域的一个空白。

在研究美国公布的“计算 2001-CS 教程”中,我们仔细探讨了数据结构这一课程的变化。在“计算 1991 教程”中,数据结构内容明确放在算法与数据结构之中,而“2001-CS 教程”却无数据结构的课程名称,代之以程序设计基础(programming fundamentals)。文件中提到了基本数据结构和抽象数据类型以及面向对象的程序设计等内容。从这里可以看出,数据结构是以程序设计基础作为研究对象的。另外该教程把算法与复杂性作为一个单独课程列出,这一方面说明算法是一种问题求解的策略;另一方面也说明基本算法及复杂性的讨论对于程序设计是多么重要。

为此在这套丛书中我们安排了一个软件课程系列,即开设从语言、数据结构、算法到软件工程的课程。首先我们从面向对象的 C++ 语言入手,进一步讲解语言学概论。主要内容是分析语法结构,掌握语言构成规律,读懂语言文本。任何计算机语言均可触类旁通,这种从结构规律来学会应用的方法,就是以不变应万变,因为从根本上说,尽管计算机语言千变万化,但万变不离其宗。在搞通语言的基础上,我们组编了数据结构,或者说是研究程序设计基础。然后是学习基本算法,也就是为了程序设计需要,而进行问题求解,即进行常用算法讨论。为了使开发软件遵循工程管理方法,软件工程的学习将是计算机专业学生规范软件开发的必不可少的训练课程。

我们筹组这套丛书时,希望每本教材都有创意,能引起共鸣,能被关注,能被采纳,能被推广。但是我们也注意到,由于各个学校情况不同,各人观点不同,理解角度也有所不同,所以对教材的选用和编著,不易一致认同。不过我们希望这套教材能够反映当前学校动向,在促进学以致用等方面有所促进、有所推动,更希望兄弟院校的教师、学者能够积极使用,参与讨论,以使本套丛书能够不断修改,日臻完善。

最后,我要感谢科学出版社的领导对本套丛书的列选、报审、出版所给予的鼓励和支持。

左孝凌

2001 年 7 月 30 日

## 前 言

“计算机原理”是计算机科学与技术专业的重要专业基础课之一,又是一门实践性很强的课程。与之配套的“计算机原理课程设计”是计算机科学与技术专业的必修环节,主要目的是通过自己动手,进一步融会贯通理论教学的内容,掌握计算机各功能模块的工作原理、相互联系,完整地建立计算机的整机概念。

为了使理论教学与实践教学紧密结合,我们编写了《计算机组成与设计实验教程》,作为即将出版的《计算机组成与设计》(胡越明,科学出版社)一书的配套教材。本书在公开出版之前曾作为学校自编教材多次使用,并先后四次修订,在实际教学中取得了良好的教学效果。

本书是为采用 TEC-4(A)计算机组成原理实验系统开展计算机原理实验的师生而编写的教材。TEC-4(A)计算机组成原理实验系统由清华大学科教仪器厂和北京邮电大学合作开发,它是一个 8 位计算机模型实验系统,采用了数据总线和指令总线双总线结构,能够实现流水控制,其控制器有微程序控制器或硬布线控制器两种类型,每种类型又有流水和非流水两种方案。通过该实验系统,既能完成部件级的实验,又能完成系统实验,使实验者透彻地剖析计算机的基本组成与工作原理,了解计算机的内部运行机理,掌握计算机系统设计的基本技术,培养独立分析、解决问题特别是硬件设计与调试方面问题的能力。同时,通过与计算机相连,实验者在完成相关实验的同时,能够深入地学习 EDA 技术,提高数字系统设计的能力。

全书内容由两大部分组成。第一部分是本书的主体,它在介绍 TEC-4(A)计算机组成实验系统的基础上,介绍了若干实验项目的实验原理、实验方法、实验步骤、参考连线,并给出了部分实验的参考实现方案。第二部分主要以附录的形式提供了进行相关实验所需的 EDA 基础知识,包括 ABEL-HDL 和 VHDL 简要介绍、相关 EDA 工具软件的使用等。

本书中根据不同阶段的教学需要和具体的实施情况,将计算机组成原理的实践性教学环节分为以下两个部分:

### 1. 基本实验

教学目的侧重于学习知识。实验内容与理论教学内容相互配合,主要目的在于加深学生对计算机组成原理课程内容的理解和掌握。

根据 TEC-4(A)计算机组成原理实验系统的结构,书中设计了六个基本实验:

- (1) 运算器组成;
- (2) 双端口存储器原理;
- (3) 数据通路组成;
- (4) 微程序控制器;
- (5) CPU 组成与机器指令执行;

## (6) 中断原理。

以上实验设计采用模块化结构,由易到难,由简到繁。例如,第五个实验要求学生将运算器模块、存储器模块、控制器模块完整地组合起来,形成一个模型计算机,并在模型计算机上执行一段程序。

## 2. 综合设计

教学目的侧重于能力培养。在这个教学环节上,可以充分发挥学生的自主性和创造性,加大培养学生创新能力的力度。

在 TEC-4(A)计算机组成原理实验系统提供的硬件基础上,书中设计了三个综合设计实验:

- (1) 硬布线控制器的设计与调试;
- (2) 流水微程序控制器的设计与调试;
- (3) 流水硬布线控制器的设计与调试。

由于这三个综合设计均有一定的难度,需要一定的工作量,因此,只有在学生的时间能够相对集中的情况下才适合有选择地开设。特别是,这三个综合设计涉及的知识面比较广,比如,要求学生具备一定的 EDA 基础知识,因此,如果需要开设这些综合设计,需要提前做一些相关的准备。

全书由王炜统筹、策划,李清宝、赵秋霞参与了部分章节的编写,周国祥、万洪同学参与了部分实验项目的设计、调试与仿真、验证工作。在本书编写过程中得到了中国人民解放军信息工程大学信息工程学院训练部和计算机科学与技术系的大力支持,白燕、谢磊、曾光裕等老师给予了无私帮助。本书的编辑出版也得到了白中英、杨春武两位老师和清华大科教仪器厂的大力支持,白英彩、胡越明老师审定了书稿,并提出许多宝贵意见,在此一并表示感谢。

由于作者水平有限,错误和疏漏在所难免,敬请读者批评指正。

作 者  
2005 年 9 月

# 目 录

<b>1 TEC-4 计算机组成原理实验系统</b>	1
1.1 电源与时序发生器	2
1.2 数据通路	2
1.3 控制器	7
1.4 控制台	10
1.5 用户自选器件试验区	13
<b>2 基本实验</b>	14
2.1 运算器组成	14
2.1.1 实验目的	14
2.1.2 实验电路	14
2.1.3 实验设备	16
2.1.4 实验任务	16
2.1.5 参考连线	17
2.2 双端口存储器原理	17
2.2.1 实验目的	17
2.2.2 实验电路	17
2.2.3 实验设备	19
2.2.4 实验任务	19
2.2.5 参考连线	20
2.3 数据通路组成	20
2.3.1 实验目的	20
2.3.2 实验电路	20
2.3.3 实验设备	22
2.3.4 实验任务	22
2.3.5 参考连线	23
2.4 微程序控制器组成	23
2.4.1 实验目的	23
2.4.2 实验电路	23
2.4.3 机器指令与微程序	28
2.4.4 实验设备	31
2.4.5 实验任务	31
2.4.6 参考连线	31

2.5 CPU 组成与机器指令执行 .....	33
2.5.1 实验目的 .....	33
2.5.2 实验电路 .....	33
2.5.3 实验设备 .....	33
2.5.4 实验任务 .....	33
2.5.5 参考连线 .....	35
2.6 中断原理 .....	35
2.6.1 实验目的 .....	35
2.6.2 实验电路 .....	35
2.6.3 中断的检测、执行和返回过程 .....	36
2.6.4 实验设备 .....	37
2.6.5 实验任务 .....	37
2.6.6 参考连线 .....	38
<b>3 综合设计 .....</b>	<b>39</b>
3.1 硬布线控制器的设计与调试 .....	39
3.1.1 教学目的、任务与实验设备 .....	39
3.1.2 数据格式和指令系统 .....	40
3.1.3 总体设计 .....	40
3.1.4 硬布线控制器的设计特点 .....	40
3.1.5 组装与调试 .....	43
3.1.6 硬布线控制器参考设计方案 .....	44
3.2 流水微程序控制器的设计与调试 .....	80
3.2.1 教学目的、任务与实验设备 .....	80
3.2.2 指令系统 .....	80
3.2.3 设计要求 .....	80
3.2.4 总体设计 .....	81
3.2.5 流水微程序控制器 .....	82
3.2.6 流水微程序控制器参考设计方案 .....	83
3.3 流水硬布线控制器的设计与调试 .....	89
3.3.1 教学目的、任务与实验设备 .....	89
3.3.2 数据格式和指令系统 .....	89
3.3.3 设计要求 .....	90
3.3.4 总体设计、组装与调试 .....	90
3.3.5 流水硬布线控制器参考设计方案 .....	90
<b>附录 A EDA 技术基础 .....</b>	<b>98</b>
A.1 ABEL-HDL 简介 .....	99
A.1.1 ABEL-HDL 的基本元素与语法 .....	99
A.1.2 ABEL-HDL 程序的基本结构 .....	103

A.2 VHDL 简介 .....	111
A.2.1 VHDL 程序的基本结构 .....	111
A.2.2 VHDL 的客体及词法单元 .....	119
A.2.3 VHDL 的基本描述语句 .....	128
A.2.4 属性的描述与定义 .....	148
A.2.5 决断函数与信号延迟 .....	153
A.3 ispDesignEXPERT 简介 .....	155
A.3.1 原理图输入 .....	156
A.3.2 设计编译与仿真 .....	160
A.3.3 ABEL-HDL 和原理图混合输入 .....	167
A.3.4 VHDL 和 Verilog-HDL 设计方法 .....	172
A.3.5 在系统编程的操作方法 .....	176
A.3.6 ModelSim 的使用方法 .....	178
A.3.7 ispDesignEXPERT 上机实习题 .....	181
A.3.8 ispDesignEXPERT 文件后缀及其含义 .....	183
A.4 MAX + plus II 简介 .....	185
A.4.1 MAX + plus II 简介 .....	185
A.4.2 MAX + plus II 使用 .....	186
A.4.3 MAX + plus II 文件后缀及其含义 .....	195
A.5 isp 器件简介 .....	196
<b>附录 B 实验系统部分芯片逻辑功能及器件布局图 .....</b>	<b>198</b>
B.1 实验系统部分芯片逻辑功能 .....	198
B.2 实验系统器件布局图 .....	202
<b>主要参考文献 .....</b>	<b>203</b>

# 1

## TEC-4 计算机组成原理实验系统

本章将简要介绍 TEC-4 计算机组成原理实验系统的组成、主要特点及使用方法。

TEC-4 是由清华大学科教仪器厂和北京邮电大学合作开发出的计算机组成原理实验系统, 它是一个 8 位计算机模型实验系统。模型机采用了数据总线和指令总线双总线结构, 能够实现流水控制, 其控制器有微程序控制器或硬布线控制器两种类型, 每种类型又有流水和非流水两种方案。

TEC-4 计算机组成原理实验系统采用自锁紧累接接线方式, 当连线接到实验台以后, 将插头顺时针旋转 90°, 则线被锁紧在插孔里; 当需要拔下连接线时, 先将插头逆时针旋转 90°, 就可以方便地将插头拔下来。

TEC-4 计算机组成原理实验系统由下述六部分组成: 控制台、数据通路、控制器、用户自选器件试验区、时序电路、电源部分(参见图 1.1)。




图 1.1 TEC-4 计算机组成原理实验系统实物图

2003 年, 清华科教仪器厂推出改进后的 TEC-4A 计算机组成原理实验系统, 它的基本组成部件与 TEC-4 是一样的, 只是去掉了原来自选实验区的 20 引脚双列直插插座 S8, 取而代之的是一个内置式的逻辑笔, 从而减少开展实验所必需的附加设备的数量。

由于 TEC-4 与 TEC-4A 系统基本组成部件相似,因此,本书在介绍时均以 TEC-4 系统为例,只有个别情况下对其不同之处予以说明。本书的最后给出了 TEC-4 和 TEC-4A 计算机组原理实验系统的器件布局图。

下面分别对 TEC-4 计算机组原理实验系统各组成部分予以介绍。

## 1.1 电源与时序发生器

电源部分由一个模块电源、一个电源插座、一个电源开关和一个红色指示灯组成。电源模块通过四个螺栓安装在实验台下面。它输出 +5V 电压,最大负载电流 3A,内置自恢复保险功能,具有抗 +5V 对地短路能力。电源插座用于接交流 220V 市电,插座内装有保险丝。电源开关用于接通或者断开交流 220V 市电。当电源模块输出 +5V 时,点亮 +5V 红色指示灯。

时序发生器产生计算机模型所需的时序。时序电路由一个 1MHz 晶体振荡器、2 片 GAL22V10(U6 和 U7)组成,位于控制存储器的右边。根据模型机设计,执行一条微指令需要 4 个时钟周期 T1, T2, T3, T4, 执行一条指令通常需要取指、送操作数、运算、写结果 4 个机器周期,因此模型机的基本时序如图 1.2 所示。




图 1.2 基本时序图

图中, MF 是晶体振荡器产生的 1MHz 基本时钟, T1, T2, T3, T4 是数据通路和控制器中各寄存器的时钟脉冲,印制板上已将它们和有关的寄存器连接。T1, T2, T3, T4 既供微程序控制器时使用,也供硬布线控制器使用。W1, W2, W3, W4 只供硬布线控制器作指令机器周期信号使用。

## 1.2 数据通路

数据通路的设计是 TEC-4 计算机组原理实验系统最有特色的部分。它采用了数据总线和指令总线双总线形式,使得流水实验能够实现。它还使用了大规模可编程器件作为运算器和寄存器堆,使得设计简单明了,可修改性强。

数据通路位于实验系统的中部。图 1.3 是数据通路总体图,下面介绍图中各主要部件的作用。

图 1.3 是某 CPU 的数据通路总体图。该图展示了从外部总线到内部寄存器、存储器和控制逻辑的完整数据流。图中包含以下主要组件：




图 1.3 数据通路总体图

## 1. 运算器 ALU

运算器 ALU 由 1 片 ispLSI1024(U47)组成, 在选择端 S2, S1, S0 控制下, 对数据 A 和 B 进行加、减、与、直通、乘五种运算, 功能如表 1.1 所示。

表 1.1 运算器功能表

选 择			操作
S2	S1	S0	
0	0	0	A & B
0	0	1	A & A(直通)
0	1	0	A + B
0	1	1	A - B
1	0	0	A(低 4 位) × B(低 4 位)

进位 C 只在加法运算和减法运算时产生。加运算中, C 表示进位; 减运算中, C 代表借位。加、减运算产生的进位(借位)在 T4 的上升沿送入 C 寄存器保存。与、乘、直通操作不影响进位 C 的状态, 即进位 C 保持不变。

当 ALU\_BUS='1'时, 运算结果送往数据总线 DBUS。加、减运算产生的进位(借位) C 与控制台的 C 指示灯相连。

## 2. DR1 和 DR2

DR1 和 DR2 是运算操作数寄存器, DR1 和 ALU 的 B 数据口相连, DR2 和 ALU 的 A 数据口相连。

DR1 和 DR2 各由 2 片 74HC298(U23, U24, U21, U22)组成。U23 是 DR1 的低 4 位, U24 是 DR1 的高 4 位; U21 是 DR2 的低 4 位, U22 是 DR2 的高 4 位。

当 M1='0'且 LDDR1='1'时, 在 T3 的下降沿, DR1 接收来自寄存器堆 B 端口的数据; 当 M1='1'且 LDDR1='1'时, 在 T3 的下降沿, DR1 接收来自数据总线 D\_BUS 的数据。

当 M2='0'且 LDDR2='1'时, 在 T3 的下降沿, DR2 接收来自寄存器堆 A 端口的数据; 当 M2='1'且 LDDR2='1'时, 在 T3 的下降沿, DR2 接收来自数据总线 DBUS 的数据。

## 3. 多端口通用寄存器堆 RF

多端口通用寄存器堆 RF 由 1 片 ispLSI1016(U32)组成, 它的功能和 MC14580 类似。

寄存器堆中包含 4 个 8 位寄存器(R0, R1, R2, R3), 有 3 个控制端口。其中两个端口控制读操作, 一个端口控制写操作, 三个端口可同时操作。

RD1, RD0 选择从 A 端口读出的寄存器, RS1, RS0 选择从 B 端口读出的寄存器, WR1, WR0 选择被写入的寄存器。WRD 控制写操作。当 WRD='0'时, 禁止写操作; 当 WRD='1'时, 在 T2 的上升沿将来自 ER 寄存器的数据写入由 WR1, WR0 选中的寄存器。

A 端口的数据直接送往操作数寄存器 DR2, B 端口的数据直接送往操作数寄存器 DR1。除此之外, B 端口的数据还通过 1 片 74HC244(U15)送往数据总线 DBUS。当 RS\_BUS# = '0' 时, 允许 B 端口的数据送到数据总线 DBUS 上; 当 RS\_BUS# = '1' 时, 禁止 B 端口的数据送到数据总线 DBUS。

#### 4. 暂存寄存器 ER

暂存寄存器 ER(U14)由 1 片 74HC374 组成, 主要用于暂时保存运算器的运算结果。

当 LDER = '1' 时, 在 T4 的上升沿, 将数据总线 DBUS 上的数据打入暂存寄存器 ER。ER 的输出送往多端口通用寄存器堆 RF, 作为写入数据使用。

#### 5. 开关寄存器 SW\_BUS

开关寄存器 SW\_BUS(U38)由 1 片 74HC244 组成, 用于将控制台开关 SW7~SW0 的数据送往数据总线 DBUS。

当 SW\_BUS# = '1' 时, 禁止开关 SW7~SW0 的数据送往数据总线 DBUS; 当 SW\_BUS# = '0' 时, 允许开关 SW7~SW0 的数据送往数据总线 DBUS。

#### 6. 双端口存储器 RAM

双端口存储器由 1 片 IDT7132(U36)及少量附加控制电路组成。

IDT7132 是 2048 字节的双端口静态随机存储器, 模型机实际使用 256 字节。

IDT7132 两个端口可同时进行读、写操作。在模型机中, 左端口的数据连接数据总线 DBUS, 可进行读、写操作, 右端口数据和指令总线 INS 连接, 输出到指令寄存器 IR, 作为只读端口使用。

存储器 IDT7132 有 6 个控制引脚: CEL#, LRW, OEL#, CER#, RRW, OER#。CEL#, LRW, OEL# 控制左端口读、写操作; CER#, RRW, OER# 控制右端口读、写操作。

CEL# 为左端口选择引脚, 低有效, CEL# 为高时禁止左端口操作; LRW 为高时, 左端口进行读操作, LRW 为低时, 左端口进行写操作; OER# 为低时, 将左端口读出的数据放到数据总线 DBUS 上。

CER#, RRW, OER# 控制右端口读、写操作的方式与 CEL#, LRW, OER# 控制左端口读、写操作的方式类似, 不过右端口读出的数据放到指令总线上而不是数据总线上。

模型机设计中, OER# 已固定接地, RRW 固定接高电平, CER# 由 CER 反相产生。当 CER = '1' 时, 右端口读出数据, 并放到指令总线 INS 上; 当 CER = '0' 时, 禁止右端口操作。左端口的 OEL# 由 LRW 经反相产生, 不需单独控制。当 CEL# = '0' 且 LRW = '1' 时, 左端口进行读操作; 当 CER# = '0' 且 LRW = '0' 时, 在 T3 的上升沿开始进行写操作, 将数据总线 DBUS 上的数据写入存储器。

#### 7. 地址寄存器 AR1 和 AR2

地址寄存器 AR1(U37)和 AR2(U27, U28)提供双端口存储器的地址。

AR1 由 1 片 GAL22V10 组成, 具有加 1 功能, 提供双端口存储器左端口的地址。

AR1 从数据总线 DBUS 接收数据。AR1 的控制信号是 LDAR1 和 AR1\_INC。当 AR1\_INC = '1' 时, 在 T4 的上升沿, AR1 的值加 1; 当 LDAR1 = '1' 时, 在 T4 的上升沿, 将数据总线 DBUS 的数据打入地址寄存器 AR1。

AR2 由 2 片 74HC298 组成, 有两个数据输入端, 一个来自程序计数器 PC, 另一个来自数据总线 DBUS。

AR2 的控制信号是 LDAR2 和 M3。M3 选择数据来源, 当 M3 = '1' 时, 选中数据总线 DBUS; 当 M3 = '0' 时, 选中程序计数器 PC。LDAR2 控制何时接收地址, 当 LDAR2 = '1' 时, 在 T2 的下降沿将选中的数据源上的数据打入 AR2。

### 8. 程序地址形成部件 PC, ALU2 和 R4

程序计数器 PC、地址加法器 ALU2、地址缓存器 R4 联合完成三种操作: PC 加载、PC + 1、PC + D。

地址缓存器 R4 是一个由 2 片 74HC298(U25, U26) 构成的具有存储功能的两路选择器。当 M4 = '1' 时, 选中数据总线 DBUS; 当 M4 = '0', 从指令寄存器 IR 的低 4 位 IR0 ~ IR3 接收数据。当 LDR4 = '1' 时, 在 T2 的下降沿将选中的数据打入 R4。

地址加法器 ALU2 由 1 片 GAL22V10(U17) 构成, 当 PC\_ADD = '1' 时, 完成 PC 和 IR 低 4 位的相加, 即 PC 加 D。

程序计数器 PC 由 1 片 GAL22V10(U18) 组成, 当 PC\_INC = '1' 时, 完成 PC + 1; 当 PC\_ADD = '1' 时, 与 ALU2 一起完成 PC + D 的功能; 当 LDPC = '1' 时, 接收从 ALU2 和 R4 来的地址, 实际是接收来自数据总线 DBUS 的地址, 这些新的程序地址在 T4 的上升沿打入 PC 寄存器。

### 9. 指令寄存器 IR

指令寄存器 IR 由 1 片 74HC374(U20) 组成。它的数据端从双端口存储器接收数据(指令)。当 LDIR = '1' 时, 在 T4 的上升沿将来自双端口存储器的指令打入指令寄存器 IR 保存。

指令的操作码部分送往控制器译码, 并产生各种所需的控制信号。

大多数情况下, 指令的操作数部分应连到寄存器堆(用户自己连接), 选择参与运算的寄存器。在某些情况下, 指令的操作数部分也参与新的 PC 的计算。

本实验系统设计了 12 条基本的机器指令, 均为单字长(8 位)指令。指令功能及格式如表 1.2 所示。

表 1.2 中的 X 代表任意值; RS1, RS0 用以指示源操作数地址, 指向的是寄存器堆的 B 端口选择信号 RS1, RS0; RD1, RD0 用以指示目的操作数地址, 指向的是寄存器堆的 A 端口选择信号 RD1, RD0, 不过由于运算结果需写回, 因此它也同时指向 WR1, WR0, 用户需将它们对应连接。另一点需说明的是, 为了简化运算, 指令 JCD 中的 D 是一个 4 位的正数, 用 D3 D2 D1 D0 表示。

实验系统虽仅设计了 12 条基本的机器指令, 但代表了计算机中常用的指令类型。必要时用户可扩充到 16 条指令或者重新设计指令系统。

表 1.2 机器指令格式

名 称	助 记 符	功 能	指令格式							
			R7	R6	R5	R4	R3	R2	R1	R0
加法	ADD Rd, Rs	Rd + Rs → Rd	0	0	0	0	RS1	RS0	RD1	RD0
减法	SUB Rd, Rs	Rd - Rs → Rd	0	0	0	1	RS1	RS0	RD1	RD0
乘法	MUL Rd, Rs	Rd * Rs → Rd	0	0	1	0	RS1	RS0	RD1	RD0
逻辑与	AND Rd, Rs	Rd & Rs → Rd	0	0	1	1	RS1	RS0	RD1	RD0
存数	STA Rd, [Rs]	Rd → [Rs]	0	1	0	0	RS1	RS0	RD1	RD0
取数	LDA Rd, [Rs]	[Rs] → Rd	0	1	0	1	RS1	RS0	RD1	RD0
无条件转移	JMP Rs	Rs → PC	1	0	0	0	RS1	RS0	X	X
条件转移	JC D	若 C = '1' 则 PC + D → PC	1	0	0	1	D3	D2	D1	D0
停机	STP	暂停运行	0	1	1	0	X	X	X	X
中断返回	IRET	返回断点	1	0	1	0	X	X	X	X
开中断	INTS	允许中断	1	0	1	1	X	X	X	X
关中断	INTC	禁止中断	1	1	0	0	X	X	X	X

## 10. 中断地址寄存器 IAR

中断地址寄存器 IAR(U19)由 1 片 74HC374 组成, 用于保存中断发生时的断点地址。它直接使用 LDIAR 信号作为时钟脉冲。

当 IAR\_BUS# = '0' 时, 它将断点地址送到数据总线 DBUS 上, 以便用控制台上的数据指示灯观察断点地址。

以上介绍了数据通路的基本组成。数据通路所需的各控制信号, 除了 T1, T2, T3, T4 已在印制板上连接好以外, 其余的控制信号在数据通路的下方都有插孔引出, 实验时只要将它们和控制器产生的对应信号正确连接即可。实验中提供的电路图上, 凡引出、引入线端带有短粗黑色标记的信号都是需要用户自己连接的信号。

## 1.3 控 制 器

控制器位于本实验系统的中上部, 并产生数据通路操作所需的控制信号。出厂时, 控制器自带一个微程序控制器, 以使用户能够进行基本的计算机组成原理实验。在进行流水微程序控制器实验、硬布线控制器实验和流水硬布线控制器实验等课程设计时, 用户可设计自己的控制器, 部分或者全部代替出厂时提供的控制器。

图 1.4 是控制器的框图。下面分别介绍控制器各主要部件的功能。