

现代计算机教育系列教材（中文版）——国外著名大学教授鼎力之作

丛书主编 金兰

计算机组织：原理、分析与设计  
COMPUTER ORGANIZATION:  
PRINCIPLES, ANALYSIS, AND DESIGN

金兰 金波 著



清华大学出版社

现代计算机教育系列教材（中文版）——国外著名大学教授鼎力之作

丛书主编 金兰

# 计算机组织：原理、分析与设计

## COMPUTER ORGANIZATION: PRINCIPLES, ANALYSIS, AND DESIGN

金兰 金波 著

清华大学出版社  
北京

# 出版说明

为了使我国计算机的教育水平赶上国际步伐,缩小与世界计算机技术水平的差距,清华大学出版社隆重推出“现代计算机教育系列教材——国外著名大学教授鼎力之作”。

这套教材由我国著名计算机专家金兰教授主编。金兰教授 1949 年毕业于清华大学电机系,后留校任教,1952 年赴前苏联留学,获副博士学位。1956 年回国后,金兰教授主持清华大学计算机专业的创建工作,先后担任计算机教研室主任和副系主任。1984 年后,金兰教授在美国从事计算机专业教育工作,目前是美国 Fresno 加州大学计算机科学系终身教授。

本套教材的作者均是目前在国外计算机发展水平较高的国家担任大学教授的专家学者,他们在世界各知名大学担任主讲教授,并且,他们也将再自己任教的学校使用这些教材。我们希望这套教材的出版能使我国的计算机教育尽快与世界计算机教育接轨。英文教材的编写将尽量考虑中国国情,使之适合中国学生学习。在出版英文教材的同时,还将组织与之相应的中文翻译版教材的出版,使那些学习中文版教材的学生也能赶上国际计算机教学的水平。

我们尝试用这种聘请国外教授编著教材的方法出版教材,旨在希望这套教材能够加速我国计算机教育水平的发展,缩小与发达国家的差距。同时,也能提高我国计算机教材的出版水平,为我国计算机教材注入更新的活力。希望这套教材能够得到我国计算机教育领域的广大师生的关注,并提供宝贵的建议。

联系方式:E-mail: xiech@tup.tsinghua.edu.cn

联系人:谢琛

清华大学出版社

2005 年 10 月

## 作者介绍

**金兰(Lan Jin)博士** 在中国清华大学获得电机工程学士学位和在前苏联莫斯科动力学院获得电机工程副博士学位。自 1957 年开始他担任中国清华大学计算机科学与工程系副教授、教授。1984—1987 年他任美国麻省理工学院(MIT)和宾州州立大学(PSU)的教授。自 1989 年至今他担任美国 Fresno 加州州立大学计算机科学系教授。在这些大学中,他为大学本科生和研究生讲授多门计算机专业课程。他自 1978 年以来从事高等计算机结构和并行处理的教学科研工作,并在 1982—1986 年间出版“并行处理计算机结构”和“计算机组织与结构”两本著作,这两本书都曾经在大学中作为计算机科学和计算机工程专业教科书。

他目前的研究兴趣是并行和分布处理。

**金波(Bo Hatfield)博士** 在中国西南交通大学获得计算机科学学士学位和在美国宾州立大学(PSU)获得计算机工程硕士和博士学位。1993—1995 年她在美国 Christopher Newport 大学担任计算机科学助理教授。1995—1999 年她加入到美国 Meredith 学院的教授队伍,并有将近一年时间离职在 Motorola 公司担任高级设计工程师。她也曾在 Multilink(现在的 Spectel)公司工作,担任高级软件工程师。自 2001 年至今她在 Salem 州立学院担任副教授,现任计算机科学系主任。在前后 11 年的教学工作中,她曾经讲授多门计算机科学和计算机工程专业课程。

她目前的研究兴趣是数据挖掘、人工神经网络以及并行和分布计算机系统。

# 前 言

## 本书涵盖范围

本书写作目的是为计算机科学和计算机工程专业提供一本可用于“计算机组织”课程的基础教科书。本书内容自成体系，因而只需具备计算机高级语言程序设计的基础知识即可阅读。在选材广度上包括计算机信息和数字逻辑的基础知识，在深度上则为学生进一步学习和将来从事计算机专职工作打下坚实基础。

写作一本“计算机组织”教材的难点之一是关于“计算机组织”和“计算机结构”缺乏被共同接受的定义。通常在科研文献中对这两个名词的了解从概念上有如下区分：计算机结构是指由汇编语言程序设计人员所看到的计算机系统的特性，而计算机组织则是为实现计算机结构而组成的功能部件及其相互连接。我们比较赞同这一理解，从而认为“计算机组织”是一门低层次的偏重硬件的课程，而“计算机结构”则是一门高层次的偏重系统的课程。另一方面，我们理解计算机组织和计算机结构的课程体系又是相互紧密关联的，以至于我们很难把它们明确区分开来。我们宁愿把计算机组织中的“硬件”理解为一种“逻辑”个体而不是一种“物理”个体。

从系统的角度看，计算机系统可以被视为一种多层次结构的抽象体，而这种观点对于理解计算机结构和组织有很重要的影响。有些关于计算机组织的教科书按照计算机层次结构从上而下或从下而上地表达，这种方法特别适合于对只有极少背景知识而缺乏这种层次结构概念的学生讲授。然而，更多的计算机组织教科书是根据计算机的主要功能部件（中央处理器、存储器、输入输出、控制器等）来表述，同时在观念上仍保持计算机系统的全局性层次结构。后一种方法的优点是可以集中叙述计算机各个功能部件的原理和设计，从而避免导致课程涉及面过广的毛病。我们在本书中选择了第二种方法，首先在第1章介绍计算机系统的层次结构，这样使学生知道如何把各章的内容与计算机的全局结

构联系起来。

我们假定计算机层次模型从上而下分为 6 级——高级语言、操作系统、汇编语言、常规机器(寄存器传送)、微程序以及数字逻辑。如果我们试图区分结构和组织,便可能认为高级语言级和操作系统级较为适合“结构”的范畴。而常规机器级、微程序级和数字逻辑级则较为适合“组织”的范畴,同时汇编语言级则可能位于结构和组织两者之间。

基于这一理解,我们认为下列各课题是位于层次结构的低层,它们都属于本书的范围:

- 汇编语言级(本级的低层讨论由机器指令和数据组成的二进制信息以及对这些数据的各种操作):
  - 数据和信息的机器表示(第 2 章);
  - 复杂算术操作(第 6 章);
  - 指令系统结构(第 7 章)。
- 常规机器或寄存器传送级(汇编级机器组织和功能组织,其中计算机硬件被视为一些信息存储和处理单元,相互连接成数据路径,用于传送各种数据和控制信息):
  - 算术逻辑单元(第 5 章);
  - 中央处理器(第 8 章);
  - 控制器(第 9 章,硬联控制部分);
  - 存储器(第 10 章,主存储器);
  - 接口和通信(第 11 章,输入输出)。
- 微程序级(第 9 章,微程序控制部分)。
- 数字逻辑级(数字逻辑和数字系统,其中上列各功能部件被视为由基本构件组成的逻辑线路和有限状态机):
  - 组合逻辑(第 3 章);
  - 时序逻辑(第 4 章)。
- 高等计算机组织(第 12 章,流水线)。

关于本书涵盖范围的详细情况,请见每一章小结的内容。

## 本书的使用

本书是在作者们讲授计算机科学专业课程“计算机组织概论”经验的基础上写成的。一般而言,像我们这样的计算机科学专业,其课程体系中没有一门关于数字逻辑的专门课程,但可能会有一门被称为“计算机系统”的课程。这门课程可能包括某些数字逻辑的概

念,但主要讲授汇编语言程序设计,至少会讲授汇编语言的基本概念作为计算机系统层次的重要一级。因此本书不讲授一种特定的汇编语言并让学生实际练习程序设计,但是我们仍列入一章“指令系统结构”,集中讲授与计算机组织紧密相关的一些课题(例如指令形式、变址方式和指令系统设计)。因而本书不强调汇编语言,而强调数字逻辑,并且我们处理数字逻辑的教学材料是从实际的观点出发的,即强调它对计算机线路和部件设计基础的重要性。学生应从介绍数字逻辑的两章(第3章和第4章)学习这些线路和部件的分析和设计方法。如果条件(资源和课程进度计划)允许,他们还可以使用模拟软件来实现和测试这些线路和部件。这样的实际动手经验会给学生奠定扎实的基础,去学习以后各章在计算机功能部件一级进行计算机设计的有关内容。

本书的副标题强调计算机组织的分析与设计。但是,我们并不是企图教会学生设计能作为商品的实际计算机。我们的目的只是为了让学生根据本书所叙述的方法,通过分析和设计加深对计算机组织的了解。因此,本书并不强调商品处理机的典型研究,因为它们过于复杂,可能会妨碍学生学习基本层次设计方法。我们的意图仍然是教会学生设计现代计算机的概念和技术,但我们使用实际计算机的简化版本作为例子,从高层的指令系统级直到基础层的逻辑线路级和微程序级来说明计算机的数据路径和控制器的设计方法。这样“从动手中学”,学生不但能设计简单的处理机,并且能利用适当的模拟软件在个人计算机上去实现一个“真实的”工作模型。我们的教学经验表明这一学习方法对于计算机科学专业的学生是有效的。他们不需学习额外的硬件课程而学到现代化计算机的内部工作原理。

为了针对不同专业的不同课程体系使用本书,我们按照讲授一个学期计算机组织课程的安排做下列建议:

#### 对于未学过数字逻辑课的学生:

A. 讲授范围可包括除第12章以外的所有各章,但某些讲授专题的节次可以跳过去,例如:逻辑线路的动态特性(3.5节),有限状态机的设计(4.6节),双精度算术运算(6.2节和6.4节),中央处理器位片器件(8.5节),查错和纠错代码(11.6.2小节),以及除PCI以外的总线标准(11.7.2~11.7.5小节)。

B. 为了能在(15周的)一个学期课程中容纳本书的基本内容,每一章可以着重讲授下列基本选题:二进制补码和操作(2.3.2小节和2.4.2小节),组合逻辑线路在加法器以及中规模集成器件(MSI)上的设计与实现(3.1~3.4节、3.6节),带时钟脉冲的时序逻辑线路在计数器和MSI器件上的设计与实现(4.2~4.5节),算术逻辑单元的设计与实现(5.2节、5.3节、5.4.1小节、5.4.2小节和5.5.2小节),浮点运算(6.5节),指令形式与寻址方式(7.1节和7.2节),基于累加器和通用寄存器组的中央处理器(8.3.1小节和8.4节),根据基本指令周期设计操作表和微程序流程图(9.4.1~9.4.3小节以及9.5.3~

9.5.4小节),存储层次结构和主存储器(10.1节和10.2节),以及输入输出访问和接口(11.3~11.5节)。

对于学过数字逻辑的学生:

C. 可以讲授或要求学生自学第3章和第4章(3.3~3.5节和4.3~4.5节)的设计例题以求复习一些选题。这样便可能讲授上述A项中列为可选的或高等的课题,以及第12章的流水线。

D. 讲授上述B项中列为常规的课题便可以强调设计,以及在逻辑线路级上的实现。如果可能,还应配合实验环节。

## 致谢

我们谨向在本书写作过程中提供鼓励、支持和帮助的人们表示感谢。我们特别感谢Christopher W. Hatfield博士帮助校阅全书原稿,并进行文字加工以求表述更为清晰。我们衷心感谢清华大学出版社及其总编和责任编辑们的远见共识,得以倡导和支持本书的出版。

我们感谢美国Fresno加州州立大学计算机科学系主任Henderson Yeung博士对本书写作一贯的支持,还感谢我们学校的学生集体,他们在本书早期版本的多年课堂试教过程中为我们奠定了重要的试验和改进的基础。

由于我们教学工作比较繁忙,写作时间比较仓促,本书的初版无疑会有一些缺点和错误。我们欢迎读者提出宝贵意见和指正书中的错误。

作 者

2005年7月

# 目 录

## 第 1 章 绪论

1.1	计算机结构和组织的领域 .....	1
1.2	计算机组织的模型 .....	2
1.2.1	计算机设计过程的层次结构.....	2
1.2.2	计算机组织的 RTL 模型 .....	3
1.2.3	计算机系统的性能模型.....	6
1.3	计算机进化简史 .....	8
1.4	有代表性的计算机系列 .....	9
1.4.1	Pentium 系列 .....	9
1.4.2	SPARC 系列 .....	10
1.4.3	PowerPC 系列 .....	11
1.5	计算机进化的前景.....	12
1.5.1	十亿晶体管芯片的挑战 .....	12
1.5.2	下一代个人计算机的新角色 .....	13
1.5.3	嵌入式系统 .....	14
1.6	小结.....	16

## 第 2 章 计算机的信息表示

2.1	计算机中表示信息的数据类型.....	17
2.2	定点无符号数的表示.....	18

2.2.1	一般的位置数制	18
2.2.2	小数的表示	20
2.2.3	不同表示的数之间的转换	21
2.3	定点符号数的表示	24
2.3.1	符号数值表示	24
2.3.2	二进制补码表示	25
2.3.3	二进制补码的使用动机	27
2.3.4	二进制反码表示	29
2.4	二进制加减法	30
2.4.1	符号数值加减法	31
2.4.2	二进制补码加减法	32
2.4.3	二进制反码加减法	34
2.5	利用二进制位串的其他代码制	35
2.5.1	格雷码	35
2.5.2	十进制码	36
2.5.3	字符码	38
2.6	小结	39
	习题	39

### 第 3 章 组合线路的逻辑设计

3.1	组合逻辑函数及表达式	43
3.1.1	使用真值表定义组合逻辑函数	43
3.1.2	原始组合函数和基本逻辑操作	44
3.1.3	布尔代数和逻辑表达式	45
3.1.4	正则逻辑表达式	46
3.2	用于简化逻辑函数的卡诺图	49
3.3	组合逻辑函数的实现	51
3.3.1	AND, OR 和 NOT 门	51
3.3.2	NAND 和 NOR 门	52
3.3.3	XOR 和 XNOR 门	53
3.4	组合逻辑线路的设计	54
3.4.1	全加器的设计	55
3.4.2	用外部线路做减法的波浪进位加减法器	57

3.4.3 双精度加减法 .....	59
3.4.4 用于符号数值表数法的波浪进位加法器 .....	60
3.5 组合逻辑线路的动态特性 .....	62
3.5.1 组合逻辑线路的传递延迟 .....	62
3.5.2 组合逻辑线路的波形图 .....	63
3.5.3 组合逻辑线路中的冒险 .....	64
3.6 MSI 组合电路模块 .....	67
3.6.1 多路转接器 .....	68
3.6.2 译码器/多路分离器 .....	72
3.6.3 编码器 .....	73
3.7 可编程逻辑器件 .....	75
3.7.1 可编程逻辑阵列(PLA) .....	76
3.7.2 只读存储器(ROM) .....	76
3.7.3 可编程阵列逻辑(PAL) .....	78
3.7.4 复杂可编程逻辑器件(CPLD) .....	78
3.7.5 现场可编程门阵列(FPGA) .....	81
3.8 小结 .....	83
习题 .....	83

## 第 4 章 时序线路的逻辑设计

4.1 时序线路的普遍模型 .....	89
4.2 触发器 .....	90
4.2.1 简单 SR 暂存器的分析 .....	90
4.2.2 SR 触发器 .....	92
4.2.3 JK 触发器 .....	93
4.2.4 T 触发器 .....	95
4.2.5 D 触发器 .....	96
4.2.6 实际的触发器线路 .....	97
4.3 时序逻辑线路的分析 .....	101
4.3.1 从线路到状态转换图 .....	101
4.3.2 从状态转换图到有限状态机 .....	103
4.4 时序逻辑线路的综合 .....	104
4.5 MSI 时序线路模块 .....	107

4.5.1	寄存器	107
4.5.2	移位寄存器	108
4.5.3	计数器	108
4.6	有限状态机的设计	112
4.7	小结	115
	习题	116

## 第 5 章 算术逻辑单元

5.1	冯·诺依曼计算机模型	121
5.2	并行快速加法器	122
5.2.1	进位传递的性质	122
5.2.2	波浪进位并行加法器(再访)	123
5.2.3	四位先行进位加法器	125
5.2.4	分块式先行进位加法器线路	125
5.3	一个商售 ALU 芯片设计的分析	128
5.3.1	基于加法器的 ALU 的组织	128
5.3.2	针对逻辑操作进行输入线路的设计	129
5.3.3	ALU 用于算术操作的分析	132
5.4	算术逻辑单元的设计方法	134
5.4.1	设计一个利用外接门以实现逻辑操作的 ALU	134
5.4.2	设计基于标准 ALU 芯片的 ALU	136
5.4.3	重新设计 ALU 的输入线路	138
5.4.4	设计利用加法器的内部线路的 ALU	141
5.4.5	重新设计加法器的输出线路	143
5.4.6	ALU 的不同设计方法的比较	146
5.5	ALU 中配备移位器	147
5.5.1	设计一个在 ALU 中的嵌入式移位器	148
5.5.2	设计作为一个独立单元的移位器	152
5.5.3	鼓形移位器的设计	154
5.6	小结	157
	习题	157

**第 6 章 复杂算术操作**

6.1 单精度乘法 .....	166
6.1.1 二进制补码乘法的基本算法 .....	166
6.1.2 快速乘法 .....	169
6.2 双倍精度乘法 .....	175
6.2.1 对算法的特殊要求 .....	175
6.2.2 双精度正数乘法的算法 .....	176
6.2.3 双精度二进制补码乘法的算法 .....	178
6.3 单精度除法 .....	181
6.4 双精度除法 .....	185
6.4.1 对算法的特殊要求 .....	185
6.4.2 双精度小数除算法 .....	186
6.4.3 双精度整数除算法 .....	187
6.5 浮点操作 .....	190
6.5.1 浮点数的表示 .....	190
6.5.2 浮点数操作算法 .....	193
6.5.3 一个完整的浮点加减算法 .....	194
6.5.4 用时序逻辑实现浮点加减法 .....	195
6.6 小结 .....	196
习题 .....	197

**第 7 章 指令系统结构**

7.1 指令格式 .....	201
7.2 寻址方式 .....	205
7.2.1 在指令码中指定操作数 .....	205
7.2.2 在寄存器中指定操作数 .....	206
7.2.3 指定存储器中的操作数 .....	206
7.2.4 在汇编语言程序内部指定一个位置 .....	210
7.2.5 寻址方式的实例研究 .....	212
7.3 指令系统设计 .....	214
7.3.1 数移动指令 .....	214

7.3.2 算术逻辑指令.....	216
7.3.3 控制指令.....	217
7.4 精简指令系统计算机(RISC) .....	220
7.5 小结 .....	224
习题.....	224

## 第 8 章 中央处理器

8.1 中央处理器的功能和功能部件 .....	229
8.2 CPU 的基本组织 .....	230
8.2.1 基于通用寄存器的 CPU 组织 .....	230
8.2.2 基于累加器的 CPU 组织 .....	231
8.2.3 基于处理器堆栈的 CPU 组织 .....	232
8.3 基于累加器的 CPU 的构造 .....	233
8.3.1 建立在单总线上基于累加器的 CPU 的设计 .....	234
8.3.2 双总线和三总线基于累加器的 CPU 的设计 .....	238
8.3.3 设计一个在 ALU 上构造的基于累加器的 CPU .....	240
8.4 基于通用寄存器的 CPU 的构造 .....	242
8.4.1 通用寄存器组的构造 .....	243
8.4.2 基于通用寄存器的 CPU 的设计 .....	244
8.5 CPU 位片器件—实例研究 .....	246
8.6 小结 .....	249
习题.....	249

## 第 9 章 控制器

9.1 控制器的功能和一般组织 .....	254
9.2 控制线路设计初步 .....	255
9.2.1 控制电位信号与控制脉冲信号 .....	255
9.2.2 一个基于计数器的信号发生器的设计 .....	256
9.2.3 同步控制与异步控制 .....	257
9.2.4 信号发生器的异步线路 .....	258
9.3 算术操作串行控制的设计 .....	264
9.3.1 按位串行加法器的设计 .....	264

9.3.2 串行二进制补码乘法器的设计.....	268
9.4 一个简单计算机的硬联控制的设计 .....	272
9.4.1 一个简单 RISC 处理机的规格 .....	272
9.4.2 基本指令周期.....	275
9.4.3 为指令系统设计操作图.....	276
9.4.4 控制信号的设计与实现.....	281
9.4.5 数据路径和定时信号的设计和实现.....	284
9.5 一个简单计算机微程序控制的设计 .....	289
9.5.1 微程序控制的一般性探讨 .....	289
9.5.2 微程序控制的数据路径设计.....	291
9.5.3 微程序控制的微指令格式的设计.....	295
9.5.4 微程序控制的流程图设计.....	297
9.5.5 获得微程序代码表.....	301
9.6 小结 .....	303
习题.....	304

## 第 10 章 主级存储器

10.1 存储器层次结构.....	312
10.1.1 存储器系统的层次组织.....	312
10.1.2 存储器层次结构的功能和性能.....	312
10.2 主存储器的组织.....	314
10.2.1 RAM 芯片的功能和特性 .....	315
10.2.2 RAM 芯片的内部组织 .....	315
10.2.3 访问 RAM 的基本操作 .....	317
10.2.4 RAM 芯片互联以扩大容量 .....	318
10.3 性能优化的 RAM 技术 .....	320
10.3.1 异步 DRAM .....	321
10.3.2 FPM 和 EDO .....	322
10.3.3 同步 DRAM(SDRAM) .....	323
10.3.4 Rambus DRAM(RDRAM) .....	324
10.3.5 闪烁存储器与 EEPROM 的对比 .....	325
10.3.6 分割总线 .....	326
10.4 高速缓存.....	326

10.4.1	存储器访问局部性	327
10.4.2	映射函数	328
10.4.3	写操作策略	334
10.4.4	替换算法	334
10.4.5	高速缓存的组织和性能	335
10.5	主级存储器总体组织	337
10.5.1	串行存储器窄总线组织	337
10.5.2	并行存储器宽总线组织	338
10.5.3	并行存储器窄总线组织	339
10.5.4	交叉存储器窄总线组织	340
10.6	小结	343
	习题	343

## 第 11 章 输入输出

11.1	I/O 子系统的功能和特点	347
11.2	次级存储器	349
11.2.1	磁盘	350
11.2.2	廉价冗余磁盘阵列(RAID)	352
11.2.3	光盘	355
11.2.4	磁带	358
11.3	输入输出访问	359
11.3.1	I/O 寄存器的寻址	359
11.3.2	程控 I/O	360
11.3.3	中断驱动 I/O	362
11.3.4	直接存储器访问	364
11.4	异常事件和异常事件处理	366
11.4.1	中断请求和中断回答	366
11.4.2	中断辨认	367
11.4.3	中断服务和中断返回	371
11.5	I/O 接口	372
11.5.1	I/O 总线规程	372
11.5.2	并行 I/O 端口	375
11.6	串行 I/O 数据通信	376

11.6.1	串行传输的时间同步	376
11.6.2	错误检测和纠正码	378
11.6.3	串行接口和 I/O 端口	389
11.7	总线标准	394
11.7.1	PCI 总线	394
11.7.2	SCSI 并行接口	397
11.7.3	USB 串行总线	401
11.7.4	FireWire 串行总线	407
11.7.5	开关纤维结构和 InfiniBand	409
11.8	小结	411
	习题	412

## 第 12 章 流水线

12.1	流水线的基本概念	416
12.1.1	时间并行性比较空间并行性	417
12.1.2	流水线中的时间并行性	417
12.1.3	流水线的性能	421
12.2	流水线的一般组织	422
12.2.1	同步流水线	422
12.2.2	异步流水线	424
12.3	通过函数分解设计流水线	425
12.3.1	指令流水线的特性	426
12.3.2	数据流样式向流水线的映射	427
12.3.3	流水线基本数据路径的设计	429
12.4	从冒险分析设计流水线数据路径	431
12.4.1	构造冒险	431
12.4.2	数据冒险的一般讨论	432
12.4.3	数据冒险分析	433
12.4.4	控制冒险	440
12.4.5	流水线完整的数据路径	445
12.5	超标量处理器	447
12.5.1	超标量处理器的特性	447
12.5.2	超标量处理器的概念性结构	448