

SOI CMOS 技术及其应用

黄如 张国艳
编著
李映雪 张 兴



科学出版社
www.sciencep.com

SOI CMOS 技术 及其应用

黄如 张国艳 编著
李映雪 张兴

科学出版社
北京

内 容 简 介

本书从材料、器件、工艺和电路角度系统地介绍 SOI CMOS 技术。全书共分 8 章,从 SOI 材料的主要制备技术以及表征技术开始,详细分析和阐述 SOI MOS 器件的主要基本特性和物理效应,包括浮体效应、短沟效应、窄沟效应、边缘效应、热载流子效应、自加热效应以及器件的瞬态特性、噪声特性和抗辐射特性等;然后从定量分析的角度介绍器件的理论模型;介绍 SOI CMOS 工艺制备技术以及一些很有潜力的新型 SOI 器件;最后重点介绍 SOI CMOS 电路应用,包括 SOI 微处理器电路、数模混合信号电路、射频集成电路、存储器电路以及高温高压 SOI 电路等。本书取材新颖,涵盖了 SOI CMOS 技术的基本知识和最新进展。

本书可作为微电子专业的研究生和高年级本科生以及专业技术人员的重要参考书,也可以作为信息领域其他专业的学生和相关科研人员、工程技术人员的重要参考资料。

图书在版编目(CIP)数据

SOI CMOS 技术及其应用/黄如等编著. —北京:科学出版社,2005

ISBN 7-03-015968-3

I. S… II. ①黄… III. 绝缘衬底上硅,MOS 集成电路 IV. TN432

中国版本图书馆 CIP 数据核字(2005)第 083017 号

责任编辑:崔炳哲 / 责任制作:魏 谦

责任印制:刘士平 / 封面设计:李 力

北京东方科龙图文有限公司 制作

<http://www.okbook.com.cn>

科学出版社出版

北京东黄城根北街16号

邮政编码:100717

<http://www.sciencep.com>

源海印刷有限责任公司印刷

科学出版社发行 各地新华书店经销

*

2005 年 10 月第 一 版 开本: B5(720×1000)

2005 年 10 月第一次印刷 印张: 24 3/4

印数: 1—3 000 字数: 483 000

定价: 48.00 元

(如有印装质量问题,我社负责调换(新欣))

序 言

我以喜悦的心情迎接《SOI CMOS 技术及其应用》一书的出版。追溯起来,早在 10 年前就策划写这本书,并邀请李映雪和林成鲁参与写材料方面的章节,但很可惜,由于忙于杂务,终未能如愿。如今这个心愿由我的学生完成了。岂能不有感而发。

本书四位作者中,三位是我的学生(其中二位是博士生,一位是博士后研究人员),一位则是与我有着多年合作共事历史的同事。而这三位学生现在已经担当了北京大学微电子学学科建设与发展的重任。我国古代的伟大文学家韩愈在他的“师说”一文中曾说过:“……孔子曰:‘三人行,则必有我师’。是故弟子不必不如师,师不必贤于弟子。闻道有先后,术业有专攻,如是而已。”教师的神圣职责就是要培养出优秀的学生,特别是能培养出超过自己的学生。这样才能“江山代代有人才出”。我们的社会、我们的学科才能可持续的发展。做一名教师,其最大的欣慰也莫过于看到自己的学生不断成长,不断地推出优秀的教学与科学研究成果。

SOI CMOS 的研究工作在北京大学已有 20 多年的历史了,SOI CMOS 研究室 20 多年来不断地在推出新的成果,同时培养出一批批青年学子。我国半导体学界的前辈,我的老师谢希德院士在他生前曾在一个国际学术会议的特邀报告中称我们这个研究集体是中国 SOI CMOS 研究的“pioneer”。但是我应该清楚地说明,SOI CMOS 研究室的很多创新工作是由历届研究生,特别是博士研究生们完成的,其中现在的四位作者就是这些创新工作的实践者和探索者。使我觉得难能可贵的是,本书作者不仅仅对 SOI CMOS 的物理机理作了深入而清晰的阐述,而且把多年的科学研究成果都概括进去了。例如第 4 章、第 5 章和第 7 章,这里面有不少闪光的思想。不妨做一个预测,由几届博士生提出和探索的 SD SOI 与 SD SON 结构,有可能将在 $<35\text{nm}$ 以后的节点上得到重视和广用。当然预测终究是预测,有可能不准确,甚至完全预测错了,但是有一条无疑是永远值得肯定的,那就是这些年轻学者所表现出来的创新精神。

最近温家宝总理在国家科学技术奖励大会上说:“当今世界,科学技术是综合国力竞争的决定因素,自主创新是支撑一个国家崛起的筋骨”。这几位年轻作者写的不仅仅是一本有关“SOI CMOS 技术及其应用”的书,而且是多年来创新实践的总结,是 20 多年北京大学微电子学科在 SOI CMOS 方向上科学实践的凝练。


当前,我国微电子产业及其科学技术正处于高速发展时期,虽然还只是开始,但我却坚信着光明的未来。我们要再用 10 年左右的时间才能把我国建设成为微电子产业和科学技术的大国,在此基础上,再用 5~10 年左右的时间,把我国建设成为微电子产业和科学技术强国,尽管对于这个信念和时间表还存着不同的意见和认识,这是一件十分正常的事情。也有一些国外的分析家认为,目前中国高速发展的微电子产业或许只是一个“泡沫”。理由何在呢?他们认为主要的制约因素是在人才上。我是一个“乐

|| 序 言

观主义”者,平心而论,在我们发展集成电路最艰难的时刻,我也从未动摇过。我国 ICCAD 三级系统总设计师美籍华人连永军博士曾多次称我“永远乐观的王教授”,我不认为我们现在的高速发展是“泡沫”。有着一批像本书作者这样的年轻而具有创新精神的学术带头人,我们的发展怎可能会是“泡沫”呢!有着这样一批同志踏实、勤奋地耕耘在大学教学与科学研究岗位上,我们的人才必能源源不断地培养出来,诚如“大江东流浪淘尽千古风流人物”。人才与经济的严重短缺,只是发展过程中的一个历史现象,给我们 10 年时间,这个状况就会大大改观。也正因为这个短缺,才使我们大有用武之地。其实,只要人类社会存在,教育就是一个永恒的主题;只要人的生命存在,学习就是不竭的任务。就这个意义上讲,面对社会发展需求,真正的人才和经验是永远不足的,即使是在最发达的西方国家也是如此。所谓的“泡沫”说,只能更加激发我们的斗志,2020 年全国建成小康社会和 21 世纪中叶中华民族的伟大复兴的任务必将在年轻的一代中实现。

我的感言或许早已超过了写一个序言的传统概念范畴了,但这却是我此时此刻的真心感受,我笃信着它。我虽已年逾古稀,但我仍在热情的实践它,更重要的是,要把这一信念传给我的学生们,我寄厚望于他们。“人生几春秋,文章千古传”,或许后来者可以验证这些信念。

最后我热烈祝贺《SOI CMOS 技术及其应用》一书的出版,希望它能成为微电子领域大学高年级学生、研究生和科技人员的重要参考书,我相信大家读了这本书之后,不仅能学习到 SOI CMOS 这一新型器件的原理和知识,如果细细琢磨,还能从中悟出从 SOI CMOS 发展出来的一系列超深亚微米器件的内在原因,可以从中体会到从事科学研究的一些方法论。最后我以“真理求之于渊源,天才得之于勤奋”赠给读者们。



2005 年 5 月 1 日于北京大学

前　言

从第一个晶体管的发明到超大规模集成电路出现,硅基半导体工艺取得了一系列重大突破,以硅材料为主体,以集成密度高、静态功耗低、速度较快的 CMOS 技术为主流的微电子技术成为性能价格比最优异、应用最广泛的集成电路技术。目前,特征尺寸为 $0.09\mu\text{m}$ 的集成电路已经开始批量生产,而根据 ITRS(International Technology Roadmap of Semiconductor)Roadmap 的最新预测,到 2016 年,22nm 特征尺寸的工艺技术将进入生产阶段。

然而,在传统体硅技术中,随着特征尺寸的缩小,器件内部以及器件与器件之间通过衬底的相互作用愈来愈严重,出现了一系列材料、器件物理、器件结构和工艺技术等方面的新问题。绝缘衬底上的硅(SOI: Silicon-On-Insulator)技术以其独特的材料结构有效地克服了体硅材料的不足,从而可以充分发挥硅集成技术的潜力,成为目前最有发展前景的新型集成电路技术之一。

SOI 技术从 20 世纪 60 年代开始受到关注,80 年代以后有了较大的进展,90 年代后期进入部分商用领域。相比于体硅技术而言,SOI 技术具有集成密度更高、寄生电容小、抗闩锁能力强、抗辐射能力强等特点。其优越的抗辐射性能使 SOI 技术首先在卫星、航天等空间应用领域获得重视,美国 Harris 公司很早就有 SOI 产品用于抗辐照环境中。速度和功耗方面较大的改善则使基于 SOI 衬底的 CMOS 电路在更为广泛的应用领域备受青睐。薄膜全耗尽 SOI 器件表现出的更高电流驱动能力、陡直的亚阈值斜率以及良好的等比例缩小能力,不仅使 SOI 技术在高速、低压、低功耗电路中的优势更为明显,而且对于特征尺寸缩小到纳米量级后的集成电路有更大的应用潜力,ITRS Roadmap 预测的未来五种非传统 MOS 器件中有四种是 SOI 器件。此外,SOI 技术给高密度低功耗存储电路以及新型存储单元的设计带来了新的机遇,其特有的全介质隔离结构对于射频/模拟电路以及集成系统芯片也有很大的吸引力。IBM 公司等著名半导体公司竞相开发先进的 SOI 工艺,并应用到一些电路产品中。未来的集成电路是否会完全采用 SOI 技术还未有定论,但是在本世纪 SOI 成为集成电路主流技术之一已是公认的趋势,SOI 技术在集成电路及其他相关应用领域的重要地位日臻突出已是不争的事实。

北京大学微电子研究院在王阳元院士的领导下从事 SOI 技术方面的研究工作已有 20 余年,从 SOI 材料到 SOI 器件、工艺与电路都作了不少工作,取得了一系列研究成果。在 SOI 技术快速发展、渗透领域逐渐扩大的今天,一本全面介绍 SOI 技术方面的专业书籍显得比任何时候都更为重要和必要。为此,我们决定编写这本书,希望能够较全面地将我们了解的 SOI 技术的相关内容介绍给同行,促进国内相关研究工作的发展,同时也可以作为微电子专业研究生和高年级本科生的参考资料。事实上,本

书的撰写很多是与在北京大学已开设了三年的微电子专业研究生课程《半导体新器件技术》结合在一起的,SOI 技术作为该课程中的主要内容讲授给学生,收到了很好的效果。此外,由于 SOI 技术的应用领域广泛,其他相关专业的研究人员和研究生也可以通过本书了解到相关的知识。

本书主要从 SOI 材料、器件、工艺到电路应用等方面进行介绍。在本书中我们希望一方面将有关 SOI 技术的基本知识介绍给读者;另一方面,结合大量文献资料调研和我们的研究成果,介绍目前 SOI 技术的最新进展。由于目前应用最为广泛的还是 SOI CMOS 技术,所以我们重点介绍这方面的内容,并尽力介绍得较为全面透彻。但是,即使仅是 SOI CMOS 技术,覆盖面也很广,而且发展很快,无法全面反映其整体情况,书中内容难免局限,而且限于我们的水平,疏漏和错误之处也在所难免,欢迎读者批评指正。

本书的第 1 章由张兴教授和张国艳博士撰写,第 2 章和第 3 章由李映雪教授和林成鲁研究员撰写,第 4 章、第 5 章和第 7 章由黄如教授撰写,第 6 章由韩郑生研究员和张国艳博士撰写,第 8 章由张国艳博士撰写,第 2 章,第 3 章由张国艳博士初校,最后由黄如教授对全书进行了统稿和审核。

王阳元院士在百忙之中亲自为本书写了序言,并为本书提出了许多建设性的意见。本书的作者大多是王老师的学生,我们取得的任何进步都是与王老师的亲切教诲分不开的,在此向王老师致以最诚挚的谢意。

甘学温教授、刘晓彦教授、廖怀林博士、张盛东博士、汪红梅博士、何进博士、张苗博士等,曾就本书与作者进行了多次有益的讨论,所有这些都使我们受益匪浅,在此向他们表示衷心的感谢。杨胜齐、张慧邃、王荣、李琛、刘军华、杨利、郭奥、杨淮洲、王凝华、王文平等同学为本书的出版做了大量的工作,在此也对他们表示感谢。

编著者

2005 年 3 月

目 录

第 1 章 绪 论	1
1.1 硅集成电路技术发展概况及存在的问题	1
1.2 SOI 技术的特点与优势	3
1.3 SOI 技术存在的问题	5
1.4 SOI 技术发展的现状与展望	6
1.5 本书的章节安排	8
参考文献	9
第 2 章 SOI 材料制备技术	11
2.1 SOI 材料的特点及技术分类	11
2.2 注入隔离技术	14
2.2.1 SIMOX 技术	15
2.2.2 注氮隔离技术和注氧、氮隔离技术	18
2.2.3 SIMOX SOI 材料的模型与模拟	18
2.2.4 改进 SIMOX 材料质量的途径	26
2.2.5 注氧离子注入机	31
2.2.6 等离子体浸没离子注入技术(PIII)	31
2.3 硅片键合 SOI 技术(BSOI)	35
2.3.1 硅-硅键合机理	36
2.3.2 硅-硅直接键合的相关问题	37
2.3.3 硅-硅直接键合工艺的表征技术	40
2.3.4 硅-硅直接键合的减薄技术	42
2.4 智能剥离技术	43
2.4.1 智能剥离技术中的离子注入	44
2.4.2 智能剥离技术键合前的表面处理	47
2.4.3 智能剥离技术中的退火	53
参考文献	54
第 3 章 SOI 材料特性的表征	60
3.1 晶体基本性质的表征	61

VI 目录

3.1.1 晶向的确定	61
3.1.2 缺陷	62
3.1.3 晶化程度	66
3.2 硅膜厚度的测量	70
3.2.1 椭圆偏振光谱法	70
3.2.2 电学方法测量硅膜厚度	74
3.2.3 光谱反射法——薄硅膜厚度的测量	74
3.2.4 反射光谱极值法	78
3.2.5 傅里叶变换法——厚硅膜的测量	80
3.3 载流子寿命和表面复合	82
3.3.1 器件中的少数载流子寿命测量	82
3.3.2 表面光电压法测量硅少子寿命	93
3.4 硅-二氧化硅界面态的测量	95
3.4.1 电容-电压法	95
3.4.2 电荷泵法	96
3.4.3 直流电流-电压法	101
3.5 硅层中的杂质	102
3.5.1 硅中的碳杂质	102
3.5.2 硅中的氧杂质	103
参考文献	103
第4章 SOI MOS器件的基本特性	108
4.1 厚膜和薄膜SOI器件及其主要工作模式	108
4.1.1 厚膜和薄膜SOI器件	108
4.1.2 SOI MOS器件的主要工作模式	110
4.2 背栅效应	111
4.3 短沟道效应和窄沟道效应	112
4.3.1 短沟道效应	112
4.3.2 窄沟道效应	115
4.4 浮体效应和器件的瞬态特性	120
4.4.1 Kink效应	121
4.4.2 寄生双极晶体管效应	122
4.4.3 瞬态浮体效应和器件的瞬态特性	126
4.4.4 线性区Kink效应	132
4.5 边缘效应	133
4.6 自加热效应	137

4.7 热载流子退化效应	140
4.7.1 常规 SOI 器件的热载流子退化特性	140
4.7.2 超薄栅 SOI 器件的热载流子退化特性	148
4.8 噪声特性	150
4.9 抗辐射特性	153
4.9.1 总剂量辐射效应	153
4.9.2 单粒子事件	155
4.9.3 瞬时辐射效应	158
参考文献	159
第 5 章 SOI MOS 器件的理论模型	166
5.1 阈值电压模型	166
5.1.1 长沟道 SOI 器件的阈值电压模型	166
5.1.2 短沟道全耗尽 SOI 器件的阈值电压模型	168
5.2 亚阈值模型	176
5.2.1 亚阈值斜率	176
5.2.2 亚阈值电流模型	183
5.3 强反型电流模型	185
5.3.1 分区模型	185
5.3.2 连续模型	189
5.4 二级物理效应模型	193
5.4.1 短沟道效应和 DIBL 效应	193
5.4.2 漏致电导增强效应	194
5.4.3 迁移率退化效应	195
5.4.4 串联电阻效应	195
5.4.5 线性区电流与饱和区电流	196
5.4.6 沟道长度调制效应	198
5.4.7 速度过冲效应	199
5.5 浮体效应和自加热效应模型	200
5.5.1 考虑浮体效应的模型	200
5.5.2 考虑自加热效应的模型	210
参考文献	212
第 6 章 SOI 器件与电路制备工艺	216
6.1 SOI 器件与电路在工艺和设计中的特点	216
6.2 SOI 工艺中的一些关键问题	218

VIII 目 录

6.2.1 隔离工艺	218
6.2.2 自对准硅化物工艺	221
6.3 抑制浮体效应的途径	225
6.3.1 体引出工艺抑制浮体效应	225
6.3.2 抑制浮体效应的工艺途径	231
6.4 SOI CMOS 器件和电路制备的工艺流程	234
参考文献	238
 第 7 章 新型 SOI MOS 器件	 241
7.1 动态阈值 MOS 器件(栅控混合管)	241
7.1.1 工作机理及工艺	241
7.1.2 特性分析	244
7.1.3 存在的问题	250
7.2 超薄体 SOI MOS 器件	252
7.2.1 凹陷沟道和提升源漏超薄体 SOI 器件	252
7.2.2 超薄体器件的载流子迁移率和阈值电压	256
7.3 SOI 应变沟道 MOS 器件	257
7.3.1 应变沟道 MOS 器件的迁移率	257
7.3.2 SOI 应变沟道 MOS 器件	258
7.4 SON MOS 器件	264
7.4.1 SOV MOS 器件	264
7.4.2 SON MOS 器件	266
7.5 双栅 SOI MOS 器件	269
7.5.1 双栅 SOI MOS 器件的基本特性	270
7.5.2 双栅 SOI MOS 器件的按比例缩小理论	271
7.5.3 对称双栅和非对称双栅器件	273
7.5.4 双栅 SOI MOS 器件结构及制备工艺	275
7.5.5 多栅 SOI MOS 器件	283
参考文献	287
 第 8 章 SOI 技术的若干典型应用	 295
8.1 在微处理器方面的应用	295
8.2 在数模混合集成电路中的应用	297
8.3 在射频集成电路中的典型应用	304
8.3.1 SOI 技术应用于射频集成电路的可能性	304
8.3.2 基于 SOI 衬底的射频有源器件	306

8.3.3 基于 SOI 衬底的射频无源器件	310
8.3.4 基于 SOI 衬底的射频电路	315
8.4 在存储器中的应用	336
8.4.1 SOI DRAM	337
8.4.2 SOI SRAM	347
8.4.3 SOI 闪存器	358
8.4.4 SOI TRAM	363
8.5 在高温环境下的应用	364
8.5.1 SOI 器件高温特性	364
8.5.2 SOI 高温电路应用	366
8.6 在高压领域的应用	370
8.6.1 SOI 技术在功率器件中的优势及问题	370
8.6.2 SOI 高压器件	372
8.6.3 SOI 功率集成电路	376
参考文献	377

第1章 绪论

1947年12月23日,巴丁(J. Bardeen)、布拉顿(W. Brattain)和肖克莱(W. Shockley)成功地观察到了世界上第一个点接触式晶体管的放大特性,从而拉开了微电子科学技术与产业的序幕。早在1926年,Lilienfield就提出了场效应晶体管的概念,不过,这一概念在相当长一段时间内没有得到实际应用,直到1960年,Kahny和Attala才把这一概念成功地应用到Si-SiO₂系统,导致了MOSFET的发明。从此,MOS晶体管进入集成电路制造业,并逐步成为微电子科学技术和产业中最重要的电子器件。目前,MOS集成电路已经占到整个集成电路产值的90%以上。

1.1 硅集成电路技术发展概况及存在的问题

随着20世纪70年代初英特尔(Intel)公司1Kb DRAM和采用10~8μm沟长的PMOS技术制造的750kHz微处理器4004的研制成功,微电子技术进入到MOS大规模集成电路(LSI)时代。在过去的30多年中,大规模MOS集成电路在性能和功能上均获得了突飞猛进的发展。到目前为止,采用90nm CMOS工艺制造的8Gb DRAM^[1]和3.73GHz微处理器^[2]已经分别由韩国三星公司和美国英特尔公司研制成功。

超大规模集成电路技术取得快速发展的动力主要源于不断缩小的器件尺寸和不断增大的芯片面积(见图1.1)。器件尺寸的不断缩小,导致了电路性能的不断改善以




图1.1 根据摩尔定律所给出的CPU和存储器发展情况

2 第1章 绪论

及电路密度的不断增加;芯片面积的不断扩大,则促使电路功能不断增多,成本不断降低。正是由于这两个方面的作用,集成电路芯片基本上遵循摩尔定律的发展规律,即集成度大体每隔3年增长4倍,性能随之提高约40%,集成电路的特征尺寸缩小约 $\sqrt{2}$ 倍。图1.1给出了根据摩尔定律预测的CPU和存储器发展情况的示意图。

正是需求牵引和技术推动的双重作用,使超大规模集成电路基本按摩尔定律的指数规律快速发展。美国半导体工业协会正是基于这一规律为将来集成电路的发展制定了技术蓝图——ITRS (International Technology Roadmap for Semiconductor)^[3]。按此蓝图,到2018年,MOS器件的栅长将缩小到10nm,电学沟道长度仅为7nm,单个芯片上的晶体管数量将达到 10^{11} 以上。图1.2为ITRS给出的集成电路发展的示意图。




图1.2 ITRS预测集成电路中器件栅长发展示意图

近年来,随着超大规模集成电路特征尺寸逐步缩小到亚100nm范围,在材料技术、器件理论、器件结构以及制作工艺等方面出现了一系列新问题,使得亚100nm硅集成电路的功耗、可靠性以及电路的性(能)价(格)比受到较大的影响。体硅器件尺寸缩小后遇到的部分问题包括:

①随着器件尺寸的缩小,为了防止热载流子效应等影响器件的可靠性,工作电源电压必须降低。为了保证电路性能不退化,阈值电压要和电源电压一起下降。但由于亚阈值斜率不能按比例缩小,阈值电压降低会导致关态泄漏电流的迅速增加。因此,静态功耗限制了阈值电压的进一步降低。

②随着器件尺寸的缩小,为了抑制短沟道效应,保证器件有良好的特性,要求栅对沟道电荷的控制能力应远远大于漏对沟道电荷的控制能力,于是需要同时减小栅氧化层的厚度。当MOSFET尺寸缩小到100nm尺度以下时,栅氧化层的等效厚度需要

小于 3nm。这意味着,如果仍然采用传统的 SiO_2 作为栅氧化层介质,电子的直接隧穿效应和栅介质层所承受的电场将变得很大,由此引起的栅介质的漏电流和可靠性将成为十分严重的问题,这也限制器件的进一步缩小。

③ 体硅器件中的寄生可控硅闩锁效应以及由于特征尺寸缩小、电源电压降低导致的软失效问题会使电路的抗干扰能力下降,可靠性降低。

④ 由于集成密度和集成度的迅速提高,使得集成电路的功耗密度急剧提高,功耗和热耗问题已经成为制约亚 100nm 集成电路技术发展的一个重要“瓶颈”问题。

⑤ 随着器件尺寸的缩小,体硅 CMOS 器件的各种多维及非线性效应变得十分显著,严重影响了器件性能的进一步提高。体硅 CMOS 按比例缩小遇到的问题还包括浅结和接触等危害成品率的因素。

⑥ 器件之间隔离区所占的芯片面积随器件尺寸的减小相对增大,使得寄生电容增加,互连线延长,影响了集成度及速度的进一步提高。


⑦ 复杂的工艺步骤和昂贵的工艺设备导致生产成本骤增。

为了解决这些问题,众多科研工作者虽然采取了诸如深槽隔离^[4]、HALO 结构^[5]、应变沟道材料、高 K 栅介质材料、金属栅电极材料^[6]等一系列新技术,但当器件特征尺寸进一步缩小时,仍然面临很多困难。因此,研究新型的适于纳米量级半导体器件的新型器件就成为当前亟待解决的技术。


在众多新结构器件技术中,绝缘衬底上硅(SOI; Silicon On Insulator)技术以其独特的结构有效地克服了体硅材料的不足,充分发挥了硅集成电路技术的潜力,正逐渐成为制造高速、低功耗、高集成度和高可靠超大规模集成电路的主流技术^[7, 8]。

1.2 SOI 技术的特点与优势

SOI 技术作为一种全介质隔离技术,有着许多体硅技术不可比拟的优越性。一种典型的 SOI CMOS 结构如图 1.3(a)所示,图 1.3(b)为体硅 CMOS 结构的横截面示意图。从图可见,在 SOI 技术中,器件仅制造于表层很薄的硅膜中,器件与衬底之间由一层隐埋氧化层隔开,正是这种独特的结构使得 SOI 技术具有了体硅所无法比拟的优点。SOI CMOS 器件具有功耗低、抗干扰能力强、集成密度高(隔离面积小)、速度高(寄生电容小)、工艺简单、抗辐照能力强,并彻底消除了体硅 CMOS 器件的寄生闩锁效应等优点。随着 SOI 顶层硅膜厚度减薄到全耗尽工作状态(硅膜厚度小于有效耗尽区宽度)时,全耗尽的



(a) 典型的SOI CMOS结构横截面示意图



(b) 典型的体硅CMOS结构横截面示意图

图 1.3 SOI 和体硅 CMOS 器件的横截面示意图

4 第1章 绪论

SOI器件将比传统SOI器件具有更优越的特性,这种全耗尽SOI结构更适合于高性能ULSI和VHSI电路。综合来说,SOI器件和电路主要具有的特点如下:

(a) 速度高 全耗尽SOI器件具有迁移率高(器件纵向电场小,且反型层较厚,使表面散射作用降低)、跨导大、寄生电容小(寄生电容主要来自隐埋二氧化硅层电容,远小于体硅MOSFET中的电容,它不随器件等比例缩小而改变,且SOI的结电容和连线电容都很小)等优点,因而SOI CMOS电路具有极好的速度特性,这一优势随着ULSI技术向深亚微米水平发展,变得越来越突出。因寄生电容小而导致电路速度提高这一特点在由部分耗尽器件所制备的电路中也同样存在。

(b) 功耗低 功耗包括静态功耗和动态功耗两部分,其中静态功耗 P_s 依赖于泄漏电流 I_L 和电源电压 V_{DD} ,即 $P_s = I_L \cdot V_{DD}$,在全耗尽SOI器件中,陡直的亚阈值斜率接近理想水平,泄漏电流很小,静态功耗很小;动态功耗 P_A 由电容 C 、工作频率 f 及电源电压决定: $P_A = C \cdot f \cdot V_{DD}^2$,在全耗尽SOI电路中,结电容降低且具有极小的连线电容,因此动态功耗也大大降低。

(c) 特别适合于小尺寸器件 全耗尽SOI器件的短沟道效应较小,不存在体硅CMOS电路的体穿通问题,能自然形成浅结,泄漏电流较小,亚阈值曲线陡直,所有这些都表明全耗尽SOI结构特别适合于超深亚微米器件。

(d) 特别适合于低压低功耗电路 在体硅CMOS集成电路中,由于体效应的作用,降低电源电压会使结电容增加,驱动电流减小,导致电路速度下降;而在薄膜全耗尽SOI CMOS集成电路中,这两个效应都很小,低压全耗尽SOI CMOS电路与相应体硅电路相比具有更高的速度和更小的功耗,更适于低压低功耗集成电路。

(e) 集成密度高 SOI电路采用介质隔离,它不需要制备体硅CMOS电路的阱等复杂隔离工艺,器件最小间隔仅仅取决于光刻和刻蚀技术的限制,集成密度大幅度提高。




图 1.4 IBM 公司对 SOI 技术沿着摩尔定律发展的预测

(f) 成本低 一般认为,SOI 是一种理想的 ULSI 技术,只是成本较高。实际上这是一种误解,SOI 技术除衬底材料比体硅材料价格高之外,其他成本均低于体硅。SOI CMOS 电路的制造工艺比典型体硅工艺至少少用三块掩模版,减少 13%~20% 的工序;由于电路尺寸缩小,相同电路的芯片面积可降低 1.8 倍,浪费的面积可减少 30% 以上。

(g) 抗辐照特性好 SOI 技术采用全介质隔离结构,彻底消除了体硅 CMOS 电路的闩锁(latch-up)效应,且具有极小的结面积,因此具有非常好的抗软失效、瞬

时辐照和单粒子(α 粒子)翻转能力^[9]。

由此可见,SOI 结构能有效地克服体硅材料的不足,充分发挥硅集成技术的潜力,它在高性能 ULSI、VHSI、高压、高温、抗辐照、低压低功耗、存储器及三维集成等领域均有极其广泛的应用。图 1.4 为 IBM 公司对 SOI 技术沿着摩尔定律发展的预测。

1.3 SOI 技术存在的问题

SOI 技术既然拥有如此众多的优点,并且早在 1990 年代初就有很多人预测 SOI 技术将替代体硅技术而成为大规模集成电路的主流制备工艺,但实际发展的状况却表明,人们对 SOI 技术寄予的厚望却一次次地落空,直到最近两三年,即进入亚 100nm 集成电路技术代时,SOI 才真正被产业界广为接受。之所以会出现这种状况,分析起来大概主要有以下几个因素限制了 SOI 技术的广泛应用:

SOI 材料是制约 SOI 技术进入大规模生产领域的第一个因素。SOI 材料是 SOI 技术的基础,SOI 技术的发展有赖于 SOI 材料的不断进步。早期的蓝宝石衬底上的硅(SOS)技术、横向外延(ELO)技术、激光再结晶技术、区熔再结晶(ZMR)技术等^[10]均难以实现高质量的顶层单晶硅膜。近年来,随着 SIMOX(注氧隔离,Separation by IMplanted OXygen)和智能剥离(Smart-cut)技术的逐步走向成熟,SOI 材料的质量问题得到了很大的提高。特别是 Smart-cut 技术,它将离子注入技术和硅片键合技术结合在一起^[11],成功地解决了键合制备的 SOI 材料中硅膜的减薄问题,可以获得均匀性很好的顶层硅膜,且硅膜的质量接近于体硅。另外,剥离下来的硅片还可以作为下一次键合的衬底,降低了成本。随着 SOI 材料制备技术的逐步成熟,其产能也随之大幅提高,图 1.5 为 SEMI 在 2003 年给出的厚膜和薄膜 SOI 材料的市场预测^[12]。现在可




图 1.5 SEMI 在 2003 年给出的厚膜和薄膜 SOI 晶片的市场预测