

# 数字逻辑设计实验 与EDA技术

延 明 张亦华 肖 冰 编著



北京邮电大学出版社  
[www.buptpress.com](http://www.buptpress.com)

# 数字逻辑设计实验与 EDA 技术

延明 张亦华 肖冰 编著

北京邮电大学出版社  
·北京·

## 内 容 简 介

本书主要介绍了数字电路的基本实验技术及实验技巧、现代电子设计自动化的硬件(PLD)和软件,以及它们的开发应用。全书突出了电子设计自动化(EDA)的观念,并将先进的EDA技术引入教学实践环节,其内容包括:数字集成电路的测量技术,可编程逻辑器件的基本原理,MAX7000系列可编程逻辑器件应用,VHDL硬件设计语言及其开发软件 MAX+plus II 和 Quartus II ,Pspice、Multisim 软件在数字电路实验中的应用,数字电路基本实验,数字系统与课程设计等。

本书同时注重将当前先进的数字技术引入教学并加以实施,使学生了解现代数字技术飞速发展的信息与态势,培养学生创新理念。

本书可作为大学本科和专科通信、电子工程类专业的实验教材,也可作为从事电子工程技术工作的科技人员的参考用书。

### 图书在版编目(CIP)数据

数字逻辑设计实验与 EDA 技术 / 延明, 张亦华, 肖冰编著. —北京: 北京邮电大学出版社, 2005

ISBN 7-5635-1130-X

I . 数... II . ①延... ②张... ③肖... III . ①数字电路—逻辑设计—实验 ②电子电路—电路设计: 计算机辅助设计 IV . ①TN79-33 ②TN702

中国版本图书馆 CIP 数据核字(2005)第 129316 号

---

出版者: 北京邮电大学出版社(北京市海淀区西土城路 10 号) 邮编: 100876

发行部电话: (010)62282185 62283578(传真)

电子信箱: publish@bupt.edu.cn

经 销: 各地新华书店

印 刷: 北京源海印刷有限责任公司

开 本: 787 mm×1 092 mm 1/16

印 张: 17.5

字 数: 458 千字

印 数: 1—3 000 册

版 次: 2006 年 1 月第 1 版 2006 年 1 月第 1 次印刷

---

ISBN 7-5635-1130-X/TN·422

定价: 27.00 元

•如有印装质量问题,请与北京邮电大学出版社发行部联系•

## 前　　言

在高等工科院校的教学过程中,实验教学与理论教学具有同等重要的地位。为了培养和提高学生独立工作及解决实际问题的能力,我校独立设置了数字电路与逻辑设计实验课。

针对实验独立设课的特点,本书注重基本实验技术和基本实验方法,着重实验能力与创新能力的培养,按照“数字电路与逻辑设计”课程教学大纲的要求,在吸取同类教材优点的基础上编写而成。

数字电路与逻辑设计实验课是专业基础实验课之一,本书作为一门独立的专业基础实验课的教材,既有集中讲授实验技术基础的理论课内容,又有适合于学生独立操作以及从易到难,从中小规模集成电路到可编程逻辑器件实验,从单元电路到综合电路,从虚拟实验到硬件实验的许多可选择的实验内容和课题,这对安排不同层次的学生由浅入深地独立完成实验,创造了有利条件。

本书包括:数字电路的基本实验技术及实验技巧,现代电子设计自动化的硬件(PLD)和软件,以及它们的开发应用。书中突出了电子设计自动化(EDA)观念,把先进的技术及时引入教学实践环节,通过实施以大规模集成电路为中心的实验,促进、更新以中小规模集成电路作为基本电路元件的传统设计方法,使学生能较快地掌握电子设计自动化的基本方法。本书在实验安排上既考虑发挥老师的指导作用,也注意调动学生操作实验的主动性、积极性,在实验课题类型的选择上突出了设计型、研究型课题,安排了多种供学生选做的实验课题,这样可以在有限的学时内,根据不同的通信、电子工程类专业,选择最适合本专业的课题,以利于因材施教。

实验课的教学和教材建设,离不开实验室的建设和发展,这是一项集体性劳动。所以本书的出版得益于北京邮电大学电路中心在各个时期从事数字电路实验教学工作的老师们的教学成果,没有他们多年的宝贵经验和大力支持,也就没有本书的顺利出版。在本书准备、编写过程中得到了学校各级领导、教务处、电子工程学院领导和电路中心的广大教师、工程技术人员的热情支持与帮助,特别是在编写过程中,得到了安德宁、徐惠民、白中英、赵廷瑞、赵振纲教授的关心与指导,以及电路中心数字逻辑设计实验课程建设组的老师陈凌霄、袁东明、史晓东、魏学军、张咏梅、赵文深、张晓磊、高英、孙丹丹、任维政、高惠平、柴淑玲、郭莉、袁宝库等老师的帮助和支持,在此一并向他们表示诚挚的谢意。

限于作者水平有限,真诚地希望广大读者能对教材中存在的问题提出宝贵意见。

作　者  
2005 年 11 月

# 目 录

<b>第1章 基本数字集成电路及其测量技术</b>	
1.1 器件的电气参数测量 .....	1
1.1.1 数字集成电路的分类及主要性能 .....	1
1.1.2 TTL与CMOS数字集成电路使用规则 .....	2
1.1.3 集成门电路外特性的测试 .....	5
1.2 组合电路及显示电路 .....	10
1.2.1 门电路 .....	10
1.2.2 数码显示器件 .....	11
1.2.3 液晶显示器件 .....	12
1.2.4 MSI组合逻辑电路 .....	13
1.2.5 用PLD器件设计组合电路 .....	15
1.3 时序电路 .....	15
1.3.1 触发器 .....	15
1.3.2 MSI计数器 .....	18
1.3.3 MSI移位寄存器 .....	19
1.3.4 用PLD器件设计时序电路 .....	21
1.4 时钟产生电路和定时电路 .....	21
1.4.1 多谐振荡器 .....	21
1.4.2 单稳态触发器 .....	23
1.5 模/数、数/模转换及应用 .....	26
1.5.1 集成模/数转换器 .....	26
1.5.2 集成数/模转换器 .....	28
1.6 半导体存储器 .....	32
1.6.1 存储器的分类 .....	32
1.6.2 半导体存储器的技术指标 .....	33
1.6.3 2817A可编程存储器 .....	34
1.7 数字电路的测量信号 .....	35
1.7.1 二进制测量信号 .....	35
1.7.2 数字电路同步波形的测量 .....	35
1.7.3 黑盒子电路的测量 .....	37
1.8 实验基本技能 .....	37
1.8.1 实验手段 .....	37
1.8.2 实验中应用较广的几种数字逻辑电路 .....	38
1.8.3 实验中应注意的问题 .....	39
<b>第2章 可编程逻辑器件的基本原理</b>	
2.1 数字电路设计与EDA技术 .....	41
2.2 可编程逻辑器件的基本概述 .....	42
2.3 可编程逻辑器件的特点 .....	43
2.4 可编程逻辑器件的分类 .....	43
2.4.1 按编程工艺分类 .....	44
2.4.2 按结构分类 .....	45
2.4.3 按集成度分类 .....	45
2.5 可编程逻辑器件的发展趋势 .....	46
2.6 PLD电路的表示方法 .....	46
2.7 低密度PLD的基本结构 .....	48
<b>第3章 MAX7000系列器件简介</b>	
3.1 MAX7000系列器件的技术性能和特点 .....	51
3.2 MAX7000系列器件结构概述 .....	53
3.3 逻辑阵列块 .....	54
3.4 宏单元 .....	54
3.5 扩展乘积项 .....	56
3.6 可编程连线阵列 .....	58
3.7 I/O控制块 .....	58
3.8 可编程速度/功耗控制 .....	59
3.9 设计加密 .....	59
3.10 MAX7000系列器件的输出配置 .....	59
3.10.1 电压摆率控制 .....	59
3.10.2 多电压I/O接口 .....	60
3.11 EPM7128SLC84-15器件简介 .....	60
3.11.1 EPM7128SLC84-15主要引脚说明 .....	60
3.11.2 EPM7128SLC84-15主要电气参数 .....	61
3.11.3 EPM7128SLC84-15的使用概要 .....	62
<b>第4章 EDA工程设计语言</b>	
4.1 硬件描述语言简介 .....	63
4.2 VHDL程序的基本结构 .....	64

4.2.1 实体	65	5.2.2 设计编译	135
4.2.2 结构体	67	5.2.3 设计校验	142
4.3 VHDL 的库和程序包	68	5.2.4 器件编程	148
4.3.1 库的种类	68	5.3 参造型宏器件	149
4.3.2 程序包	68		
4.3.3 库和程序包的调用	68		
4.4 VHDL 文字规则	69	<b>第 6 章 Quartus II 4.0 软件及应用</b>	
4.4.1 数字	69	6.1 概述	152
4.4.2 字符和字符串	70	6.2 应用 Quartus II 4.0 的设计过程	152
4.4.3 标识符	70	6.2.1 设计文件输入	153
4.4.4 注释	71	6.2.2 工程设置	155
4.5 VHDL 数据对象	71	6.2.3 选择目标器件	156
4.5.1 常量	71	6.2.4 选择器件引脚	158
4.5.2 变量	72	6.2.5 编译选项设置	159
4.5.3 信号	73	6.2.6 运行编译器	160
4.5.4 变量与信号的区别	73	6.2.7 修改器件引脚	161
4.6 VHDL 的数据类型	74	6.2.8 时序仿真	162
4.6.1 整数类型	74	6.2.9 器件编程	164
4.6.2 枚举类型	74	6.2.10 将文本文件转换为图形文件	166
4.6.3 物理类型	76	6.2.11 Quartus II 4.0 和 MAX+plus II 相兼容	167
4.6.4 数组类型	77		
4.6.5 子类型	78		
4.6.6 类型转换	79		
4.7 运算操作符	81	<b>第 7 章 Multisim7 软件在数字电路实验中的应用</b>	
4.7.1 逻辑运算符	81	7.1 电路仿真工具 Multisim7 简介	168
4.7.2 算数运算符	81	7.2 利用 Multisim7 仿真、分析数字电路	168
4.7.3 关系运算符	82	7.2.1 数字电路仿真的基本步骤	168
4.7.4 并置运算符	83	7.2.2 组合电路	169
4.7.5 运算符的优先级	83	7.2.3 利用逻辑转换仪分析组合电路	174
4.8 VHDL 基本语句	84	7.2.4 时序电路	178
4.8.1 顺序描述语句	84		
4.8.2 并行描述语句	99		
4.8.3 子程序	109		
4.8.4 VHDL 的描述风格	113		
4.8.5 属性	117		
4.8.6 有限状态机的设计	120		
<b>第 5 章 MAX+plus II 软件操作指南</b>			
5.1 MAX+plus II 软件简介	125	<b>第 8 章 PSPICE 软件在数字电路实验中的应用</b>	
5.1.1 概述	125	8.1 电路仿真工具 PSPICE 简介	181
5.1.2 MAX+plus II 菜单简介	125	8.1.1 PSPICE 的特点	181
5.2 应用 MAX+plus II 的设计过程	127	8.1.2 PSPICE 8.0 的基本组成	181
5.2.1 设计输入	127	8.2 数字电路仿真的基本步骤	182
· 2 ·		8.3 利用 PSPICE 8.0 仿真、分析数字电路	183
		8.3.1 组合电路	183
		8.3.2 时序电路	188
		8.3.3 振荡电路	189
		8.3.4 数、模混合电路	190
		8.3.5 归纳总结	192
		<b>第 9 章 基本实验</b>	
		9.1 实验要求	193
		9.1.1 概述	193

## 目 录

9.1.2 实验报告的撰写	193	实验 37 用参数型宏电路构成矢量信号选择器	224
9.2 实验电路板	194	实验 38 LPM-RAM 器件的使用	225
9.2.1 实验电路板	194	<b>第 10 章 现代数字系统设计</b>	
9.2.2 EPM7128SLC84 引脚	194	10.1 现代数字系统设计简介	226
9.3 实验课题	195	10.2 数字系统的基本结构	226
实验 1 常用电子仪表的使用	195	10.3 现代数字系统的设计方法	227
实验 2 集成电路的外特性测量	197	10.3.1 自顶向下法	227
实验 3 三态门在总线上的应用	198	10.3.2 自底向上法	228
实验 4 数值比较器	198	10.4 数字系统描述工具	229
实验 5 奇偶校验电路	199	10.4.1 算法流程图	229
实验 6 MSI 加法/减法器	200	10.4.2 算法状态机图	230
实验 7 码变换、数码管显示电路	201	10.4.3 备有记忆文档的状态图	232
实验 8 组合电路冒险现象观察与研究	201	10.4.4 方框图	234
实验 9 用 VHDL 设计组合逻辑电路(1)	202	10.5 数字系统设计实例	235
实验 10 用 VHDL 设计组合逻辑电路(2)	203	10.5.1 设计实例	235
实验 11 用 VHDL 设计组合逻辑电路(3)	204	实例 1 乘法器(1)	235
实验 12 用 VHDL 设计组合逻辑电路(4)	204	实例 2 乘法器(2)	236
实验 13 用 VHDL 设计组合逻辑电路(5)	205	实例 3 译码器	240
实验 14 用 VHDL 设计组合逻辑电路(6)	205	10.5.2 系统设计小结	246
实验 15 触发器	206	10.6 用 PLD 器件实现数字系统时的安装	
实验 16 计数器应用(1)	207	与调测	247
实验 17 计数器应用(2)	207	<b>第 11 章 数字系统设计课题</b>	
实验 18 计数器应用(3)	208	课题 1 三层电梯控制器	249
实验 19 9 秒减计数器	209	课题 2 交通灯控制器	249
实验 20 用 VHDL 设计具有 74LS169 功能的计数器	209	课题 3 数字频率计(1)	250
实验 21 分频器应用(1)	210	课题 4 数字频率计(2)	250
实验 22 分频器应用(2)	210	课题 5 数字密码锁	251
实验 23 环形计数器与扭环计数器	211	课题 6 数字钟	251
实验 24 序列信号发生器	212	课题 7 智能函数发生器(1)	252
实验 25 序列信号检测器	213	课题 8 智能函数发生器(2)	252
实验 26 串/并行码变换器	213	课题 9 信号发生器	253
实验 27 脉宽测量电路	214	课题 10 矩形波发生器	253
实验 28 逻辑分析仪的应用	215	课题 11 8×8 点阵显示装置(1)	254
实验 29 矩形波发生器	217	课题 12 8×8 点阵显示装置(2)	256
实验 30 模/数和数/模转换器的应用	218	课题 13 带数字显示的减计数定时器	256
实验 31 信号发生器	219	课题 14 带数字显示的秒表	257
实验 32 简易数字直流电压表	220	课题 15 电话拨号显示器	257
实验 33 数字信号的发送和接收	221	课题 16 记分显示器	257
实验 34 简易多谐振荡器	222	课题 17 自动售票机	258
实验 35 555 多谐振荡器和定时器	222	课题 18 自动售货机	258
实验 36 EEPROM 的应用	223	课题 19 智力竞赛抢答器	259

课题 20 简易电子琴 .....	259	课题 27 十位二进制数乘法器 .....	262
课题 21 乒乓游戏机 .....	260	课题 28 LCD 字符显示器 .....	262
课题 22 游戏 1 .....	260	课题 29 双线双工单通道多用通信系统 .....	265
课题 23 游戏 2 .....	261	课题 30 语音电路应用 .....	266
课题 24 带数字显示的洗衣机控制器 .....	261	课题 31 数据采集与监测系统 .....	269
课题 25 带数字显示的电容测试仪 .....	261	附录 VHDL 关键字 .....	271
课题 26 四位二进制数除法器 .....	262	参考文献 .....	272

# 第1章 基本数字集成电路及其测量技术

当前数字电路设计已进入电子设计自动化(EDA)时代,因而实验内容、实验方法、实验手段亦要与时俱进,适应并跟上 EDA 时代的发展进程。EDA 时代的实验分为虚拟实验(只利用计算机做实验)、纯硬件实验和虚拟实验与硬件实验相结合的实验。数字电路设计的前期以虚拟实验为主,后期主要是做硬件实验。实验仪器除了应用先进的传统设备,更多的是使用基于计算机技术的虚拟仪器。实验器件主要是应用大规模可编程逻辑器件(PLD)。电路设计方法主要是由电路设计者利用 EDA 开发软件在计算机上进行,几乎大部分设计工作是由计算机自动完成的。主要由人工进行的传统的电路设计方法已不再是电路设计的主要手段了,对数字电路设计而言,计算机辅助设计时代即将或者已经逝去,以计算机为主的 EDA 时代已经到来。计算机技术、半导体制造技术和数字电路理论的密切结合,影响、制约、推动了数字电路设计方法的变革与进程。电路设计者应善于选择先进的计算机、优秀的 EDA 开发软件、技术和功能性价比高的 PLD 器件作为进行电路设计的先进工具。

## 1.1 器件的电气参数测量

### 1.1.1 数字集成电路的分类及主要性能

目前,在数字系统中使用的集成电路主要分为两大类,一类是用双极型半导体器件作为元件的双极型集成逻辑电路;另一类是用金属-氧化物-半导体场效应管(MOSFET: Metal -Oxide -Semiconductor Field Effect Transistor)作为元件的 MOS 集成逻辑电路。

常用的数字集成逻辑电路有下述几种。

(1) 晶体管-晶体管逻辑电路(TTL: Transistor-Transistor Logic), 它包括:

- ① TTL(中速 TTL 或称标准 TTL)。
- ② STTL(肖特基 TTL)。
- ③ LSTTL(低功耗肖特基 TTL)。
- ④ ALSTTL(先进低功耗肖特基 TTL)。

(2) 射级耦合数字逻辑电路(ECL: Emitter Coupled Logic)。

(3) MOS 集成电路, 它包括:

- ① PMOS(P 沟道型 MOS 集成电路)。
- ② NMOS(N 沟道型 MOS 集成电路)。
- ③ CMOS(互补型 MOS 集成电路), 它包括:
  - CMOS(标准 CMOS4000 系列)。
  - HC(高速 CMOS 系列)。
  - HCT(与 TTL 兼容的 HCMOS 系列)。

根据器件使用环境不同,TTL 系列及 HCMOS 分为 54 系列和 74 系列,如表 1.1 所示。

表 1.1 TTL 及 HCMOS 分类

系列	工作温度范围/℃	电源电压(TTL 系列)/V	备注
54	-55~+125	+4.5~+5.5(DC)	军品
74	0~+70	+4.75~+5.25(DC)	民品

在中小规模集成电路时代常用的集成逻辑电路有 TTL、ECL 和 CMOS 三种系列,各系列的分类及特点如表 1.2 所示。由表可知,ECL 电路速度快,但是功耗大,抗干扰能力弱,一般用于高速且干扰小的电路中;CMOS 电路静态功耗低,且 MOS 电路线路简单、集成度高,HC-MOS 的速度有所提高,故目前在大规模和超大规模集成电路中应用较广;TTL 介于两者之间,当工作频率不高,又要求使用方便且不易损坏时,可选用 LSTTL。

表 1.2 三种集成电路性能比较

系列	型 号	电源电压/V	门传输延迟时间/ns	门静态功耗/mW
TTL	54/74TTL	5±5% (74)	10	10
	54/74LSTTL	5±10% (54)	7.5	2
	54/74ALSTTL		5	1
ECL	CE10K	-5.2±10%	2	25
	CE100K	-4.2~-5.5	0.75	40
CMOS	4000	3~18	80~20	5×10 <sup>-3</sup>
	54/74HC	2~6	10	2.5×10 <sup>-3</sup>
	54/74HCT	2~6	10	2.5×10 <sup>-3</sup>

数字集成电路在短短的十几年里,经历了从小规模(SSI)→中规模(MSI)→大规模(LSI)→超大规模(VLSI)→超超大规模(ULSI)几个发展阶段。表 1.3 以 MOS 电路为例,给出了 IC 在各个发展阶段具有的主要特征数据。

表 1.3 MOS 电路发展阶段的主要特征数据

名 称	元件数/芯片	芯片面积/mm <sup>2</sup>	速度功率乘积/μJ
中规模	10 <sup>2</sup> ~10 <sup>3</sup>	<10	10 <sup>2</sup> ~10
大 规 模	10 <sup>3</sup> ~10 <sup>5</sup>	10~25	10~1
超 大 规 模	10 <sup>5</sup> ~10 <sup>7</sup>	25~50	1~10 <sup>-2</sup>
超超大 规 模	10 <sup>7</sup> ~10 <sup>8</sup>	50~100	<10 <sup>-2</sup>

### 1.1.2 TTL 与 CMOS 数字集成电路使用规则

#### 1. TTL 电路使用规则

图 1.1 所示的是 TTL 电路的输入等效电路和输出等效电路(OC 门除外),熟悉此等效电路对于 TTL 电路的正确使用是非常有用的。

TTL 电路在使用中应注意以下几个方面。

##### (1) 电源

① 典型电源电压为  $V_{CC} = + (5 \pm 5\%) V$ (74 系列)。

因为 TTL 电路存在尖峰电流,需要集成电路良好接地,并要求电源内阻要尽可能小,所以

集成电路电源端要接  $10\sim100\ \mu\text{F}$  左右的电容, 防止低频干扰。此外, 在多个芯片组成的电路中, 每隔  $5\sim10$  个集成电路在电源和地之间要加一个  $0.01\sim0.1\ \mu\text{F}$  的高频电容, 以防产生高频干扰。

② 数字逻辑电路和强电控制电路要分别接地, 避免强电控制电路地线上的干扰。




图 1.1 TTL 电路的输入、输出等效电路

### (2) 输入端

① 输入端不能直接与高于  $+5.5\text{ V}$  和低于  $-0.5\text{ V}$  的低内阻电源连接, 否则将损坏芯片。

② 由 TTL 电路的输入等效电路可知: 输入端悬空等效于接“1”电平, 但在 TTL 时序电路或在数字系统中, 不用的输入端悬空易接受干扰, 破坏电路功能, 故不用的输入端应根据逻辑功能的要求接地或接至某一固定电压  $U$ , 且  $+2.4\text{ V} < U \leq +5\text{ V}$ 。

③ 如果在输入端串入电阻  $R$  再接地,  $R$  值的大小直接影响输入  $U_i$  的逻辑电平值。  $R$  值和逻辑电平“1”或者“0”的关系, 因器件类别不同而不同。

### (3) 输出端

① 由 TTL 电路的输出等效电路可知: 除 OC 门和三态门以外, TTL 电路的输出端不允许并联使用; 否则, 不但会使电路逻辑混乱, 而且会导致电路损坏。

② 输出端不允许直接接到  $+5\text{ V}$  电源或地端, 否则会损坏电路; 但可以通过电阻与电源相连, 提高输出电平。

在电源接通时, 不要插拔集成电路, 因为电流的冲击可能会造成其永久性损坏。

## 2. CMOS 电路使用规则

CMOS 电路的输入等效电路和输出等效电路(OC 门除外), 如图 1.2 所示。




图 1.2 CMOS 电路的输入、输出等效电路

CMOS 电路在使用时应注意以下几个方面。

#### (1) 电源

① 正确连接电源。 $V_{DD}$ 应接电源正极,  $V_{SS}$ 应接电源负极, 不得接反; 否则就会造成电路的永久失效。不同的 CMOS 系列, 电源电压不同, 应根据器件手册, 加正确的电源电压。CMOS 器件在不同的电源电压下工作, 其输出阻抗、工作频率和功耗也不相同, 如果降低 CMOS 的工作电压, 必将降低电路的速度或频率指标, 这一点设计中必须加以考虑。实验电路中, 一般  $V_{DD}$ 接 +5 V, 与 TTL 电源电压相同。

② 电路的总功耗是静态功耗与动态功耗之和, CMOS 电路的静态功耗很小, 而动态功耗  $P$  与其工作频率  $f$ 、输出端的负载电容  $C_L$  和工作电源电压  $V_{DD}$ 有关, 其计算公式为

$$P = C_L V_{DD}^2 f$$

#### (2) 输入端

① 对输入信号  $U_i$  的要求:  $V_{SS} \leq U_i \leq V_{DD}$ 。

由于 CMOS 集成电路的互补特点, 造成了在电路内部有一个寄生的可控硅(VS)效应, 当 CMOS 集成电路受到某种意外因素激发, 如电感、电火花, 使  $U_i > V_{DD}$ 时, 寄生可控硅自锁, 从而产生大电流使电路工作不稳定, 甚至烧坏器件。

为防止 CMOS 寄生可控硅触发, 使用时应满足  $V_{SS} \leq U_i \leq V_{DD}$ ; 同时还要求先加电源电压  $V_{DD}$ , 后加输入信号  $U_i$ , 关机时先拆除  $U_i$ , 后关  $V_{DD}$ 。为防止意外因素激发, 应在输入端串接一个  $1\sim 10\text{ k}\Omega$  保护电阻, 将  $I_i$  瞬态值限制在  $1\text{ mA}$  以下。

② 由 CMOS 输入等效电路可知, CMOS 集成电路不用的多余输入端应接  $V_{DD}$ 或  $V_{SS}$ , 而决不能悬空; 否则输出状态不稳定, 还会产生大电流, 使 IC 失效。以上所说不用的多余输入端, 包括没有被使用的但已接通电源的 CMOS 电路的所有输入端。

③ 若输入到 CMOS 集成电路的信号, 其上升时间  $t_r$  和下降时间  $t_f$  很长时, 会使电路功耗增大, 并形成瞬态尖峰电流。这个尖峰电流在寄存器、计数器中, 可能会引起数据丢失, 此时, 时钟 CP 必须先经过施密特电路整形, 使  $t_r$  和  $t_f$  减小。

#### (3) 输出端

① 由 CMOS 输出等效电路可知, CMOS 集成电路的输出端不应直接和  $V_{DD}$ 或  $V_{SS}$ 相连; 否则, 将因拉电流或灌电流过大而损坏器件。另外, 除三态门和 OC 门外, 也不允许两个 CMOS 器件并联使用。

输出与大电容、大电感直接相接时, 将使功耗增加、工作速度下降, 严重时会损坏电路, 为此, 应在电路输出和大电容之间串接保护电阻  $R \geq 10\text{ k}\Omega$ , 并尽力减小容性负载。同一芯片上相同门的输入端和输出端分别并联, 可提高工作速度, 增加电路的驱动能力。

② CMOS 驱动能力较 TTL 要小得多, 一般 4000 系列门可直接驱动 2 个低功耗肖特基 TTL 电路; HCMOS 系列门由于采用了双缓冲输出结构, 其驱动能力得以提高。CMOS 驱动 CMOS 的能力很强, 其扇出系数可达 50; 考虑到负载电容的影响, CMOS 扇出系数常取  $10\sim 20$  为限。

#### (4) CMOS 电路的保护措施

防止静电击穿是使用 CMOS 电路时应特别注意的问题, 为防止击穿, 可采取以下措施。

① 焊接、安装 CMOS 集成电路器件时, 最好采用低瓦数, 例如 20 W 内热式电烙铁。焊接用工作台不要铺塑料板等易带静电的物体, 焊接时间不宜过长, 避免外界干扰和静电击穿。

② 通电测试时, 若信号源和电路板使用两组稳压电源, 则开机时要先接通电路板电源, 再给信号源加电; 关机时要先使信号源断电, 再断开电路板电源。

③ 插拔 CMOS 芯片时要先切断电源。

### 3. TTL-CMOS 的接口电路

在同一数字系统内,应尽量使用同一种系列的集成电路,例如都用 TTL 集成电路或都用 CMOS 集成电路,以避免相互之间不匹配问题。如果不能避免不同系列的集成电路相互连接时,应注意器件之间相互匹配问题。

#### (1) TTL 集成电路驱动 CMOS 集成电路

TTL 集成电路驱动 CMOS 集成电路要解决的主要问题是逻辑电平的匹配,因为 TTL 输出高电平的下限值为 2.4 V(工程要求),而要求的 CMOS 输入最低高电平与工作的电源电压有关,即  $U_{iHmin} = 0.7V_{DD}$ ,当  $V_{DD} = 5V$  时,  $U_{iHmin} = 3.5V$ ,由此造成最差条件下的逻辑电平不匹配。一般的解决办法是,利用集电极开路的 TTL 门电路,以提高 TTL 电路输出高电平,可以方便灵活地实现 TTL 与 CMOS 集成电路的连接,其电路如图 1.3 所示。图中的  $R_L$  是 TTL 集电极开路门的负载电阻,一般取值为几百欧到几兆欧。

#### (2) CMOS 集成电路驱动 TTL 集成电路

CMOS 集成电路驱动 TTL 集成电路时,应注意 CMOS 集成电路的驱动能力问题,为提高其驱动能力,一般可以加一个接口电路,如图 1.4 所示。门 II 是 CMOS 集成电路缓冲/电平变换器,起缓冲驱动或逻辑电平变换的作用,具有较强的吸收电流的能力,可直接驱动 TTL 集成电路。




图 1.3 TTL-CMOS 集成电路接口




图 1.4 CMOS-TTL 集成电路接口

### 1.1.3 集成门电路外特性的测试

集成门电路的主要外特性包括:电压传输特性( $U_o - U_i$ )、输入特性( $I_i - U_i$ )、输出特性( $U_o - I_o$ )、电源特性( $I_{CC} - U_i$ )和平均延迟时间  $t_{pd}$ 。测试方法可以用逐点测试法和动态图形法。逐点测试法也叫做静态测试法,常用来测试电路静态参数,其方法简单,这里不具体介绍。下面主要介绍动态图形法。

#### 1. 用动态图形法测试集成门电路的外特性

动态图形法是利用示波器的图形显示原理,把被测集成门电路的外特性曲线直接显示在荧光屏上。测试的具体方法是:首先接好测试电路,然后把外特性的自变量信号(锯齿波或有一定上升下降时间的矩形波)如  $U_i$  送到示波器的 X 输入端,外特性的因变量信号如  $U_o$  送到示波器的 Y 输入端,置示波器于 X-Y 显示挡,调节 X 和 Y 输入垂直灵敏度选择开关和位移旋钮到适当位置,就可在示波器屏幕上显示出被测外特性曲线。为了能从屏幕上得到稳定的特

性曲线,在没有特殊要求时,输入信号  $U_i$  的频率应低一些(1 kHz 左右为好);在需要定量读出主要参数时,测试前,应使用示波器上提供的校正信号(0.5 V、1 kHz 的方波),对 X 和 Y 两通道电压灵敏度进行校正。光点沿水平(X)方向或垂直(Y)方向移动的轨迹长度所代表的电压分别为

$$U_X = L \cdot D_X$$

$$U_Y = H \cdot D_Y$$

式中, $L$ 、 $H$  分别表示在  $U_X$  和  $U_Y$  激励下,光点沿水平方向和垂直方向移动的距离,它们的单位是 div(cm); $D_X$  表示 X 通道(CH1 通道)灵敏度开关所指示的标称值,单位是 V/div(cm); $D_Y$  表示 Y 通道(CH2 通道)灵敏度开关所指示的标称值,单位是 V/div(cm)。

此外,为了准确读数,还应做好 X 方向和 Y 方向零基线的调整,定出坐标原点。方法是:将示波器显示方式开关置于 ALT 挡(交替挡),扫描速度选择开关置于 X-Y 显示挡,将 Y (CH2) 输入耦合方式选择开关置于 GND,示波器屏幕上只显示一条横线,即坐标轴 X。调整 CH2 垂直位移旋钮,将其位置移至与屏幕上某一适当的横刻度线重合,定这个位置为 Y 向零位基线。然后将 CH2 输入耦合方式选择开关置于 DC 挡,再将 X(CH1) 输入耦合方式选择开关置于 GND,示波器屏幕上只显示一条竖线,为坐标轴 Y。调整水平位移旋钮,使该竖线与屏幕上某一适当的纵向刻度线重合,定这个位置为 X 向零位基线,即坐标轴 Y。坐标轴 X 和坐标轴 Y 的交点即为坐标原点。测试时,将 X 和 Y 输入耦合方式选择开关均置于 DC 挡,扫描速度选择开关置于 X-Y 显示挡,此时,屏幕上所显示的图形即为所要测试的外特性曲线。

## 2. TTL 集成门电路的外特性测试

### (1) 输入特性( $I_i - U_i$ )的测试

TTL 输入特性( $I_i - U_i$ )的动态图形法测试电路如图 1.5 所示。按图形测试法调好测试仪表,并按图 1.5 接好测试电路,该电路输入端输入信号为具有一定上升时间的矩形波,且矩形波的低电平  $U_L = 0$  V,高电平  $U_H = 3$  V。图中所串电阻  $R$  的值应以不影响电路工作为限,通过测试  $R$  上的压降  $U_R$ ,可以得出门的输入电流  $I_i = \frac{U_R}{R}$ 。





图 1.5 图形法测试  $I_i - U_i$  特性

由于测试电路中电阻  $R$  上的电流  $I_R$  的极性与 TTL 门  $I_i$  的假设方向相反,因此,测试时应将 Y 显示通道的极性转换开关(即垂直位移旋钮)拉出,使  $U_R$  反相,这样  $I_i - U_i$  特性才与假设方向一致。

图中,由于脉冲信号发生器处于浮地工作,易受外界干扰,使所测  $I_i - U_i$  特性曲线模糊不清。解决此问题的方法是在电源和地之间并联一滤波电容,并改变稳压电源的电源插头方向,适当加大输入信号的  $t_r$ 。

TTL输入特性  $I_i - U_i$  的逐点测试法测试电路如图 1.6 所示。

图 1.6 输入电流  $I_i$  的测试电路

## (2) 电压传输特性( $U_o - U_i$ )的测试

动态图形法测试电压传输特性( $U_o - U_i$ )的电路如图 1.7 所示。按图形测试法调好测试仪表,按电路图接好测试电路,该电路输入端输入信号为具有一定上升时间的矩形波,且矩形波的低电平  $U_L = 0 \text{ V}$ ,高电平  $U_H = 3 \text{ V}$ (CMOS 门  $U_H = V_{DD}$ )。此时,示波器屏幕上的图形即为  $U_o - U_i$  的特性曲线。

从示波器屏幕上观测到的  $U_o - U_i$  特性曲线上,可以很方便地测出  $U_{oH}$ 、 $U_{oL}$ 、 $U_{OFF}$ 、 $U_{ON}$ 、 $U_T$  等参数的具体数值。

在门的输出端加负载后(如图 1.8 所示),可以用动态图形法近似测出门的带负载能力。



图 1.7 动态图形法测试  $U_o - U_i$  特性

图 1.8 动态图形法测试灌电流负载能力

图 1.9 是用静态法测试门的电压传输特性,通过改变输入电压及对输出电压的观测,也可以得到  $U_{oH}$ 、 $U_{oL}$ 、 $U_{OFF}$ 、 $U_{ON}$ 、 $U_T$  等参数的具体数值。图中  $R_1$  及  $R_2$  为门的额定负载,对于 TTL 门  $R_1 = 560 \Omega$ 、 $R_2 = 2 \text{ k}\Omega$ ;对于 CMOS 门  $R_1 = R_2 = 4.7 \text{ k}\Omega$ 。




图 1.9 测试输入、输出特性

由于在静态传输特性的快变区,输入电压变化一点,输出电压变化较大,且集成电路工作在放大区,因此在  $U_{\text{OFF}} \sim U_{\text{ON}}$  区间的特性曲线难以测准。

### (3) 电源特性( $I_{\text{CC}}-U_i$ )

电源特性主要是指门的平均功耗和动态尖峰电流两项指标。

#### ① 原理

TTL 门的电路结构决定了它在电路处于开态( $U_o = U_{oL}$ )和关态( $U_o = U_{oH}$ )两种状态下,电源电流是不相同的。开态时,电路无负载条件下的功耗  $P_L = I_{\text{CCL}} \cdot V_{\text{CC}}$ , 称为空载导通功耗。关态时,电路无负载条件下的功耗  $P_H = I_{\text{CCH}} \cdot V_{\text{CC}}$ , 称为空载截止功耗。门的静态平均功耗  $P = \frac{1}{2}(P_L + P_H)$ , 《集成电路手册》中给定的集成电路功耗就是静态平均功耗  $P$ 。

实际工作中,输入电压由低电平上升为高电平,或由高电平下降为低电平的过程中,有一段时间门的负载管和驱动管将同时导通,使电源电流瞬时加大,这个电流称为动态尖峰电流或浪涌电流。当电路工作频率增高时,随着输入电压  $U_i$  的上升时间  $t_r$  和下降时间  $t_f$  的加大,尖峰电流的幅度、宽度也随着增大,从而使动态平均电流增大,功耗增加。可见,TTL 门工作在高频时,不能忽视其动态尖峰电流对电源的影响。

#### ② 电源特性( $I_{\text{CC}}-U_i$ )的测试

动态图形法测试电源特性( $I_{\text{CC}}-U_i$ )的电路如图 1.10 所示。按图形测试法调好测试仪表,按电路图接好测试电路,该电路输入端输入信号为具有一定上升时间的矩形波,且矩形波的低电平  $U_L = 0 \text{ V}$ , 高电平  $U_H = 3 \text{ V}$  (CMOS 门  $U_H = V_{\text{DD}}$ )。此时,示波器屏幕上的图形即为  $I_{\text{CC}}-U_i$  的特性曲线。通过测试  $R$  上的压降  $U_R$ , 可以近似得出整个芯片的电源电流  $I_{\text{CC}} = \frac{U_R}{R}$ 。




图 1.10 动态图形法测试  $I_{\text{CC}}-U_i$  特性

测试  $I_{\text{CC}}-U_i$  时,所测试的是整个芯片的电源电流  $I_{\text{CC}}$ ,而不是单个门的电源电流,因此,在测试时,应将所测芯片的所有门的一个输入端并接在一起接输入脉冲信号。

在测试电源特性( $I_{\text{CC}}-U_i$ )时,若输入信号频率较高,例如  $f = 50 \text{ kHz}$ ,  $U_i$  信号从低电平跃变到高电平(或者相反),每秒重复的次数相应增加,扫描正程光点轨迹也就比较清晰明亮。随着  $U_i$  上升时间  $t_r$ (或者下降时间  $t_f$ )的不同,尖峰电流  $I_{\text{CCM}}$  的幅度、宽度和随  $U_i$  变化的曲线形状都不相同,如图 1.11 所示。因此,为了计算方便,在测试时,应把输入信号频率调高一些,并改变  $t_r$  及  $t_f$  的大小,观测  $I_{\text{CC}}-U_i$  随  $t_r$ 、 $t_f$  的变化关系。

由于  $I_{\text{CC}}$  的尖峰电流  $I_{\text{CCM}}$  是构成电路的内部干扰源,因此,在测试时应测定  $I_{\text{CC}}-t$  的波形。由于在实际工作中,要求  $t_r$ 、 $t_f$  都不能大,故测试  $I_{\text{CC}}-U_i$  时,应在  $t_r$ 、 $t_f$  较小时测试出的曲线才接近真实情况。

TTL电源特性的逐点测试法测试电路如图1.12所示。同样,在测试 $I_{CCH}$ 时,由于所测试的是整个芯片的电源电流 $I_{CC}$ ,而不是单个门的电源电流,因此,在测试时,应将所测芯片的所有门的一个输入端接在一起接地。




图1.11 电源特性曲线




图1.12 电源电流测试电路

由上述电路可以得到 $I_{CCl}$ 及 $I_{CCH}$ ,从而可以计算出整个芯片的静态平均功耗,再除以芯片中门的个数,即可得到一个门的静态平均功耗。

从前面两种测试方法中可以看到,动态图形法可观测到 $I_{CC}$ 随 $U_i$ 的 $t_r$ 变化而变化的情况,而逐点测试法则不能直接观测到。


#### (4) 平均延迟时间的测量

平均延迟时间 $t_{pd}$ 是指输出响应信号比输入信号在时间上平均延迟了多少,定义为

$$t_{pd} = \frac{1}{2}(t_{pdL} + t_{pdH})$$

式中, $t_{pdL}$ 为导通延迟时间; $t_{pdH}$ 为截止延迟时间。

平均延迟时间是用来表示门电路开关速度的参数。 $t_{pd}$ 可以用环形振荡器法测试,电路图如图1.13所示。

图1.13 环形振荡法测试  $t_{pd}$ 

环形振荡器是由奇数个非门首尾串联组成,其中门I和门II为标准门,它们的 $t_{pdL1}$ 、 $t_{pdL2}$ 为已知;门III为被测非门;门IV为隔离门。

由于门电路存在延迟时间,且信号每经过一级非门均反相一次,经过奇数个门传输,反相180°,再加上门的时延,使电路产生同相反馈,形成振荡。以三个非门为例,其振荡周期为

$$\begin{aligned} T &= (t_{pdH1} + t_{pdH2} + t_{pdH3}) + (t_{pdL1} + t_{pdL2} + t_{pdL3}) \\ &= 2(t_{pd1} + t_{pd2} + t_{pd3}) \\ &= \frac{1}{f} \end{aligned}$$