


工程师经验手记

基于VHDL的FPGA和Nios II  
实例精炼

刘福奇 编著



NLIC 2970650195



北京航空航天大学出版社  
BEIHANG UNIVERSITY PRESS

工程师经验手记

# 基于 VHDL 的 FPGA 和 Nios II 实例精炼

刘福奇 编著

北京航空航天大学出版社

## 内 容 简 介

本书分为 4 个部分：Quartus II 软件的基本操作、VHDL 语法介绍、FPGA 设计实例和 Nios II 设计实例。首先介绍了 Quartus II 的基本操作，包括工程的新建、代码的编辑、原理图的设计、VHDL 代码设计、仿真及 FPGA 配置文件的下载等 FPGA 的设计。之后详细介绍了 VHDL 的基本语法，且配合 VHDL 程序实例以一个一个 VHDL 知识点的方式介绍，让读者从复杂的 VHDL 语法中解脱出来。然后，以实例为切入点，从简单到复杂，介绍了组合电路的建模、时序电路的建模、综合实例的设计。接下来在 Nios II 的讲解中，本书首先介绍了最小 Nios II 系统的搭建，并以多种使用方式介绍其自带的 IP 模块使用，包括 PIO 模块的应用、UART 模块的应用、定时器模块的应用、DMA 模块的应用；最后介绍两个实用型的 Nios II 系统：基于 DS18B20 的温度传感系统和基于 PCF8563 的时钟实时显示系统。

本书总结了编者几年来的 FPGA 设计经验，力求给初学者或是想接触这方面知识的读者提供一种快速入门的方法。本书适合电子相关专业的大学生、FPGA 的初学者以及对 FPGA 有兴趣的电子工程师。

### 图书在版编目(CIP)数据

基于 VHDL 的 FPGA 和 Nios II 实例精炼 / 刘福奇编著

-- 北京 : 北京航空航天大学出版社, 2011. 3

ISBN 978 - 7 - 5124 - 0339 - 0

I . ①基… II . ①刘… III . ①可编程序逻辑器件②硬件描述语言, VHDL—程序设计 IV . ①TP332. 1②TP312

中国版本图书馆 CIP 数据核字(2011)第 020549 号

版权所有，侵权必究。

### 基于 VHDL 的 FPGA 和 Nios II 实例精炼

刘福奇 编著

责任编辑 董立娟

\*

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(邮编 100191) <http://www.buaapress.com.cn>

发行部电话:(010)82317024 传真:(010)82328026

读者信箱: emsbook@gmail.com 邮购电话:(010)82316936

北京宏伟双华印刷有限公司印装 各地书店经销

\*

开本: 787×960 1/16 印张: 25.25 字数: 566 千字

2011 年 3 月第 1 版 2011 年 3 月第 1 次印刷 印数: 4 000 册

ISBN 978 - 7 - 5124 - 0339 - 0 定价: 46.00 元

# 前 言

自从 20 世纪 90 年代 FPGA 问世以来,它的发展速度用飞快来形容一点也不过,而且在以后相当长的时间内还将飞快发展。从最初的逻辑门电路的替代,到现在系统级的应用。随着微电子及其他相关技术的快速发展,一片 FPGA 芯片上所包含的资源将越来越丰富,可实现的功能将越来越强大。这使得 FPGA 的应用领域将不断扩大,可以说,每一个 FPGA 的设计都是一个创新的成果。同时对 FPGA 设计人员的要求也不断提高,这就要求 FPGA 设计人员不断学习与交流,这样才能在这个飞快发展的行业实现自身的价值。

FPGA 设计需要掌握的知识比较多,需要有基本电子电路的基础、数字电路或是数字逻辑的基础、至少掌握一门硬件描述语言(VHDL 或 Verilog HDL),而且还需要对处理器、系统设计有所了解。本书努力为读者提供一种让初学者特别是对 FPGA 有兴趣的读者快速入门的方法。

动笔之前,编者回想了刚从大学毕业加入工作岗位初次接触 FPGA 的情景,那种对 FPGA 这种新鲜的电路设计方式所吸引的心情,现在仍能感觉到。虽然以后的工作中,FPGA 带来的还有设计与调试的烦恼,但是对 FPGA 的兴趣仍然没有减少。在这想说的是,FPGA 设计是件伤脑的活儿,一个成功的 FPGA 设计需要考虑成本、速度、时序要求、代码整洁、设计复用、与外部设备的兼容性等相关问题。因此,只有兴趣才能保持不断的学习与进步。

本书按照初学者的思维,首先介绍开发工具的基本操作;接着在开发工具中,配合实例介绍了 VHDL 的知识点,把复杂的 VHDL 语法分解成一个一个知识点,各个击破;有了前面两项基本功,就可以进行简单的设计,包括组合逻辑电路的建模和时序逻辑电路的建模;在进行简单设计的练习之后,就可以开始 FPGA 综合实例的开发设计。这些综合实例包括:多位数码管的动态扫描显示、信道的加密与解密、3 种 CRC 编码、字符型 LCD 的显示控制及 SDRAM 的读/写控制。在介绍这些实例的同时讲解 Quartus II 的其他高级应用;最后,通过多种方式讲解 Nios II 系统的应用。FPGA 是一门实践性很强的技术,读者不仅需要从书中学习知识,更重要的是在实践中发现问题、解决问题,这样才能更快成长。读者可参考本书的实例,举一反三,在实践中提高自己。

本书编写过程消耗了编者大部分的业余时间,在这期间要感谢我的家人,是他们给予我极大的支持与鼓励,特别是我的爱人肖红英;也要感谢我的同事给予的很多启发与帮助;在本书

的编写过程中,参考了很多的书籍、论文和网络文献,在这里向其作者表示深深谢意;最后特别感谢北京航空航天大学出版社的大力支持。

由于编者水平有限,加之 FPGA 的相关知识日新月异,书中不足之处在所难免,恳请读者指正,编者联系方式:edafarm@163. com。也可以发送邮件到:xdhydcd5@sina. com,与本书策划编辑沟通。

读者朋友可以加入 EDNChina 的《基于 VHDL 的 FPGA 与 Nios II 设计实例》小组(网址: <http://group.ednchina.com/3173/>),这里不仅可以免费下载本书配套视频教程,而且可以和作者面对面交流。也可以从北航出版社网站“下载中心”下载该视频及书中所有实例的源代码。

编 者  
2010 年 12 月



# 录

<b>第 1 章 Quartus II 开发工具的基本操作 .....</b>	1
1.1 项目工程的新建 .....	1
1.2 设计文件的新建 .....	6
1.3 项目工程的编译与综合 .....	10
1.4 项目工程的功能仿真 .....	11
1.5 项目工程的时序仿真 .....	14
1.6 引脚分配与下载 .....	15
1.7 基于 VHDL 的设计 .....	17
1.8 基于 VHDL 和原理图的混合设计 .....	17
本章小结 .....	19
<b>第 2 章 VHDL 的基本结构 .....</b>	20
2.1 VHDL 的历史与特点 .....	20
2.2 VHDL 的优势 .....	21
2.3 VHDL 程序的基本结构 .....	22
2.3.1 第一个 VHDL 程序 .....	22
2.3.2 库的引用 .....	24
2.3.3 实体的声明 .....	25
2.3.4 结构体的描述 .....	26
本章小结 .....	32
<b>第 3 章 VHDL 的数据对象 .....</b>	33
3.1 标识符 .....	33
3.2 数据对象 .....	37
3.2.1 常量 .....	37
3.2.2 变量 .....	40
3.2.3 信号 .....	43



3.2.4 别名 .....	46
3.2.5 常量、变量和信号的比较 .....	46
本章小结 .....	47
<b>第 4 章 VHDL 的数据类型 .....</b>	<b>48</b>
4.1 标量 .....	48
4.1.1 整型 .....	49
4.1.2 实型 .....	52
4.1.3 物理型 .....	52
4.1.4 枚举型 .....	53
4.1.5 标量类型的属性 .....	57
4.2 复合类型 .....	59
4.2.1 数组类型 .....	59
4.2.2 记录类型 .....	61
4.3 access 存取类型 .....	62
4.4 file 文件类型 .....	62
4.5 数据类型转化 .....	62
4.6 子类型 .....	64
本章小结 .....	64
<b>第 5 章 VHDL 的操作符 .....</b>	<b>65</b>
5.1 赋值操作符 .....	65
5.2 逻辑操作符 .....	67
5.3 算术操作符 .....	69
5.4 关系操作符 .....	72
5.5 移位操作符 .....	76
5.6 连接操作符 .....	76
5.7 操作符的优先级 .....	77
5.8 操作符的重载 .....	78
本章小结 .....	78
<b>第 6 章 VHDL 的并行语句 .....</b>	<b>79</b>
6.1 映射语句 .....	81
6.2 赋值语句 .....	85

6.3 进程语句.....	86
6.4 条件选择语句.....	90
6.4.1 when/else 条件选择语句 .....	90
6.4.2 with/select/when 条件选择语句 .....	92
6.4.3 条件选择语句的替换.....	93
6.5 generate 生成语句 .....	95
6.5.1 for/generate 生成语句 .....	95
6.5.2 if/generate 生成语句.....	99
6.6 procedure 语句 .....	99
6.7 块语句 .....	100
6.8 程序包 .....	101
本章小结.....	105

<b>第 7 章 VHDL 的顺序语句.....</b>	<b>106</b>
7.1 顺序赋值语句 .....	109
7.2 wait 语句 .....	111
7.2.1 wait on 语句.....	111
7.2.2 wait until 语句.....	113
7.2.3 wait for 语句 .....	115
7.3 after 语句 .....	116
7.4 if 语句 .....	116
7.4.1 单分支 if 语句 .....	116
7.4.2 两分支 if 语句 .....	118
7.4.3 多分支 if 语句 .....	119
7.5 case 语句 .....	123
7.6 null 语句 .....	129
7.7 loop 语句 .....	129
7.7.1 for/loop 语句 .....	129
7.7.2 while/loop 语句 .....	130
7.8 exit 语句 .....	131
7.9 next 语句 .....	132
7.10 return 语句.....	133
本章小结.....	133

<b>第 8 章 VHDL 的仿真</b> .....	134
8.1 测试文件的设计 .....	134
8.2 利用 modelsim 进行仿真 .....	137
本章小结 .....	142
<b>第 9 章 组合逻辑电路设计</b> .....	143
9.1 门电路逻辑设计 .....	143
9.1.1 基本门电路逻辑设计与仿真 .....	143
9.1.2 组合门电路逻辑设计与仿真 .....	144
9.1.3 门电路逻辑应用一：节能楼梯灯控制开关 .....	146
9.1.4 门电路逻辑应用二：多人表决器 .....	147
9.2 编码器与译码器设计 .....	149
9.2.1 编码器设计 .....	149
9.2.2 译码器设计 .....	150
9.2.3 单个数码管控制器 .....	152
本章小结 .....	155
<b>第 10 章 时序逻辑电路设计</b> .....	156
10.1 D 触发器 .....	156
10.2 JK 触发器 .....	157
10.3 T 触发器 .....	159
10.4 移位寄存器 .....	161
10.5 计数器 .....	162
10.6 分频器 .....	164
本章小结 .....	165
<b>第 11 章 多位数码管的动态扫描显示</b> .....	166
11.1 多位数码管的显示原理 .....	166
11.2 多位数码管的代码设计 .....	167
本章小结 .....	172
<b>第 12 章 信道加密与解密</b> .....	173
12.1 信号的加密 .....	173
12.2 信号的解密 .....	175

本章小结.....	179
<b>第 13 章 CRC 编码 .....</b>	<b>180</b>
13.1 CRC 码原理 .....	180
13.2 CRC 编码方法一 .....	182
13.3 CRC 编码方法二 .....	183
13.4 CRC 编码方法三 .....	186
本章小结.....	187
<b>第 14 章 字符型 LCD1602 的显示控制 .....</b>	<b>188</b>
14.1 字符型 LCD1602 介绍 .....	188
14.2 字符型 LCD1602 显示控制 .....	190
14.3 代码设计.....	194
本章小节.....	206
<b>第 15 章 SDRAM 读/写操作的实现 .....</b>	<b>207</b>
15.1 K4S641632K 简介 .....	207
15.2 SDRAM 的基本操作 .....	208
15.2.1 芯片初始化.....	208
15.2.2 行有效.....	209
15.2.3 列读/写 .....	209
15.2.4 读操作.....	209
15.2.5 写操作.....	210
15.3 代码设计.....	210
15.4 SDRAM 读/写验证 .....	223
本章小结.....	228
<b>第 16 章 第一个 Nios II 系统 .....</b>	<b>229</b>
16.1 Nios II 处理器基本特征 .....	229
16.2 Nios II 硬件环境的搭建 .....	230
16.3 Nios II 软件设计 .....	248
本章小结.....	254

<b>第 17 章 PIO 核的应用</b>	255
17.1 并行输入/输出的功能与特点	255
17.1.1 并行输入/输出的功能描述	255
17.1.2 PIO 配置选项	256
17.1.3 PIO 寄存器描述	258
17.2 并行输入/输出核应用硬件环境的搭建	259
17.3 Nios II 软件设计	286
本章小结	290
<b>第 18 章 UART 核的应用</b>	291
18.1 UART 的功能与特点	291
18.1.1 UART 的功能描述	291
18.1.2 UART 配置选项	291
18.1.3 UART 寄存器描述	293
18.2 UART 核应用硬件环境的搭建	295
18.3 Nios II 软件设计	301
本章小结	306
<b>第 19 章 Interval Timer 核的应用</b>	307
19.1 Interval Timer 的功能与特点	307
19.1.1 Interval Timer 的功能描述	307
19.1.2 定时器配置选项	308
19.1.3 定时器寄存器描述	308
19.2 定时器核应用硬件环境的搭建	311
19.3 Nios II 软件设计	316
本章小结	325
<b>第 20 章 DMA 核的应用</b>	326
20.1 DMA 的功能与特点	326
20.1.1 DMA 的功能描述	326
20.1.2 DMA 配置选项	327
20.1.3 DMA 寄存器描述	328
20.2 DMA 应用硬件环境的搭建	330

20.3 Nios II 软件设计 .....	333
本章小结.....	344
<b>第 21 章 基于 DS18B20 数字温度传感器的应用 .....</b>	<b>345</b>
21.1 DS18B20 概述 .....	345
21.1.1 DS18B20 简介 .....	345
21.1.2 DS18B20 内部结构 .....	347
21.1.3 DS18B20 读/写时序 .....	349
21.2 基于 DS18B20 温度传感器的应用硬件环境的搭建 .....	351
21.3 Nios II 软件设计 .....	353
本章小结.....	360
<b>第 22 章 基于 PCF8563 的时钟应用 .....</b>	<b>361</b>
22.1 PCF8563 概述 .....	361
22.1.1 PCF8563 简介 .....	361
22.1.2 PCF8563 时序介绍 .....	363
22.2 硬件环境的搭建.....	365
22.3 Nios II 软件设计 .....	371
本章小结.....	387
<b>参考文献.....</b>	<b>388</b>
<b>VHDL 知识点索引 .....</b>	<b>389</b>

# 第 1 章

## Quartus II 开发工具的基本操作

本章主要介绍 Quartus II 开发工具的基本操作,包括项目工程的新建、设计文件的新建、设计的编译和设计的仿真。通过以上基本操作的介绍能让读者对 Quartus II 开发工具有个基本的了解,以便对以后的学习有动手操作的基础。Quartus II 是一款功能非常强大的软件,包含设计、仿真、验证和分析等多种功能,但是工程师不可能也没必要掌握它的所有功能。初学者可以从常用的功能作为切入点,随着开发与学习的不断深入逐渐掌握需要的功能。本章介绍用 FPGA 实现一个“非门”的逻辑功能,以此来系统介绍 Quartus 实现一个 FPGA 项目开发的基本操作。

### 1.1 项目工程的新建

一个 FPGA 项目可简单理解为一片 FPGA 芯片对应一个上层数据集合。它包括设计文件、下载文件、配置文件、工程设置、说明文件和过程文件等。下面开始项目工程的新建,打开 Quartus II 软件,如图 1-1 所示。

选择 File→New Project Wizard 菜单项,则弹出 New Project Wizard: Introduction 对话框,如图 1-2 所示。

单击图 1-2 中的 Next 按钮,则进入项目工程的目录、项目工程的名称和顶层文件设置对话框,如图 1-3 所示。

在图 1-3 中,分别设置了项目工程的目录、项目工程的名称和项目工程的顶层文件名。一般需要为每一个项目工程新建一个文件夹,项目工程的名称可以与文件夹的名称一样也可以不一样,顶层文件名可以与项目工程的名称一样也可以不一样,这里为了保持一致性都设置为一样。按照图 1-3 设置后,单击 Next 进入文件添加对话框,如图 1-4 所示。

## 基于 VHDL 的 FPGA 和 Nios II 实例精炼




图 1-1 Quartus II 界面




图 1-2 New Project Wizard: Introduction 对话框




图 1-3 New Project Wizard: Directory, Name, Top-Level Entry 对话框




图 1-4 New Project Wizard: Add Files 对话框

在图 1-4 中,如果事先有设计好的设计文件,则可以在这个对话框中加入到项目工程中;如果没有,则直接单击 Next 进入 FPGA 芯片选择对话框,如图 1-5 所示。




图 1-5 New Project Wizard: Family & Device Settings 对话框

在图 1-5 中选择 FPGA 芯片,在 Device family 标签中 Family 下拉框中选择 FPGA 芯片系列,这里选择 Cyclone II;在右边 Show in 'Available device' list 标签中选择相应的封装、引脚数和速度等级;最后在 Available devices 栏中选择相应的 FPGA 芯片。确定选择后,单击 Next 进入第三方 EDA 工具选择对话框,如图 1-6 所示。

在图 1-6 中进行第三方 EDA 工具的设置,包括综合工具、仿真工具和时序分析工具,这里不设置,保持<None>不变,单击 Next 进入项目工程小结对话框,如图 1-7 所示。

图 1-7 列出了刚刚新建项目工程的一些基本信息,包括项目工程目录、项目工程名称、顶层设计名、FPGA 芯片系列及型号等信息。如果在这个对话框发现有错,则单击 Back 进行重新设置。最后单击 Finish 完成项目工程的新建,并返回到 Quartus II 界面。




图 1-6 New Project Wizard: EDA Tool Settings 对话框




图 1-7 New Project Wizard: Summary 对话框