

Altera 公司推荐 FPGA/CPLD 培训教材



# Altera FPGA/CPLD 设计


## (高级篇) (第2版)

EDA 先锋工作室 吴继华 蔡海宁 王诚 编著

Altera 公司 审校




NLIC 2970677235



赠 Altera Quartus II  
Web 版软件



人民邮电出版社  
POSTS & TELECOM PRESS



Altera公司推荐 FPGA/CPLD 培训教材

# Altera FPGA/CPLD 设计 (高级篇) (第2版)

EDA 先锋工作室 吴继华 蔡海宁 王诚 编著

Altera公司 审校



人民邮电出版社

Stratix® IV

## 图书在版编目 (C I P) 数据

Altera FPGA/CPLD设计. 高级篇 / 吴继华, 蔡海宁,  
王诚编著. — 2版. — 北京 : 人民邮电出版社, 2011.2  
ISBN 978-7-115-24666-0

I. ①A… II. ①吴… ②蔡… ③王… III. ①可编程  
序逻辑器件—系统设计 IV. ①TP332.1

中国版本图书馆CIP数据核字(2010)第258343号

## 内 容 提 要

本书结合作者多年工作经验, 深入地讨论了 Altera FPGA/CPLD 的设计和优化技巧。在讨论 FPGA/CPLD 设计指导原则的基础上, 介绍了 Altera 器件的高级应用; 引领读者学习逻辑锁定设计工具, 详细讨论了时序约束与静态时序分析方法; 结合实例讨论如何进行设计优化, 介绍了 Altera 的可编程器件的高级设计工具与系统级设计技巧。

本书附带光盘中收录了 Altera Quartus II Web 版软件, 读者可以安装使用, 同时还收录了本书所有实例的完整工程、源代码和使用说明文件, 便于读者边学边练, 提高实际应用能力。

本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材, 也可作为硬件工程师和 IC 工程师的实用工具书。



### Altera FPGA/CPLD 设计 (高级篇) (第 2 版)

- ◆ 编 著 EDA 先锋工作室 吴继华 蔡海宁 王 诚
- 审 校 Altera 公司
- 责任编辑 李永涛
- ◆ 人民邮电出版社出版发行     北京市崇文区夕照寺街 14 号
- 邮编 100061    电子函件 315@ptpress.com.cn
- 网址 <http://www.ptpress.com.cn>
- 三河市海波印务有限公司印刷
- ◆ 开本: 787×1092 1/16
- 印张: 21.5
- 字数: 524 千字                                  2011 年 2 月第 2 版
- 印数: 1~4 000 册                                  2011 年 2 月河北第 1 次印刷

ISBN 978-7-115-24666-0

定价: 49.00 元 (附光盘)

读者服务热线: (010) 67132692   印装质量热线: (010) 67129223

反盗版热线: (010) 67171154

广告经营许可证: 京崇工商广字第0021号



## 工作室简介

EDA 先锋工作室是与人民邮电出版社紧密合作的一支电子设计领域专业书籍创作队伍。该工作室的成员都是国内外著名电子、通信、半导体行业的资深研发人员、技术支持、市场营销、信息咨询和管理人员。

本工作室的宗旨为：联合国内外 EDA 设计人才，培养 EDA 设计专业队伍，推动我国 EDA 技术的发展。本工作室的主要工作范围为：创作 EDA 相关技术图书，培养国内 EDA 设计专业人才，设计研发电子产品。EDA 先锋工作室擅长的技术领域有 FPGA/CPLD 设计、ASIC 设计、高速 PCB 设计和嵌入式系统设计等。EDA 先锋工作室愿意与各界有识之士开展积极的合作！

## 已出版书籍

- 《Altera FPGA/CPLD 设计（基础篇）》
- 《Altera FPGA/CPLD 设计（高级篇）》
- 《设计与验证——Verilog HDL》
- 《Cadence Concept HDL & Allegro 原理图与 PCB 设计》
- 《Xilinx ISE 9.x FPGA/CPLD 设计指南》
- 《FPGA/CPLD 设计工具——Xilinx ISE 使用详解》

EDA 先锋工作室非常重视您的批评和建议，您可以通过电子函件以及网站反馈您的需求、建议与指正。

电子函件：alterabook@gmail.com。

## EDA 先锋工作室

**主编：**王 诚

**副主编：**吴继华 薛小刚 钟信潮

**编 委：**李 楠 蔡海宁 赵延宾 庞 健 袁 园

范丽珍 葛毅敏 由武军 周海涛 薛 宁

路 远 梁晓明 侯小辉 寿开宇 吴 蕾

胡安琪 吴卫旋 张伟平

## Preface

Founded in 1983, Altera Corporation is headquartered in Silicon Valley and has over 2,600 employees in 19 countries. As the pioneer in System-on-a-Programmable-Chip(SOPC), Altera offers innovative custom logic solutions to its 12,000 customers by combining programmable logic device(PLD)and ASIC technologies, fully integrated software design tools, hardware development kits, optimized intellectual property (IP) cores, versatile embedded processors and comprehensive technical support.

Since inventing the world's first reprogrammable logic device in 1984, Altera has been the leader in innovative custom logic solutions, addressing a range of customer needs such as low power consumption, high performance, flexibility, quick time-to-market and low cost in a wide variety of industries including automotive, broadcast, computer & storage, consumer, industrial, medical, military, test & measurement, wireless and wireline communications.

Altera's offering includes:

- Industry-leading FPGA and CPLD products as well as unique HardCopy® ASIC series which provide the lowest risk path to high volume ASIC production.
- Powerful software development tools that offer the industry's greatest ease-of-use, best quality of results and highest productivity.
- A complete portfolio of optimized IP cores.
- Customizable embedded soft processors.
- Off-the-shelf development kits.

As end-market requirements evolve, the complexity of our customers' products, and in turn the capability of our custom logic solutions, is growing rapidly. As a result, design engineers lack sufficient knowledge of design methodologies to tackle these increasing demands. Reference materials and guidelines developed locally in China are highly beneficial for designers looking to adopt the latest custom logic solutions and leverage Altera's leading products and technologies.

I'm pleased to recommend the second editions of *Altera® FPGA/CPLD Designs (Entry Level)* and *Altera® FPGA/CPLD Designs (Advanced Level)*. Compared with the first editions, the second editions have updated the content to reflect the latest Altera devices and design tools. These two books contain not only an introduction of traditional PLD technologies and design skills, but also explain the System-on-a-Programmable-Chip(SOPC)concept, the highly popular Nios® and Nios® II embedded processors and the innovative HardCopy® ASIC technology.

These two books take a unique approach to explain design methodologies and help build advanced PLD design skills while introducing Altera's devices and Quartus® II design software. They are rich in design examples which facilitate a deep understanding of the concepts presented and help to develop good design habits through hands-on practice.

I hope you enjoy these excellent books and wish you success in your programmable logic designs!

Erhaan Shaikh

Vice President & Managing Director, Asia Pacific

Altera International Limited

## 序

Altera 公司成立于 1983 年，总部位于硅谷，2600 多名员工分布在 19 个国家。作为可编程芯片系统（SOPC）的创始企业，Altera 结合了可编程逻辑器件（PLD）和 ASIC 技术，实现了软件设计工具、硬件开发套件、知识产权（IP）内核、通用嵌入式处理器的全面集成，为 12000 多家用户提供创新定制逻辑方案，以及广泛的技术支持。

自从 1984 年发明世界上第一款可编程逻辑器件以来，Altera 一直是创新定制逻辑解决方案的领先者，满足了汽车、广播、计算机和存储、消费类、工业、医疗、军事、测试测量、无线和固网通信等各行各业的多种客户需求，例如低功耗、高性能、灵活性、产品迅速面市和低成本等。

Altera 的产品包括：

- 业界领先的 FPGA 和 CPLD 产品以及独特的 HardCopy ASIC 系列，该系列为广大批量 ASIC 产品提供低风险途径。
- 功能强大的软件开发工具，是业界最容易使用、结果质量最佳、效能最高的工具。
- 全系列优化 IP 内核。
- 可定制嵌入式软核处理器。
- 可立即使用的开发套件。

随着最终市场需求的发展，用户产品越来越复杂，我们的定制逻辑容量也随之快速增长。结果，设计工程师没有足够的设计方法和知识来满足需求的增长。设计人员在采用最新定制逻辑解决方案以及 Altera 前沿产品和技术时，可以充分利用我们在中国本地开发的参考材料和指南。

我非常荣幸地向您推荐第二版的《Altera FPGA/CPLD 设计（基础篇）》和《Altera FPGA/CPLD 设计（高级篇）》。与第一版相比，第二版对内容进行了更新以反映 Altera 最新器件和设计工具。这两本书不仅介绍了传统 PLD 技术和设计技巧，而且还解释了可编程芯片系统（SOPC）概念，非常流行的 Nios 和 Nios II 嵌入式处理器以及创新的 HardCopy ASIC 技术。

这两本书以独特的视角解释了设计方法，帮助您掌握高级 PLD 设计技巧，还介绍了 Altera 器件和 Quartus II 设计软件。这些书有丰富的设计实例，通过实际练习，能帮助您深入理解概念，养成良好的设计习惯。

希望您能够从这些优秀的书中受益，预祝您的可编程逻辑设计获得成功！

Erhaan Shaikh

亚太区副总裁兼总经理

Altera 公司

# 关于本书

## 内容和特点

FPGA/CPLD、DSP 和 CPU 被称为未来数字电路系统的 3 块基石，也是目前硬件设计研究的热点。与传统电路设计方法相比，FPGA/CPLD 具有功能强大，开发过程投资小、周期短，可反复编程修改，保密性能好，开发工具智能化等特点，特别是随着电子工艺的不断改进，低成本 FPGA/CPLD 器件推陈出新，这一切促使 FPGA/CPLD 成为当今硬件设计的首选方式之一。可以说 FPGA/CPLD 设计技术是当今高级硬件工程师与 IC 工程师的必备技能。

我国可编程逻辑器件设计技术落后于国外，目前立足工程实践，系统地介绍最新 FPGA/CPLD 设计工具的中文书籍较为贫乏。在这种情况下，为了满足广大工科在校生了解业界流行的高效 FPGA/CPLD 设计技术的需要，提高硬件工程师与 IC 工程师的工程实践技巧，我们编写了《Altera FPGA/CPLD 设计（基础篇）》和《Altera FPGA/CPLD 设计（高级篇）》。这两本书出版以来，广受读者好评，但随着技术的不断发展，器件型号和软件版本的不断更新，原有图书的内容和知识体系已经不适应目前的读者需求，为此我们根据 Altera 推出的一系列新型 FPGA，以及新版 Quartus II 软件的特性，对上述两本书进行了改版升级。

升级后的图书涵盖了 Altera 主流 FPGA/CPLD 的硬件结构与特性，详尽地讨论了 Quartus II 与第三方 EDA 工具的设计方法，系统地阐述了 Altera 可编程逻辑设计优化技术。

本书共 7 章，各章内容简介如下。

- 第 1 章 探讨了可编程逻辑设计的基本原则和常用思想与技巧，并详细地讨论了 Altera 推荐的 Coding Style。
- 第 2 章 分别介绍了 Altera 器件的时钟管理、片内存储器、数字信号处理、片外高速存储器、差分接口与 DPA、高速串行收发器等高级硬件特性与应用方法。
- 第 3 章 重点介绍 LogicLock 设计方法。
- 第 4 章 在介绍时序分析的基本概念与常用约束方法的基础上，讨论了高级时序分析的技巧。
- 第 5 章 介绍资源利用率优化、I/O 时序优化、最高频率优化等设计优化的实用技术，并讨论了如何使用 DSE 进行优化的方法。
- 第 6 章 介绍 Tcl 脚本、HardCopy、Nios II 处理器、DSP Builder 等高级工具的使用方法。
- 第 7 章 重点讨论了信号完整性、电源设计、功耗分析与热设计、SERDES 与高速系统设计等系统级设计技巧。

本书的主要特点介绍如下。

- **全面系统：**涵盖了 Altera 软、硬件设计技术，基础与高级设计工具，全面系统地论述了 Altera 可编程设计技术。
- **实用价值高：**本书的作者都有丰富的 FPGA/CPLD、数字 ASIC 设计经验，本书立足于工程实践的需要，对工程设计有显著的指导意义。
- **内容新颖：**本书的作者长期工作在可编程逻辑设计的最前沿，与 FPGA 器件制造公司和 EDA 软件设计公司联系紧密，所以有幸能够在第一时间内使用最新

版本的 FPGA/CPLD 设计工具。书中涉及的所有工具均根据较新资料撰写，使图书介绍的内容新颖。

- 剖析深刻：书中对 FPGA/CPLD 设计的基本原理、方法有较为详尽的论述，对各种设计工具的介绍并不局限于操作方法，而是结合作者多年的工作经验与心得，从较深的层面对各个工具的特点进行剖析。

## 读者对象

本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体学等理工专业的教材，也可作为硬件工程师和 IC 工程师的实用工具书。

## 附盘内容

配套光盘提供了书中所有示例的完整工程文件、设计源文件和说明文件。

每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用 Quartus II 或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等，请读者将设计源文件复制到计算机硬盘上，并按照书中的操作步骤自行操作练习。示例说明文件包含了示例的详细信息和操作指南。

另外，经 Altera 公司特别授权，光盘中收录了新版 Altera Quartus II Web 版软件、相关器件手册和技术文档。新的 Altera Quartus II Web 版软件不需要申请 License。在此，我们对 Altera 公司的强力支持表示真挚的感谢！

## 本书约定

为了方便读者阅读，书中设计了 4 个小图标，它们代表的含义如下。



行家指点：用于介绍使用经验和心得，或罗列重要的概念。



注意事项：用于提醒读者应该注意的问题。



多学一招：用于介绍实现同一功能的不同方法。



操作实例：用于引出一个操作题目和相应的一组操作步骤。

本书的主要章节由王诚和吴继华执笔，全书由 Altera 资深应用工程师蔡海宁统一修改整理。

Altera 南中国区应用工程经理郭晶先生，Altera 北中国区应用工程经理李健先生，资深高速技术专家韦俊伟先生，高速应用工程师宋建、路增援先生，软件应用工程师阮臻、杨卿先生对全书进行了审校。中国区大客户销售总监钟屹先生，亚太区应用工程总监罗炜亮先生，亚太区技术支持总监邓海涛先生，亚太区技术支持经理罗小锋、曹烨、袁亚东先生对本书提出了许多建设性意见，并给予作者多方面的帮助。Altera 亚太区市场部经理陈国裕先生，罗嘉莺女士、林少青女士，积极参与本书出版工作的组织与协调，在此一并表示衷心的感谢。在这里要特别感谢 Altera 亚太区副总裁 Erhaan Shaikh 先生在百忙之中亲自为本书撰写序言，

并由亚太区市场部经理 Jennifer Lo 女士翻译成中文。感谢所有关心并支持本书的同仁佳友！

感谢您选择了本书，如果您对书中内容有任何困惑和建议，请与我们联系。

电子函件：alterabook@gmail.com（作者），liyongtao@ptpress.com.cn（责任编辑）。

如果您需要得到 Altera 更全面的服务与技术支持，请访问 <http://www.altera.com.cn>。

## EDA 先锋工作室

2010 年 12 月

### 容内盘搁

容内盘搁，即硬盘，是存储器的一种，常用于计算机、服务器、嵌入式系统等设备中。硬盘是一种非易失性存储器，主要由一个或多个刚性盘片组成，每个盘片上都有一个或多个磁道。硬盘的工作原理类似于磁带机，通过读写头在磁道上读写数据。硬盘通常由一个或多个硬盘驱动器组成，每个驱动器包含一个或多个硬盘。硬盘驱动器通过串行 ATA (SATA) 或 SCSI 接口与计算机连接。硬盘驱动器通常具有较高的容量和较快的数据传输速率，广泛应用于个人电脑、服务器、工作站、嵌入式系统等领域。硬盘驱动器的主要组成部分包括硬盘本体、硬盘盒、硬盘线缆等。

### 宝内件本

宝内件本，即宝内件，是计算机硬件中的一种存储器，常用于嵌入式系统、工业控制等领域。宝内件通常是指一种闪存存储器，具有非易失性，可以在断电后仍能保持数据。宝内件通常由一个或多个闪存芯片组成，通过串行闪存接口与外部控制器连接。宝内件具有较高的数据读写速度和较长的使用寿命，广泛应用于各种嵌入式应用场合。宝内件的主要组成部分包括闪存芯片、闪存控制器、闪存线缆等。

宝内件本，即宝内件，是计算机硬件中的一种存储器，常用于嵌入式系统、工业控制等领域。宝内件通常是指一种闪存存储器，具有非易失性，可以在断电后仍能保持数据。宝内件通常由一个或多个闪存芯片组成，通过串行闪存接口与外部控制器连接。宝内件具有较高的数据读写速度和较长的使用寿命，广泛应用于各种嵌入式应用场合。宝内件的主要组成部分包括闪存芯片、闪存控制器、闪存线缆等。

# 目 录

<b>第1章 可编程逻辑设计指导原则</b>	1
1.1 可编程逻辑基本设计原则	1
1.1.1 面积和速度的平衡与互换原则	1
1.1.2 硬件原则	11
1.1.3 系统原则	13
1.1.4 同步设计原则	17
1.2 可编程逻辑常用设计思想与技巧	19
1.2.1 乒乓操作	19
1.2.2 串并转换	21
1.2.3 流水线操作	22
1.2.4 异步时钟域数据同步	23
1.3 Altera 推荐的 Coding Style	27
1.3.1 Coding Style 的含义	27
1.3.2 结构层次化编码 (Hierarchical Coding)	27
1.3.3 模块划分的技巧 (Design Partitioning)	29
1.3.4 组合逻辑的注意事项	30
1.3.5 时钟设计的注意事项	33
1.3.6 全局异步复位资源	39
1.3.7 判断比较语句 case 和 if...else 的优先级	39
1.3.8 使用 Pipelining 技术优化时序	39
1.3.9 模块复用与 Resource Sharing	40
1.3.10 逻辑复制	42
1.3.11 香农扩展运算	43
1.3.12 信号敏感表	46
1.3.13 状态机设计的一般原则	46
1.3.14 Altera Megafunction 资源的使用	48
1.3.15 三态信号的设计	49
1.3.16 加法树的设计	49
1.4 小结	52
1.5 问题与思考	52
<b>第2章 Altera 器件高级特性与应用</b>	53
2.1 时钟管理	53
2.1.1 时序问题	53
2.1.2 锁相环应用	60

2.2 片内存储器 .....	69
2.2.1 RAM 的普通用法 .....	69
2.2.2 RAM 用做移位寄存器 .....	73
2.2.3 RAM 实现固定系数乘法 .....	74
2.3 数字信号处理 .....	75
2.3.1 DSP 块资源 .....	75
2.3.2 工具支持 .....	79
2.3.3 典型应用 .....	79
2.4 片外高速存储器 .....	80
2.4.1 存储器简介 .....	80
2.4.2 ZBT SRAM 接口设计 .....	83
2.4.3 DDR SDRAM 接口设计 .....	85
2.4.4 QDR SRAM 接口设计 .....	99
2.4.5 DDR3、QDR II+ 和 RLDRAM II+ .....	100
2.4.6 软件支持和应用实例 .....	100
2.5 高速差分接口和 DPA .....	102
2.5.1 高速差分接口的需求 .....	102
2.5.2 器件的专用资源 .....	102
2.5.3 动态相位调整电路（DPA） .....	109
2.5.4 软件支持和应用实例 .....	111
2.6 高速串行收发器 .....	115
2.7 小结 .....	116
2.8 问题与思考 .....	116
<b>第 3 章 LogicLock 设计方法 .....</b>	<b>117</b>
3.1 LogicLock 设计方法简介 .....	117
3.1.1 LogicLock 设计方法的目标 .....	118
3.1.2 LogicLock 设计流程 .....	120
3.1.3 LogicLock 设计方法支持的器件族 .....	120
3.2 LogicLock 区域 .....	120
3.2.1 Region 的类型与常用属性值 .....	121
3.2.2 Region 的创建方法 .....	122
3.2.3 Region 的层次结构 .....	127
3.2.4 指定 Region 的逻辑内容 .....	128
3.3 LogicLock 的约束注意事项 .....	130
3.3.1 约束优先级 .....	130
3.3.2 规划 LogicLock 区域 .....	131
3.3.3 向 LogicLock 区域中布置器件特性 .....	131
3.3.4 虚拟引脚（Virtual Pins） .....	132

3.4 反标注布线信息 .....	133
3.4.1 导出反标注布线信息 .....	134
3.4.2 导入反标注布线信息 .....	136
3.5 LogicLock 设计方法支持的 Tcl Scripts .....	136
3.6 Quartus II 基于模块化的设计流程 .....	137
3.7 小结 .....	147
3.8 问题与思考 .....	147
<b>第 4 章 时序约束与时序分析 .....</b>	<b>148</b>
4.1 时序约束与时序分析基础 .....	148
4.1.1 周期与最高频率 .....	149
4.1.2 利用 Quartus II 工具分析设计 .....	151
4.1.3 时钟建立时间 .....	154
4.1.4 时钟保持时间 .....	155
4.1.5 时钟输出延时 .....	155
4.1.6 引脚到引脚的延迟 .....	156
4.1.7 Slack .....	156
4.1.8 时钟偏斜 .....	157
4.1.9 Quartus II 时序分析工具和优化向导 .....	157
4.2 设置时序约束的常用方法 .....	158
4.2.1 指定全局时序约束 .....	159
4.2.2 指定个别时钟约束 .....	163
4.3 高级时序分析 .....	171
4.3.1 时钟偏斜 .....	171
4.3.2 多时钟域 .....	173
4.3.3 多周期约束 .....	173
4.3.4 伪路径 .....	180
4.3.5 修正保持时间违例 .....	182
4.3.6 异步时钟域时序分析 .....	183
4.4 最小化时序分析 .....	184
4.5 使用 Tcl 工具进行高级时序分析 .....	185
4.6 TimeQuest 简介 .....	186
4.7 小结 .....	189
4.8 问题与思考 .....	189
<b>第 5 章 设计优化 .....</b>	<b>190</b>
5.1 解读设计 .....	190
5.1.1 内部时钟域 .....	191
5.1.2 多周期路径和伪路径 .....	192

5.1.3 I/O 接口的时序要求 .....	193
5.1.4 平衡资源的使用 .....	193
5.2 设计优化的基本流程和首次编译 .....	194
5.2.1 设计优化基本流程 .....	194
5.2.2 首次编译的约束和设置 .....	195
5.2.3 查看编译报告 .....	197
5.3 资源利用优化 .....	199
5.3.1 设计代码优化 .....	200
5.3.2 资源重新分配 .....	200
5.3.3 解决互连资源紧张的问题 .....	202
5.3.4 逻辑综合面积优化 .....	202
5.3.5 网表面积优化 .....	206
5.3.6 寄存器打包 .....	208
5.3.7 Quartus II 中的资源优化顾问 .....	210
5.4 I/O 时序优化 .....	210
5.4.1 执行时序驱动的编译 .....	210
5.4.2 使用 IOE 中的触发器 .....	211
5.4.3 可编程输入/输出延时 .....	214
5.4.4 使用锁相环对时钟移相 .....	216
5.4.5 其他 I/O 时序优化方法 .....	217
5.5 最高时钟频率优化 .....	218
5.5.1 设计代码优化 .....	218
5.5.2 逻辑综合速度优化 .....	224
5.5.3 布局布线器设置 .....	226
5.5.4 网表优化和物理综合 .....	227
5.5.5 使用 LogicLock 对局部进行优化 .....	232
5.5.6 位置约束、手动布局和反标注 .....	233
5.5.7 Quartus II 中的时序优化顾问 .....	234
5.6 使用 DSE 工具优化设计 .....	235
5.6.1 为什么需要 DSE .....	235
5.6.2 什么是 DSE，如何使用 .....	235
5.7 如何减少编译时间 .....	237
5.8 设计优化实例 .....	238
5.9 小结 .....	241
5.10 问题与思考 .....	242
<b>第 6 章 Altera 其他高级工具 .....</b>	<b>243</b>
6.1 命令行与 Tcl 脚本 .....	243
6.1.1 命令行脚本 .....	244

6.1.2	Tcl 脚本 .....	248
6.1.3	使用命令行和 Tcl 脚本 .....	252
6.2	HardCopy 流程 .....	253
6.2.1	结构化 ASIC .....	253
6.2.2	HardCopy 器件 .....	256
6.2.3	HardCopy 设计流程 .....	258
6.3	基于 Nios II 处理器的嵌入式系统设计 .....	261
6.3.1	Nios II 处理器系统 .....	261
6.3.2	Avalon 交换结构 .....	264
6.3.3	使用 SOPC Builder 构建系统硬件 .....	267
6.3.4	Nios II IDE 集成开发环境 .....	270
6.3.5	Nios II 系统典型应用 .....	276
6.4	DSP Builder 工具 .....	279
6.4.1	DSP Builder 设计流程 .....	279
6.4.2	与 SOPC Builder 一起构建系统 .....	283
6.5	小结 .....	284
6.6	问题与思考 .....	284
	<b>第 7 章 FPGA 系统级设计技术 .....</b>	<b>285</b>
7.1	信号完整性及常用 I/O 电平标准 .....	285
7.1.1	信号完整性 .....	285
7.1.2	单端标准 .....	290
7.1.3	差分标准 .....	294
7.1.4	伪差分标准 .....	297
7.1.5	片上终端电阻 .....	297
7.2	电源完整性设计 .....	298
7.2.1	电源完整性 .....	298
7.2.2	同步翻转噪声 .....	299
7.2.3	非理想回路 .....	302
7.2.4	低阻抗电源分配系统 .....	305
7.3	功耗分析和热设计 .....	309
7.3.1	功耗的挑战 .....	309
7.3.2	FPGA 的功耗 .....	309
7.3.3	热设计 .....	311
7.4	SERDES 与高速系统设计 .....	313
7.4.1	SERDES 的基本概念 .....	314
7.4.2	Altera Stratix IV GX 中 SERDES 的基本结构 .....	317
7.4.3	典型高速系统应用框图举例 .....	323
7.4.4	高速 PCB 设计注意事项 .....	327

8.1 7.5 小结	329
8.2 7.6 问题与思考	330

8.3	
8.4	
8.5	
8.6	
8.7	
8.8	
8.9	
8.10	
8.11	
8.12	
8.13	
8.14	
8.15	
8.16	
8.17	
8.18	
8.19	
8.20	
8.21	
8.22	
8.23	
8.24	
8.25	
8.26	
8.27	
8.28	
8.29	
8.30	
8.31	
8.32	
8.33	
8.34	
8.35	
8.36	
8.37	
8.38	
8.39	
8.40	
8.41	
8.42	
8.43	
8.44	
8.45	
8.46	
8.47	
8.48	
8.49	
8.50	
8.51	
8.52	
8.53	
8.54	
8.55	
8.56	
8.57	
8.58	
8.59	
8.60	
8.61	
8.62	
8.63	
8.64	
8.65	
8.66	
8.67	
8.68	
8.69	
8.70	
8.71	
8.72	
8.73	
8.74	
8.75	
8.76	
8.77	
8.78	
8.79	
8.80	
8.81	
8.82	
8.83	
8.84	
8.85	
8.86	
8.87	
8.88	
8.89	
8.90	
8.91	
8.92	
8.93	
8.94	
8.95	
8.96	
8.97	
8.98	
8.99	
8.100	
8.101	
8.102	
8.103	
8.104	
8.105	
8.106	
8.107	
8.108	
8.109	
8.110	
8.111	
8.112	
8.113	
8.114	
8.115	
8.116	
8.117	
8.118	
8.119	
8.120	
8.121	
8.122	
8.123	
8.124	
8.125	
8.126	
8.127	
8.128	
8.129	
8.130	
8.131	
8.132	
8.133	
8.134	
8.135	
8.136	
8.137	
8.138	
8.139	
8.140	
8.141	
8.142	
8.143	
8.144	
8.145	
8.146	
8.147	
8.148	
8.149	
8.150	
8.151	
8.152	
8.153	
8.154	
8.155	
8.156	
8.157	
8.158	
8.159	
8.160	
8.161	
8.162	
8.163	
8.164	
8.165	
8.166	
8.167	
8.168	
8.169	
8.170	
8.171	
8.172	
8.173	
8.174	
8.175	
8.176	
8.177	
8.178	
8.179	
8.180	
8.181	
8.182	
8.183	
8.184	
8.185	
8.186	
8.187	
8.188	
8.189	
8.190	
8.191	
8.192	
8.193	
8.194	
8.195	
8.196	
8.197	
8.198	
8.199	
8.200	
8.201	
8.202	
8.203	
8.204	
8.205	
8.206	
8.207	
8.208	
8.209	
8.210	
8.211	
8.212	
8.213	
8.214	
8.215	
8.216	
8.217	
8.218	
8.219	
8.220	
8.221	
8.222	
8.223	
8.224	
8.225	
8.226	
8.227	
8.228	
8.229	
8.230	
8.231	
8.232	
8.233	
8.234	
8.235	
8.236	
8.237	
8.238	
8.239	
8.240	
8.241	
8.242	
8.243	
8.244	
8.245	
8.246	
8.247	
8.248	
8.249	
8.250	
8.251	
8.252	
8.253	
8.254	
8.255	
8.256	
8.257	
8.258	
8.259	
8.260	
8.261	
8.262	
8.263	
8.264	
8.265	
8.266	
8.267	
8.268	
8.269	
8.270	
8.271	
8.272	
8.273	
8.274	
8.275	
8.276	
8.277	
8.278	
8.279	
8.280	
8.281	
8.282	
8.283	
8.284	
8.285	
8.286	
8.287	
8.288	
8.289	
8.290	
8.291	
8.292	
8.293	
8.294	
8.295	
8.296	
8.297	
8.298	
8.299	
8.300	
8.301	
8.302	
8.303	
8.304	
8.305	
8.306	
8.307	
8.308	
8.309	
8.310	
8.311	
8.312	
8.313	
8.314	
8.315	
8.316	
8.317	
8.318	
8.319	
8.320	
8.321	
8.322	
8.323	
8.324	
8.325	
8.326	
8.327	
8.328	
8.329	
8.330	
8.331	
8.332	
8.333	
8.334	
8.335	
8.336	
8.337	
8.338	
8.339	
8.340	
8.341	
8.342	
8.343	
8.344	
8.345	
8.346	
8.347	
8.348	
8.349	
8.350	
8.351	
8.352	
8.353	
8.354	
8.355	
8.356	
8.357	
8.358	
8.359	
8.360	
8.361	
8.362	
8.363	
8.364	
8.365	
8.366	
8.367	
8.368	
8.369	
8.370	
8.371	
8.372	
8.373	
8.374	
8.375	
8.376	
8.377	
8.378	
8.379	
8.380	
8.381	
8.382	
8.383	
8.384	
8.385	
8.386	
8.387	
8.388	
8.389	
8.390	
8.391	
8.392	
8.393	
8.394	
8.395	
8.396	
8.397	
8.398	
8.399	
8.400	
8.401	
8.402	
8.403	
8.404	
8.405	
8.406	
8.407	
8.408	
8.409	
8.410	
8.411	
8.412	
8.413	
8.414	
8.415	
8.416	
8.417	
8.418	
8.419	
8.420	
8.421	
8.422	
8.423	
8.424	
8.425	
8.426	
8.427	
8.428	
8.429	
8.430	
8.431	
8.432	
8.433	
8.434	
8.435	
8.436	
8.437	
8.438	
8.439	
8.440	
8.441	
8.442	
8.443	
8.444	
8.445	
8.446	
8.447	
8.448	
8.449	
8.450	
8.451	
8.452	
8.453	
8.454	
8.455	
8.456	
8.457	
8.458	
8.459	
8.460	
8.461	
8.462	
8.463	
8.464	
8.465	
8.466	
8.467	
8.468	
8.469	
8.470	
8.471	
8.472	
8.473	
8.474	
8.475	
8.476	
8.477	
8.478	
8.479	
8.480	
8.481	
8.482	
8.483	
8.484	
8.485	
8.486	
8.487	
8.488	
8.489	
8.490	
8.491	
8.492	
8.493	
8.494	
8.495	
8.496	
8.497	
8.498	
8.499	
8.500	
8.501	
8.502	
8.503	
8.504	
8.505	
8.506	
8.507	
8.508	
8.509	
8.510	
8.511	
8.512	
8.513	
8.514	
8.515	
8.516	
8.517	
8.518	
8.519	
8.520	
8.521	
8.522	
8.523	
8.524	
8.525	
8.526	
8.527	
8.528	
8.529	
8.530	
8.531	
8.532	
8.533	
8.534	
8.535	
8.536	
8.537	
8.538	
8.539	
8.540	
8.541	
8.542	
8.543	
8.544	
8.545	
8.546	
8.547	
8.548	
8.549	
8.550	
8.551	
8.552	
8.553	
8.554	
8.555	
8.556	
8.557	
8.558	
8.559	
8.560	
8.561	
8.562	
8.563	
8.564	
8.565	
8.566	
8.567	
8.568	
8.569	
8.570	
8.571	
8.572	
8.573	
8.574	
8.575	
8.576	
8.577	
8.578	
8.579	
8.580	
8.581	
8.582	
8.583	
8.584	
8.585	
8.586	
8.587	
8.588	
8.589	
8.590	
8.591	
8.592	
8.593	
8.594	
8.595	
8.596	
8.597	
8.598	
8.599	
8.600	
8.601	
8.602	
8.603	
8.604	
8.605	
8.606	
8.607	
8.608	
8.609	
8.610	
8.611	
8.612	
8.613	
8.614	
8.615	
8.616	
8.617	
8.618	
8.619	
8.620	
8.621	
8.622	
8.623	
8.624	
8.625	
8.626	
8.627	
8.628	
8.629	
8.630	
8.631	
8.632	
8.633	
8.634	
8.635	
8.636	
8.637	
8.638	
8.639	
8.640	
8.641	
8.642	
8.643	
8.644	
8.645	
8.646	
8.647	
8.648	
8.649	
8.650	
8.651	
8.652	
8.653	</

# 第1章 可编程逻辑设计指导原则

本章旨在探讨可编程逻辑设计的一些基本规律。FPGA/CPLD 的设计规律与方法是一个非常大的课题，在此不可能面面俱到，希望通过本章提纲携领的粗浅介绍，引起读者的注意。如果大家能在日后的实际工作中不断积累，有意识地用 FPGA/CPLD 的基本设计原则、设计思想作为指导，将取得事半功倍的效果。

本章主要内容如下。

- 可编程逻辑基本设计原则。
- 可编程逻辑常用设计思想与技巧。
- Altera 推荐的 Coding Style。

## 1.1 可编程逻辑基本设计原则

可编程逻辑设计有许多内在规律可循，总结并掌握这些规律对于较深刻地理解可编程逻辑设计技术非常重要。本章从 FPGA/CPLD 的基本概念出发，总结出 4 个基本设计原则，这些指导原则范畴非常广，希望读者不仅仅是学习它们，更重要的是理解它们，并在今后的工作实践中充实、完善它们。

- (1) 面积和速度的平衡与互换原则。提出了 FPGA/CPLD 设计的两个基本目标，并探讨了这两个目标的对立统一的矛盾关系。
- (2) 硬件原则。重点在于提醒读者转化软件设计的思路，理解 HDL 语言设计的本质。
- (3) 系统原则。希望读者能够通过从全局、整体上把握设计，从而提高设计质量，优化设计效果。
- (4) 同步设计原则。设计时序稳定的基本要求，也是高速 PLD 设计的通用法则。

### 1.1.1 面积和速度的平衡与互换原则

这里的“面积”是指一个设计所消耗 FPGA/CPLD 的逻辑资源数量：对于 FPGA，可以用所消耗的触发器（FF）和查找表（LUT）来衡量；对于 CPLD，常用宏单元（MC）衡量。用设计所占用的等价逻辑门数来衡量设计所消耗 FPGA/CPLD 的逻辑资源数量也是一种常见的衡量方式。“速度”指设计在芯片上稳定运行时所能够达到的最高频率，这个频率由设计的时序状况决定，与设计满足的时钟周期、PAD to PAD Time、Clock Setup Time、Clock Hold Time 和 Clock-to-Output Delay 等众多时序特征量密切相关。面积（Area）和速度（Speed）这两个指标贯穿着 FPGA/CPLD 设计的始终，是设计质量评价的终极标准。这里



我们就讨论一下设计中关于面积和速度的基本原则：面积和速度的平衡与互换。

面积和速度是一对对立统一的矛盾体。要求一个设计同时具备设计面积最小，运行频率最高，这是不现实的。科学的设计目标应该是在满足设计时序要求（包含对设计最高频率的要求）的前提下，占用最小的芯片面积，或者在所规定的面积下，使设计的时序余量更大，频率更高。这两种目标充分体现了面积和速度的平衡思想。关于面积和速度的要求，我们不应该简单地理解为工程师水平的提高和设计完美性的追求，而应该认识到它们是与产品的质量和成本直接相关的。如果设计的时序余量比较大，运行的频率比较高，则意味着设计的健壮性更强，整个系统的质量更有保证；另一方面，设计所消耗的面积更小，则意味着在单位芯片上实现的功能模块更多，需要的芯片数量更少，整个系统的成本也随之大幅度削减。

作为矛盾的两个组成部分，面积和速度的地位是不一样的。相比之下，满足时序、工作频率的要求更重要一些，当两者冲突时，采用速度优先的准则。

面积和速度的互换是 FPGA/CPLD 设计的一个重要思想。从理论上讲，一个设计如果时序余量较大，所能跑的频率远远高于设计要求，那么就能通过功能模块复用减少整个设计消耗的芯片面积，这就是用速度的优势换取面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么一般可以通过将数据流串并转换，并行复制多个操作模块，对整个设计采取“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从宏观上看，整个芯片满足了处理速度的要求，这相当于用面积复制换取速度的提高。面积和速度互换的具体操作技巧很多，比如模块复用、“乒乓操作”、“串并转换”等，需要大家在日后工作中不断积累。下面举例说明如何使用“速度换面积”和“面积换速度”。

### 【例1-1】如何使用“速度的优势换取面积的节约”？

在 WCDMA（宽带码分多址）系统中，使用到了快速哈达码（FHT）运算，FHT 由 4 步相同的算法完成，如图 1-1 所示。




图1-1 FHT 原理图

FHT 的单步算法如下：