



Altera FPGA 伴你玩转USB 3.0与LVDS


◎ 吴厚航 编著




- 基于Altera Cyclone IV FPGA+USB 3.0+LVDS硬件开发平台
- 丰富的例程讲解：从基础的FPGA入门实例到基于FPGA的UART、DDR3、USB 3.0、LVDS传输实例
- 提供一站式开发学习方案：板级设计、软件工具与相关驱动安装、详细的项目工程解析与板级调试

清华大学出版社





Altera FPGA 伴你玩转USB 3.0与LVDS



清华大学出版社
北京

内 容 简 介

本书主要使用 Altera 公司的 Cyclone IV FPGA 器件(引出自带的 LVDS 接口)和 Cypress 公司的 USB 3.0 控制器芯片 FX3,以及一些常见的 DDR2 存储器、UART 电路、扩展接口等,由浅入深地引领读者从板级设计、软件工具、相关驱动安装、基础的 FPGA 实例以及基于 FPGA 的 UART、DDR2、USB 3.0、LVDS 传输实例入手,掌握 FPGA 各种片内资源的应用以及接口时序的设计。

本书基于特定的 FPGA 开发平台,既有足够的理论知识作支撑,也有丰富的例程进行实践学习,并且穿插着笔者多年 FPGA 学习和开发过程中的各种经验和技巧。对于希望基于 FPGA 实现 LVDS 和 USB 3.0 开发的工程师,本书所提供的很多实例是很好的参考原型,有助于实现快速系统原型的开发。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

图书在版编目(CIP)数据

Altera FPGA 伴你玩转 USB 3.0 与 LVDS/吴厚航编著. —北京:清华大学出版社,2018

(电子设计与嵌入式开发实践丛书)

ISBN 978-7-302-49177-4

I. ①A… II. ①吴… III. ①可编程序逻辑器件—系统设计 IV. ①TP332.1

中国版本图书馆 CIP 数据核字(2017)第 331280 号

责任编辑:刘 星 梅栾芳

封面设计:刘 键

责任校对:胡伟民

责任印制:沈 露

出版发行:清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址:北京清华大学学研大厦 A 座

邮 编:100084

社 总 机:010-62770175

邮 购:010-62786544

投稿与读者服务:010-62776969, c-service@tup.tsinghua.edu.cn

质量反馈:010-62772015, zhiliang@tup.tsinghua.edu.cn

课件下载: <http://www.tup.com.cn>, 010-62795954

印 装 者:北京密云胶印厂

经 销:全国新华书店

开 本:185mm×260mm 印 张:17

字 数:417 千字

版 次:2018 年 6 月第 1 版

印 次:2018 年 6 月第 1 次印刷

印 数:1~2000

定 价:59.00 元

产品编号:076305-01

前言

FPGA 技术在当下各种电子设计应用中越来越火热,它的成本虽然还是高高在上,但是给电子系统所带来的不可限量的速度和带宽,以及它在灵活性、小型性方面的优势,越来越为各种对性能要求高、偏重定制化需求的开发者所青睐。而使用 LVDS、USB 接口进行高速数据传输也是很多大数据采集应用的必备。

因此,笔者结合实际工程项目的需求,为广大开发者量身打造了基于低成本、高性价比的 Altera Cyclone IV FPGA 器件+LVDS+USB 3.0 的硬件开发平台。基于这个平台,加上本教材的实例讲解,相信可以帮助读者快速地掌握这个原型系统,甚至将其移植应用到具体的项目或产品中。

全书共 7 章。

第 1 章阐释 FPGA、LVDS 和 USB 的一些基本概念和应用背景。

第 2 章从 FPGA 开发平台的电路板设计入手,介绍 FPGA 板级硬件电路设计要点,以及本书配套开发平台的周边外围电路的设计。

第 3 章讲述开发环境的搭建,包括 Altera FPGA 集成开发环境 Quartus II、仿真工具 ModelSim、文本编辑器 Notepad++、下载器驱动、UART 驱动、USB 3.0 控制器芯片 FX3 对应的 SDK 和驱动安装。

第 4 章以一个最基本的 FPGA 实例引领读者掌握一个完整的 FPGA 开发流程,这也包括了 FPGA 的下载配置和代码固化操作。

第 5 章既有开发平台板载的 DDR2 SDRAM、UART 外设的基础驱动实例,也包含如何搭建一个软核处理器 NIOS II 系统并运行嵌入式软件程序的实例。

第 6 章集中在 USB 3.0 控制器芯片 FX3 相关的实例上,既有单独 FX3 和 PC 的 USB 3.0 传输实例,也有 FPGA+FX3 和 PC 之间的 USB 3.0 数据传输实例。

第 7 章讲解如何使用 FPGA 实现 LVDS 接口应用,包括 LVDS 液晶屏的驱动、LVDS 收发设计以及包含 CRC 校验的 LVDS 收发设计。

本书配套例程请在清华大学出版社网站本书页面下载。

本书配套开发平台淘宝链接: <https://item.taobao.com/item.htm?spm=alzl0.5-c-s.w4002-15113370781.12.XApjMq&id=539571762506>。

吴厚航(网名:特权同学)

2018 年 1 月于上海

Foreword

目 录

第 1 章	FPGA、USB 与 LVDS 概述	1
1.1	FPGA 发展概述	1
1.2	FPGA 的优势	3
1.3	FPGA 应用领域	4
1.4	FPGA 开发流程	5
1.5	USB 接口概述	6
1.5.1	USB 发展史	6
1.5.2	USB 3.0 概述	7
1.6	LVDS 接口概述	8
第 2 章	实验平台板级电路详解	11
2.1	板级电路整体架构	11
2.2	电源电路	12
2.3	FPGA 时钟与复位电路	15
2.3.1	FPGA 时钟晶振电路	15
2.3.2	FPGA 复位电路	17
2.4	FPGA 配置电路	17
2.5	FPGA 供电电路	19
2.6	DDR2 芯片电路	20
2.7	UART 芯片电路	23
2.8	LVDS 接口与液晶屏背光接口电路	24
2.8.1	差分走线	25
2.8.2	阻抗匹配	25
2.8.3	LVDS 和单端信号间的串扰	26
2.8.4	电磁干扰	26
2.8.5	LVDS 线缆选型	28
2.8.6	LVDS 连接器定义	28

Contents

2.9	USB 3.0 控制器 FX3 电路	29
2.10	扩展接口电路	34
2.11	FPGA 引脚定义	35
第 3 章	软件安装与配置	39
3.1	软件下载和许可证申请	39
3.2	Quartus II 与 ModelSim-Altera 的安装	40
3.3	文本编辑器 Notepad++ 安装	41
3.4	Quartus II 中使用 Notepad++ 的关联设置	45
3.5	USB-Blaster 的驱动安装	47
3.5.1	Windows XP 系统的 USB-Blaster 安装	47
3.5.2	在 Windows 7 系统安装 USB-Blaster	49
3.5.3	在 Windows 8 系统安装 USB-Blaster	52
3.6	串口芯片驱动安装	53
3.6.1	驱动安装	53
3.6.2	设备识别	54
3.7	USB 3.0 控制器 FX3 的 SDK 安装	54
3.8	USB 3.0 控制器 FX3 的驱动安装	59
第 4 章	第一个例程与 FPGA 下载配置概述	62
4.1	LED 闪烁与 PLL 配置实例	62
4.1.1	功能概述	62
4.1.2	新建 Quartus II 工程	62
4.1.3	IP 核配置——PLL	67
4.1.4	引脚分配	73
4.1.5	闲置引脚设置	77
4.1.6	Verilog 代码解析	78
4.2	Altera FPGA 配置方式概述	85
4.2.1	AS 配置方式	86
4.2.2	PS 配置方式	86
4.2.3	JTAG 配置方式	86
4.3	基于 JTAG 的 sof 文件 FPGA 在线烧录	87
4.4	基于 JTAG 的 jic 文件 SPI Flash 固化	90
第 5 章	DDR2、UART 以及 Nios II 实例	94
5.1	DDR2 控制器集成与读/写测试	94
5.1.1	功能概述	94
5.1.2	IP 核配置——片内 RAM	94
5.1.3	IP 核配置——DDR2 控制器	100

5.1.4	DDR2 引脚电平设置	108
5.1.5	Verilog 代码解析	111
5.1.6	板级调试	122
5.2	UART2USB 的 Loopback 收发实例	123
5.2.1	功能概述	123
5.2.2	Verilog 代码解析	124
5.2.3	板级调试	132
5.3	基于最小 Nios II 系统的 System ID 打印实例	134
5.3.1	Qsys 系统概述	134
5.3.2	Qsys 工具基本使用	134
5.3.3	Qsys 组件添加与互连	138
5.3.4	Qsys 系统生成	148
5.3.5	Quartus II 工程设计实现	152
5.3.6	软件开发工具 EDS	153
5.3.7	System ID 外设寄存器	161
5.3.8	板级调试	164
第 6 章	USB 3.0 控制器 FX3 实例	167
6.1	基于 FX3 内部 DMA 的 USB 传输 Loopback 实例	167
6.1.1	功能概述	167
6.1.2	固件编译与固化文件生成	167
6.1.3	硬件连接与设备识别	172
6.1.4	FX3 的 USB Boot 加载	174
6.1.5	板级调试	176
6.2	FX3 的 SPI Flash 代码固化	179
6.2.1	启动设置	179
6.2.2	SPI Flash 固化	179
6.3	基于 FX3 内部 DMA 的 USB 数据吞吐量测试	182
6.3.1	硬件连接	182
6.3.2	FX3 的 USB Boot 加载	182
6.3.3	FX3 的基本 Streamer 功能演示	184
6.4	基于 FX3 的 UVC 传输协议实例	185
6.4.1	硬件连接	185
6.4.2	FX3 的 USB Boot 加载	185
6.4.3	UVC 设备识别	186
6.5	FX3 固件 SlaveFIFO 配置修改说明	187
6.5.1	功能概述	187
6.5.2	GPIF II Designer 开启与工程加载	187
6.5.3	GPIF II 接口配置与工程编译	188

6.5.4	IDE 下固件工程加载	189
6.5.5	IDE 下固件工程编译	193
6.6	基于 FPGA-FX3 SlaveFIFO 接口的 Loopback 实例	194
6.6.1	功能概述	194
6.6.2	固件下载	194
6.6.3	FPGA 代码解析	195
6.6.4	SignalTap II 在线逻辑分析仪查看接口时序	197
6.7	基于 FPGA-FX3 SlaveFIFO 接口的 StreamOUT 实例	201
6.7.1	功能概述	201
6.7.2	固件下载	201
6.7.3	FPGA 代码解析	201
6.7.4	SignalTap II 在线逻辑分析仪查看接口时序	203
6.7.5	在 Streamer 中查看数据吞吐量	206
6.8	基于 FPGA-FX3 SlaveFIFO 接口的 StreamIN 实例	207
6.8.1	功能概述	207
6.8.2	固件下载	207
6.8.3	FPGA 代码解析	208
6.8.4	SignalTap II 在线逻辑分析仪查看接口时序	209
6.8.5	Streamer 工具测试数据吞吐量	210
第 7 章	LVDS 收发传输实例	212
7.1	LVDS 液晶屏驱动实例	212
7.1.1	功能概述	212
7.1.2	IP 核 ALTLVDS_TX 创建与配置	213
7.1.3	IP 核 ALTLVDS_TX 功能与接口说明	217
7.1.4	代码解析	218
7.1.5	板级调试	221
7.2	基于串口命令帧的 LVDS 液晶屏测试界面设计	222
7.2.1	设计概述	222
7.2.2	串口控制协议	223
7.2.3	代码解析	224
7.2.4	板级调试	230
7.3	LVDS 数据收发实例	231
7.3.1	功能概述	231
7.3.2	IP 核 ALTLVDS_TX 创建与配置	232
7.3.3	IP 核 ALTLVDS_RX 创建与配置	236
7.3.4	位对齐处理	239
7.3.5	代码解析	240
7.3.6	装配说明	246

7.3.7	板级调试	246
7.4	带 CRC 校验的 LVDS 数据收发实例	248
7.4.1	功能概述	248
7.4.2	CRC 校验基本原理	249
7.4.3	CRC8 校验代码生成	250
7.4.4	代码解析	253
7.4.5	装配说明	259
7.4.6	板级调试	259
参考文献		262

FPGA、USB 与 LVDS 概述

本章导读

本章从 FPGA 的一些基本概念入手,将 ASIC、ASSP、ARM、DSP 与 FPGA 同台对比,同时也论及 FPGA 开发语言及主要厂商;接着对 FPGA 技术在嵌入式应用中的优势和局限性进行讨论;另外,我们也将论述 FPGA 的应用领域和开发流程;最后,对于 USB 3.0 和 LVDS 接口也会做一些基础的介绍。总而言之,本章不会给读者很高深的理论知识,力求以浅显易懂的语言和描述让读者掌握本书随后章节将要接触到的 FPGA、USB 3.0 和 LVDS 技术。

1.1 FPGA 发展概述

20 世纪 60 年代中期,TI 公司设计制造了各式各样的实现基本逻辑门电路功能的芯片,相信今天很多工程师仍然很熟悉这些主要面向军工应用的 54XX 和商业应用的 74XX 芯片。据说,早期的工程师甚至能够单凭这些芯片架构出一个简单 CPU 的功能。还真别小瞧这些基本逻辑门电路,如果说今天在嵌入式领域呼风唤雨功能强大的 ARM7、ARM9、DSP 是万丈高楼,那么称这些基本的逻辑门电路为一砖一瓦倒是一点也不为过。

从 1971 年 Intel 公司的第一个 4 位微处理器 Intel 4004 到 20 世纪 80 年代初被奉为经典的 8051 单片机,再到今天各大嵌入式处理器厂商竞相使用的 ARM 公司推出的各种 Cortex 内核,嵌入式处理器的发展不可不说是翻天覆地。如果深入处理器的底层结构,会发现它们最本质的东西并没有太大的改变。而无论处理器再强大,一个芯片就可以将各种外设嵌入其中,但对于任何一个已经批量出货的芯片而言,它的功能是固定的,若想在既有外设功能的基础上有任何的扩展,可能不是遇到电气特性不支持的困难就是遇到 I/O 太少的尴尬,而这些问题也就催生了可编程逻辑器件的诞生。今天的 CPU 周围已很难看见 54 或 74 字样的 ASIC 了,取而代之的是引脚密集的 CPLD 或 FPGA。在系统的可扩展性和灵活性方面,FPGA 和 CPLD 有着得天独厚的优势。当然,今天动辄上百万门的 FPGA 器件可不是为干这点活而制造的,它更多地被应用到通信、数据采集、网络等对数据传输速率和吞吐量有更高要求的场合。

今天大家熟知的 FPGA 和 CPLD 也不是一开始就有的,第一款可编程逻辑器件(PLD)是在 1970 年以 PROM 的形式进入人们视野的,这种 PROM 结构的可编程逻辑器件可以实现简单的逻辑功能,很容易便可替代当时流行的 54 或 74 系列逻辑门电路。

受限于 PROM 的结构,第一款可编程逻辑器件输入相对较少,因此可编程逻辑阵列(PAL)便应运而生,PAL 由一个可编程的“与”平面和一个固定的“或”平面构成,或门的输出可以通过触发器有选择地被置为寄存状态。PAL 器件是现场可编程的,它的实现工艺有反熔丝技术、EPROM 技术和 EEPROM 技术。PAL 的问题在于其实现方式使得信号通过可编程连线的时间相对较长。在 PAL 的基础上,又发展了一种通用阵列逻辑 GAL,它要比 PAL 速度快许多,它采用 EEPROM 工艺,实现了电可擦除和电可改写,其输出结构是可编程的逻辑宏单元,因而它的设计具有很强的灵活性,至今仍有许多人使用。

这些早期 PLD 器件的一个共同特点是可以实现速度特性较好的逻辑功能,但其过于简单的结构也使得它们只能实现规模较小的电路。电子领域的发展趋势总是朝着速度更快、功能更强、体积更小、成本更廉价的方向迈进,复杂可编程逻辑器件(CPLD)的诞生也就顺理成章了。Altera 公司于 1984 年发明了基于 CMOS 和 EPROM 技术相结合的 CPLD。CPLD 可实现的逻辑功能相比 PAL 和 GAL 有了大幅度的提升,已经可以胜任设计中复杂度较高、速度较快的逻辑功能,尤其在接口转换、总线控制和扩展方面有着较多的应用。经过几十年的发展,今天的 CPLD 功能和性能也得到了进一步的提升,其基本结构由可编程 I/O 单元、基本逻辑单元、布线池以及其他相关辅助功能块组成。Altera、Xilinx 和 Lattice 是主要的 CPLD 供应商。

其实,无论是前面提到的 PAL、GAL 或是 CPLD,要实现大规模的复杂逻辑电路都显得无能为力。而 ASIC 的设计耗时又费钱,功能又固定,在流片后很难随意更改。鉴于此,Xilinx 创始人之一 Ross Freeman 发明了现场可编程门阵列(FPGA)。FPGA 是一块全部由“开放式门”组成的计算机芯片,工程师采用该芯片可以根据需要进行灵活编程,添加各种新功能,以满足不断发展的协议标准或规范,工程师们甚至可以在设计的最后阶段对它进行修改和升级。Freeman 先生当时就推测低成本、高灵活性的 FPGA 将成为各种应用中定制芯片的替代品,也正是由于此项伟大的发明,Freeman 先生于 2009 年荣登美国发明家名人堂。

伴随着制造工艺的不断进步,FPGA 在深亚微米甚至深亚纳米时代一直走在了创新第一线。如今的 FPGA 器件,其组成不仅限于基本的可编程 I/O 单元、可编程逻辑单元、丰富的布线资源,而且还拥有灵活的时钟管理单元、嵌入式块 RAM 以及各种通用的内嵌功能单元,很多器件还顺应市场需求内嵌了专用的硬件模块。近些年来,可编程器件的龙头老大 Xilinx 和 Altera 更是相继推出了硬核 CPU+FPGA 的产品,此举大有单芯片横扫千军的架势。

电子行业在继续挑战摩尔定律的征程中,无论是可编程器件继续大放光彩,还是 ASIC 能够重获新生。可编程器件,尤其是 FPGA 和 CPLD 的发明和大量应用让我们肃然起敬。相信对于很多即将或者已经走上电子硬件设计的同仁们来说,对可编程器件的了解、熟悉甚至精通是提升自身技术能力的基本技能之一。

1.2 FPGA 的优势

若要准确评估 FPGA 技术能否满足开发产品的功能、性能以及其他各方面的需求,深入理解 FPGA 技术是至关重要的。在产品的整个生命周期中,如果产品功能必须进行较大的升级或变更,那么使用 FPGA 技术来实现就会有很大的优势。

在考虑是否使用 FPGA 技术来实现目标产品时,需要重点从以下几个方面进行评估。

- 可升级性——产品在设计过程中,甚至将来产品发布后,是否有较大的功能升级需求? 是否应该选择具有易于更换的同等级、不同规模的 FPGA 器件?
- 开发周期——产品开发周期是否非常紧迫? 若使用 FPGA 开发,是否比其他方案具有更大的开发难度,能否面对必须在最短的时间内开发出产品的挑战?
- 产品性能——产品的数据传输速率、吞吐量或处理能力上是否有特殊要求? 是否应该选择性能更好或速度等级更快的 FPGA 器件?
- 实现成本——是否有基于其他 ASIC、ARM 或 DSP 的方案,能够以更低的成本实现设计? FPGA 开发所需的工具、技术支持、培训等额外的成本有哪些? 通过开发可复用的设计,是否可以将开发成本分摊到多个项目中? 是否有已经实现的参考设计或者 IP 核可供使用?
- 可用性——器件的性能和尺寸的实现,是否可以赶上量产? 是否有固定功能的器件可以代替? 在产品及其衍生品的开发过程中,是否实现了固定功能?
- 其他限制因素——产品是否要求低功耗设计? 电路板面积是否受限? 工程实现中是否还有其他的特殊限制?

基于以上的这些考虑因素,可以从如下三方面总结出在产品的开发或产品的生命周期中使用 FPGA 技术实现其所能够带来的潜在优势。

1. 灵活性

- 可重编程,可定制。
- 易于维护,方便移植、升级或扩展。
- 降低成本,加速产品上市时间。
- 支持丰富的外设接口,可根据需求配置。

2. 并行性

- 具有更快的速度、更高的带宽。
- 满足实时处理的要求。

3. 集成性

- 更多的接口和协议支持。
- 可将各种端接匹配元件整合到器件内部,有效降低成本。
- 单片解决方案,可以替代很多数字芯片。
- 减少板级走线,有效降低布局布线难度。

当然,在很多情况下,FPGA 不是万能的。FPGA 技术也存在着一些固有的局限性。从

以下方面看,选择 FPGA 技术实现产品的开发设计有时并不是明智的选择。

- 在某些性能上,FPGA 可能比不上专用芯片,或者至少在稳定性方面,FPGA 可能要逊色一些。
- 如果设计不需要太多的灵活性,FPGA 的灵活性反而是一种浪费,会潜在地增加产品的成本。
- 相比功能固定、应用集中的 ASIC,使用 FPGA 实现相同功能可能产生更高的功耗。
- 在 FPGA 中除了实现专用标准器件所具有的复杂功能,还得添加一些额外的功能,实属一大挑战。FPGA 的设计复杂性和难度可能会给产品的开发带来一些麻烦。

1.3 FPGA 应用领域

FPGA 目前虽然还受制于较高的开发门槛以及器件本身昂贵的价格,在应用的普及率方面和 ARM、DSP 还有一定的差距,但是在非常多的应用场合,工程师们还是会别无选择地使用它。FPGA 所固有的灵活性和并行性比其他芯片所不具备的,所以它的应用领域很广。从技术角度来看,主要有以下应用场合。

- 逻辑粘合。例如一些嵌入式处理常常需要地址或外设扩展,CPLD 器件尤其适合。虽然已经少有项目会选择一个 FPGA 器件专门用于逻辑粘合的应用,但是在已经使用的 FPGA 器件中顺便做些逻辑粘合的工作倒是非常普遍。
- 实时控制。例如液晶屏或电机等设备的驱动控制类应用也以 CPLD 或低端 FPGA 为主。
- 高速信号采集和处理。例如高速 A/D 转换前端或图像前端的采集和预处理,以及持续升温的机器视觉应用也几乎是无一例外地都使用了 FPGA 器件。
- 协议实现。例如更新较快的各种有线和无线通信标准、广播视频及其编解码算法、各种加密算法等,使用 FPGA 比 ASIC 更有竞争力。
- 各种原型验证系统。由于工艺的提升,流片成本也不断攀升,而在流片前使用 FPGA 做前期的验证已成为非常流行的做法。
- 片上系统。例如 Altera 公司的 SoC FPGA 和 Xilinx 公司的 Zynq,这类 FPGA 器件既有成熟的 ARM 硬核处理器,又有丰富的 FPGA 资源,大有单芯片一统天下的架势。

如图 1.1 所示,FPGA 应用精彩纷呈,从具体的应用领域来看,FPGA 在电信、无线通信、有线通信、消费电子产品、视频和图像处理、车载、航空航天和国防、ASIC 原型开发、测试测量、存储、数据安全、医疗电子、高性能计算以及各种定制设计中都有涉猎。总而言之,FPGA 所诞生并发展的时代是一个好时代,与生俱来的一些特性也注定了它将会在这个时代的舞台上大放光彩。



图 1.1 FPGA 应用精彩纷呈

1.4 FPGA 开发流程

图 1.2 所示是一个相对较高等级的 FPGA 开发流程。从项目提上议程开始,设计者需要进行 FPGA 功能的需求分析,然后进行模块的划分,比较复杂和庞大的设计,则会通过模块划分把工作交给一个团队的多人协作完成。各个模块的具体任务和功能划分完毕(通常各个模块间的通信和接口方式也同时被确定),则可以着手进行详细设计,包括代码输入、综合优化、实现(映射和布局布线)。为了保证设计达到预期要求,各种设计的约束输入以及仿真验证也穿插其间。在 EDA 工具上验证无误后,则可以生成下载配置文件烧录到实际器件中进行板级的调试工作。从图中的箭头示意不难看出,设计的迭代性是 FPGA 开发过程中的一个重要特点,这就要求设计者从一开始就要非常认真细致,否则后续的很多工作量可能就是不断地返工。




图 1.2 FPGA 开发流程

对于没有实际工程经验的初学者而言,FPGA 开发流程图可能不是那么容易理解。不过没有关系,我们会简化这个过程,从实际操作角度,以一个比较简化的顺序的方式来理解这个流程。如图 1.3 所示,从大的方面来看,FPGA 开发流程不过是三个阶段:第一个阶段是概念阶段,或者也可以称之为架构阶段,这个阶段的任务是项目前期的立项准备,如需求的定义和分析、各个设计模块的划分;第二个阶段是设计实现阶段,这个阶段包括编写 RTL 代码并对其进行初步的功能验证、逻辑综合和布局布线、时序验证,这一阶段是详细设计阶段;第三个阶段是 FPGA 器件实现,除了器件烧录和板级调试外,其实这个阶段也应该包括第二个阶段的布局布线和时序验证,因为这两个步骤都是和 FPGA 器件紧密相关的。这么粗略的三个阶段划分并没有把 FPGA 的整个设计流程完全地孤立开来,恰恰相反,从我们的阶段划分中,也可看到 FPGA 设计的各个环节是紧密衔接、相互影响的。




图 1.3 简化的 FPGA 开发流程

1.5 USB 接口概述

1.5.1 USB 发展史

可以这么说,如今 PC 所到之处,必有 USB 接口如影相随。和所有的技术一样,USB 也随着时间的推移而慢慢演变。在问世的几十年中,USB 的速度不断地提升,并且衍生出了

许多不同的接口和线缆。

如图 1.4 所示,串口和并口对于 20 世纪 90 年代就开始折腾计算机的玩家而言,这样“粗犷”的大块头接口一定不陌生,而 USB 所取代的,就是这些家伙当年所做的事——PC 与外部设备的数据传输。




图 1.4 串口和并口

在 20 世纪 90 年代末,计算机开始集成了 USB 接口,通常都在机身背部——这是 USB 1.1 的接口,最高速度可达 12Mb/s。计算机周边外设的厂商们一开始并不看好使用 USB 接口,但随着鼠标、键盘、打印机开始使用 USB 接口,其他厂商也纷纷将其作为主要接口。

当 USB 2.0 开始登上历史舞台之后,更多的东西开始被替换掉,软盘和光盘媒介也都开始退居次席。USB 2.0 让连接外设变得可行,例如 WiFi 适配器、光驱和以太网接口等之前都是需要安装到机身内部的。最高 480Mb/s 的传输速率让这一切都成为可能,在这一时期,USB 接口开始彻底淘汰了台式机 and 笔记本电脑的那些老接口。

随后的 USB 3.0 将文件传输速率提高到了 5Gb/s,这也使得上面提到的这些用途变得更加实用——系统备份和传输大型视频文件所用的时间越来越少,802.11ac 或千兆以太网适配器的瓶颈也得以解除。从 USB 3.0 外置硬盘和 U 盘上运行操作系统变得很平常,在故障排除或恢复数据时,这样的运行方式更显实用。

1.5.2 USB 3.0 概述

USB 2.0 已经得到了 PC 厂商的普遍认可,更成为硬件厂商的必备接口。USB 2.0 的最大传输带宽为 480Mb/s(即 60MB/s),而后来发布的 USB 3.0 的最大传输带宽则高达 5.0Gb/s(500MB/s)。由于 USB 3.0 提供了极大的传输速率提升,逐渐替代 USB 2.0 成为目前主流 PC 的标准配备,新的 PC 机型都配备上了 USB 3.0 的接口。

不过,请注意 5Gb/s 的带宽并不是 5Gb/s 除以 8 得到的 625MB/s,而是采用与 SATA 相同的 10 位传输模式(在 USB 2.0 的基础上新增了一对纠错码),因此其全速只有 500MB/s。此外,还需要提醒大家注意这是理论传输值,如果几台设备共用一个 USB 通道,主控制芯片会对每台设备可支配的带宽进行分配和控制。如果单一的设备占用 USB 接口所有带宽,就会给其他设备的使用带来困难。换句话说,应该没有哪个 USB 设备能够达到理论的最大传输速率 500MB/s。

USB 3.0 引入全双工数据传输,5 根线路中两根用来发送数据,另两根用来接收数据,还有 1 根是地线。也就是说,USB 3.0 可以同步全速地进行读/写操作。以前的 USB 版本


并不支持全双工数据传输。

USB 3.0 的官方标准文档上的接口定义如图 1.5 所示,这里多出的两组差分对便是 USB 3.0 速度提升的“秘密武器”。

Table 5-4. USB 3.0 Powered-B Connector Pin Assignments			
Pin Number	Signal Name	Description	Mating Sequence
1	VBUS	Power	Second
2	D-	USB 2.0 differential pair	Third or beyond
3	D+		
4	GND	Ground for power return	Second
5	StdB_SSTX-	SuperSpeed transmitter differential pair	Third or beyond
6	StdB_SSTX+		
7	GND_DRAIN	Ground for signal return	
8	StdB_SSRX-	SuperSpeed receiver differential pair	
9	StdB_SSRX+		
10	DPWR	Power provided by device	
11	DGND	Ground Return for DPWR	
Shell	Shield	Connector metal shell	First
Note: Tx and Rx are defined from the device perspective			

图 1.5 USB 3.0 接口定义(手册截图)

如图 1.6 所示,从连接器接口来看, Micro-B 接口是个很典型的例子。USB 3.0 的 Micro-B 端子要明显大于 USB 2.0 的端子,但是 USB 3.0 的端子却能够兼容 USB 2.0 的端子,所有类型的 USB 3.0 连接器都是向下兼容的。



注：图中尺寸单位为 mm。

图 1.6 USB 3.0 Micro-B 连接器

1.6 LVDS 接口概述

LVDS(Low-Voltage Differential Signaling,低电压差分信号)是 1994 年由美国国家半导体公司提出的一种信号传输模式,是一种电平标准。LVDS 接口又称 RS-644 总线接口,