



普通高等教育“十一五”国家级规划教材



21世纪大学本科
计算机专业系列教材

王 诚 宋佳兴
张改革 李山山 编著

<http://www.tup.com.cn>

计算机组成与体系结构(第3版)实验教程

- 根据教育部“高等学校计算机科学与技术专业规范”组织编写
- 与美国 ACM 和 IEEE CS *Computing Curricula* 最新进展同步
- 国家精品课程教材



清华大学出版社



普通高等教育“十一五”国家级规划教材

21世纪大学本科计算机专业系列教材

国家精品课程教材

计算机组成与体系结构(第3版) 实验教程

王 诚 宋佳兴 张改革 李山山 编著



清华大学出版社
北京

内 容 简 介

这是一本实验指导教材,重点讲解 TEC-XP-II 实验计算机系统的组成、功能、支持的实验项目,并具体地给出了两个 CPU 系统。全书共分 7 章:第 1 章至第 4 章、第 6 章重点针对第一个 CPU 系统进行讲解,包括 TEC-XP-II 系统的硬件、软件组成概述,几种数字电路、实验计算机用到的关键芯片的实验,脱机的计算机部件、构建计算机整机系统的实验;第 5 章介绍 TEC-XP-II 的指令系统和汇编语言程序设计;第 7 章介绍第二个 CPU 的组成与设计。书中给出 7 个附录,对计算机硬件系统设计和工程实现做了详细说明。

本书是《计算机组成与体系结构(第 3 版)——基本原理、设计技术与工程实现》(主教材)的配套用书,补充了主教材中不宜过多讲解的计算机设计技术与工程实现方法,对教学的实验目的、实验内容、实验操作步骤以及实验之后应该理解或掌握的知识进行了具体说明。

本书可以作为计算机及相关专业的本科生的实验教材,也可供相关领域的技术人员参考。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

图书在版编目(CIP)数据

计算机组成与体系结构(第 3 版)实验教程/王诚等编著. —北京:清华大学出版社,2017
(21 世纪大学本科计算机专业系列教材)
ISBN 978-7-302-47793-8

I. ①计… II. ①王… III. ①计算机体系结构—高等学校—教材 IV. ①TP303

中国版本图书馆 CIP 数据核字(2017)第 168507 号

责任编辑:张瑞庆 赵晓宁

封面设计:何凤霞

责任校对:梁 毅

责任印制:李红英

出版发行:清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址:北京清华大学学研大厦 A 座

邮 编:100084

社总机:010-62770175

邮 购:010-62786544

投稿与读者服务:010-62776969, c-service@tup.tsinghua.edu.cn

质量反馈:010-62772015, zhiliang@tup.tsinghua.edu.cn

课件下载: <http://www.tup.com.cn>, 010-62795954

印装者:清华大学印刷厂

经 销:全国新华书店

开 本:185mm×260mm

印 张:8

字 数:195 千字

版 次:2017 年 10 月第 1 版

印 次:2017 年 10 月第 1 次印刷

印 数:1~1000

定 价:25.00 元

产品编号:075225-01

21 世纪大学本科计算机专业系列教材编委会

主 任：李晓明

副 主 任：蒋宗礼 卢先和

委 员：(按姓氏笔画为序)

马华东	马殿富	王志英	王晓东	宁 洪
刘 辰	孙茂松	李仁发	李文新	杨 波
吴朝辉	何炎祥	宋方敏	张 莉	金 海
周兴社	孟祥旭	袁晓洁	钱乐秋	黄国兴
曾 明	廖明宏			

秘 书：张瑞庆

本书是《计算机组成与体系结构(第3版)——基本原理、设计技术与工程实现》的配套教材,重点讲解教学实验设备和教学实验项目,并把不宜在主教材过多涉及的部分内容(计算机硬件系统的设计技术与工程实现方法)安排到本书中进行讲解。

教学实验设备 TEC-XP-II 计算机系统,是 TEC-XP+ 的升级版,指令系统典型实用,硬件组成简单清晰,软件配置基本够用,是计算机组成原理课程比较理想的实验设备。该设备实现的功能有所增加,但使用方式和操作界面与此前的产品保持良好的一致性,避免增加授课教师的工作负担,而设计技术和实现手段有了重大改进升级,大幅降低了学生学习和完成实验的难度,主要体现在以下 10 个方面。

(1) 把硬布线控制器和微程序控制器拆分开来,用两个 ABEL 程序分别描述并独立实现,使描述控制器组成与功能的 ABEL 程序大为精简,使学生更容易看清学懂,使两种类型的控制器实现不再相互搅和,选用哪一种控制器就把哪一种控制器的 .jed 文件下载到控制器芯片。

(2) 取消原来在主板上的某些电路,把它们移入控制器芯片中实现,仅把指令寄存器 IR 设置在主板上。减少了所用器件数量,更重要的是确保设备主板上提供的都是核心必要电路,能更清楚地展现计算机功能部件及其相互连接与信息传输关系,有利于教师授课和学生的实验操作。非常明确地把设备主板上的电路区分成核心功能器件和辅助型元器件两大类,强调辅助电路只是用于硬件调试,学生会用即可,不属于计算机组成原理课的教学内容。

(3) 把指令计数器 PC 从运算器部件中移出,设置到控制器芯片中,确保读取指令操作能够在一步骤中完成,使全部指令都能在 2~4 个步骤中完成,既易于实现也更为合理。

(4) 在描述 CPLD 芯片内部的电路组成与实现功能方面,选用的是 ABEL-HDL 硬件描述语言,用到的只限于数字电路和逻辑设计的基本知识,外加一点 ABEL 程序结构和语法规则、实现功能的有关规定,容易学懂,方便使用;最重要的变动是在 ABEL 程序中,改用真值表描述每一条指令的每一执行步骤使用的控制信号,使控制器设计中最为烦琐的工作变成只需在真值表中直接编辑这些控制信号,而不再是劳心费力地设计每一位控制信号的逻辑方程,极大地提高了 ABEL 程序的可读性,特别是在真值表的注释部分提供了汇编语句名称、指令在这一步骤执行的功能、标志位维护要求等注释信息之后,可以看清运算器、存储器、串行接口和输入输出设备这几个执行部件,在每一条的每一个执行步骤执行的是什么功能,以及向它们提供什么控制信号才能使其完成各自的功能,把计算机组成原理的核心内容直观清晰地展现出来。

(5) 对控制器的节拍发生器(Timing)、程序计数器(PC)、内存的地址寄存器(AR)、运算器的标志位寄存器(Flag)等时序逻辑电路,在ABEL程序中是通过逻辑方程描述的,即直接使用逻辑方程语句描述这些电路应该在什么条件下接收什么信息,或者在哪些时刻需要送出其输出到哪个部件,简明严谨、直观清楚,特别是为有关语句提供了较为详细的注释信息,在真值表的注释部分又提供了维护和使用这些时序电路的要求之后,使读懂和理解这些逻辑方程语句变得更为轻松。

(6) 在CPLD芯片内可以实现一个16个字的小ROM电路,用于编辑、保存测试程序,确保在监控程序尚不能运行或者尚未接入内存存储器的情形下,也能调试控制器或者CPU的部分指令,检查新扩展的指令是否正确运行,这是一项颇有新意、简单有效的调试手段。

(7) 在CPLD芯片内设置用于中断的电路,此时可以通过关闭掉微程序控制器Am2910芯片的电源使其不运行,腾出了它与CPLD芯片进行连接的24个管脚,用于显示中断请求、响应、处理过程中的有关信号,更有利于学生理解中断的运行原理和运行机制。

(8) 为实验计算机设置3种运行方式,即正常方式(程序在内存中)、测试方式(程序在CPLD芯片内的ROM中)、手拨指令方式(指令来自钮子开关),程序既可以连续运行,也可以单步骤运行。可以通过设备主板上的3个功能开关来选择这3种运行方式。

对这3种运行方式中的正常方式未做赘述,测试方式更多地用于调试扩展指令,手拨指令方式在此前的设备中也是有的,但多数人对此认识不足,较少使用,在这一款设备中我们进一步强调了它的功能,进行了必要说明,主要针对的还是硬件设计中的调试问题。

(9) 在设备的主板上加入了3个40管脚的器件插座,可以方便地插接多种型号的双列直插封装、不同管脚数的中小规模集成电路芯片,并能够实现各器件的各个管脚之间的随意连接,成为电子线路和逻辑设计实验的通用平台,给出的实验项目简单,大体对应主教材第2章的教学内容,对此前没有学习过数字电路与逻辑设计课程的同学显得尤为重要。

(10) 在设备主板上设置了6组8位的通用钮子开关,4组8位的通用指示灯,并在计算机部件之间传送信息的主要通路上设置了专用的指示灯和接线插针(孔),能够更方便地支持手工的单个重要芯片的功能实验,芯片之间配合关系的实验,单个部件的功能实验,几个部件之间的连接和组合运行的实验,以及部件拆分和构建整机系统的实验,提供了其他同类实验设备难以实现的实验手段。可以这样说,计算机内部指令的执行步骤、数据存储、信息传送、运算功能和执行结果以及每个步骤用到的控制信号的状态等都可以通过指示灯清楚地看到,在实验计算机系统内部发生的每一点变化、每一项操作及其效果都清楚地显示在实验计算机的主板上,无须通过其他手段将其采集起来并传送到PC的屏幕上进行显示。

与本套教材配套的还有电子版教学课件,重点教学与实验内容的动画演示。这些文件将放置在清华大学出版社的网站,供用户单位随时下载使用。

由于作者水平所限,书中可能有一些不足甚至不当之处,欢迎读者批评指正。


编者

2017年6月

教学计算机主板照片	1
第 1 章 TEC-XP-Ⅱ 计算机硬软件系统组成、构建与工程实现	3
1.1 TEC-XP-Ⅱ 计算机硬、软件系统的组成概述	3
1.2 部件拆分与整机构建设计	6
1.3 控制器部件的设计技术和实现方法	7
第 2 章 电子线路实验	10
2.1 反相器 SN74LS04 和与非门 SN74LS00 的实验	11
2.2 译码器 SN74LS139 器件和三态门 SN74LS244 器件的实验	13
2.3 寄存器器件 SN74LS377、SN74LS374 芯片的实验	15
2.4 计数器器件 SN74LS161 的实验	18
第 3 章 芯片级实验	19
3.1 认知主板上元器件布局和开关、指示灯的使用方法	19
3.2 单独 RAM6116 或 ROM58C65 芯片的读写实验	20
3.3 单独 MACH 芯片的运算器设计实验	23
第 4 章 脱机的计算机部件实验	28
4.1 脱机的运算器部件实验	28
4.2 脱机基本存储器部件实验	30
4.3 脱机的串行接口读写与输入输出实验(选做)	33
第 5 章 监控程序使用和汇编语言程序设计实验	36
5.1 使用监控程序的实验	36
5.2 汇编程序设计实验	38
第 6 章 部件组合和构建计算机整机系统的实验	46
6.1 硬布线控制器部件设计和构建 CPU 系统(运算器+控制器)实验	46

6.2	主机系统(CPU+内存)的设计与实现实验	51
6.3	整机系统(CPU+内存+串口和输入输出设备)的设计与实现实验	51
6.4	微程序控制器设计和 CPU(控制器+运算器)系统实现的实验(选做)	53
6.5	中断功能的设计、线路实现和三级嵌套的中断实验	61
第7章	FPGA-CPU 系统的设计与实现	66
7.1	FPGA-CPU 系统概述	66
7.2	运算器部件的功能、组成与设计	68
7.3	控制器部件的功能组成与设计	72
附录 A	硬件描述语言 ABEL-HDL 知识简单介绍	80
附录 B	MACH 器件的编程方法和操作步骤——LC4256V 器件	83
附录 C	MACH 芯片的下载(编程)操作	86
附录 D	PCB 板的设计与制作概述——Altium Designer 软件使用简介	88
附录 E	VHDL 语言入门性知识和 FPGA-CPU 设计简介	104
附录 F	教学计算机指令级的软件模拟系统	107
附录 G	BASIC 语言程序设计	114
参考文献		119

教学计算机主板照片



1. 核心部件组成及其元器件布局

教学机核心部件设置在电路板左侧位置,包括以下几个部件。

- (1) 第一个系统的控制器 (isp MACH、Am2910、2 片 74LS377) 和运算器 (4 片 Am2901)。
- (2) 第二个系统的 CPU(FPGA)。
- (3) 两路串行接口(两片 Intel 8251)。
- (4) 基本存储器(两片 RAM6116、两片 ROM58C65)和两片扩展存储器芯片。

还用到一片完成电平转换的电路 MAX202 和 3 片译码器(一片 74LS139、两片 74LS138)。

2. 辅助电路组成及其功能简介

(1) 最上侧中间位置设置 4 组 8 位的指示灯,可通过 1 号线或 8 位的排线与其他电路连接,用于显示相应信息内容。

(2) 最下侧设置 6 组 8 位的信息拨入开关,其输出可通过 1 号线或 8 位的排线(有三态控制)连接到其他电路,用于为这些电路提供数据或者控制信号。

(3) 最下侧还设置有 Reset、Start 两个按键,3 个中断按钮,3 个选择系统运行方式的功

能开关:单步/连续,指令来自开关/计算机系统,程序来自 MACH 芯片/内存,效果是 3 个开关为: X00/X11 是正常方式,110 是手拨指令,X01 是程序来自 MACH。在手拨指令方式下能够完成多项操作,可以成为硬件调试的有效手段。

(4) 最右侧设置 3 个 40 管脚的 IC 座,用于支持中小规模芯片电路实验,可插接双列直插封装的多种型号器件,每个管脚都接到 1 个插针和 1 个插孔,能实现各个管脚之间任意的连接关系。

电路板上设置有选择是否向相关器件供电的 4 个电源开关,方便部件拆分和整机系统构建;在部件之间的连接线上设置有接线用的插针,用于连接手拨钮子开关或通用指示灯;为数据总线(DB)、地址总线(AB)、指令寄存器(IR)设置专用指示灯。

在电路板的最左上角位置,设置有显示 ALU 产生的 3 个标志位(Cy,Zero,F15)、标志位寄存器(flag_c,flag_z)、3 位的节拍编码(t_2,t_1,t_0)的专用指示灯。

第 1 章

TEC-XP-Ⅱ 计算机硬软件系统组成、构建与工程实现

1.1 TEC-XP-Ⅱ 计算机硬、软件系统的组成概述

完整的计算机系统由硬件和软件两个子系统组成,TEC-XP-Ⅱ 计算机同样如此。

TEC-XP-Ⅱ 的硬件系统由两个独立的 CPU、6 个芯片的存储器、两路串行接口电路,再通过串口接入 PC 仿真终端组成,包含了计算机传统的全部 5 个功能部件,即控制器部件、运算器部件、主存储器、输入设备(仿真终端的键盘)和输出设备(仿真终端的显示器)。

TEC-XP-Ⅱ 的软件系统由监控程序(可理解为教学机的雏形操作系统)、交叉汇编程序、PC 仿真终端程序 Pcec16.com 组成,可使用监控命令操作运行教学机,与日常操作 PC 颇为相似,支持用基本指令代码和汇编语言编程,如果有兴趣,还可以通过再扩展一些指令以支持 BASIC 语言的解释程序(可保存在内存的 ROM 存储区),使得 TEC-XP-Ⅱ 系统具备了计算机硬、软件全部 6 层结构的基本架构,即包括数字逻辑层、微体系结构层(裸机)、指令系统层、监控程序层、汇编语言层和高级语言层。

在系统规划和设计过程中,始终把有效配合课堂授课、更好满足实验要求放在第一位,尽力达到硬件组成简单、体现原理清楚、有利学懂以及简便使用的设计目标。

第一个硬件系统的基本组成如图 1.1 所示,其核心功能使用了 13 片芯片实现。

控制器用一片 isp MACH 和两片 74LS377(用作指令寄存器 IR)实现。

运算器用 4 片 Am2901 实现。

存储器用两片 RAM6116 和两片 ROM58C65 实现。

两路串行接口各用一片 Intel 8251 实现,用于把 PC 仿真终端接入系统。

与此前的产品比较,主要变动表现在把程序计数器 PC 从运算器芯片中移出并设置到控制器芯片中,使读取指令的操作从两个步骤缩减为一个步骤,变得更为合理;把硬连线和微程序两类控制器拆分开来分别实现,使控制器组成更简明、设计实现更方便。

还把节拍发生器 Timing、标志位寄存器 Flag、地址寄存器 AR 也从电路大板上取消,并把它们设置在控制器芯片中,使部件之间连接关系变得更加清晰,相应带来 isp MACH 芯片内部电路设计的重大变化,有利于选用先进的计算机设计技术,更方便修改设计。

本系统采用单总线结构,各功能部件直接连接到这组总线上。

数据总线 DB 用于在部件之间传送数据(指令)信息,要连接到存储器和串行口的数据



线管脚(双向);运算器的数据输入管脚 D 和输出管脚 Y;控制器 isp MACH 芯片的数据输入输出管脚(双向)以及指令寄存器 IR 的数据输入管脚;IR 的输出送到 isp MACH 的 16 个输入管脚。

地址总线 AB 用于在部件之间传送地址信息,由控制器 isp MACH 送出,传送到存储器的地址线管脚。串行接口的端口地址由 IR 的低位字节直接提供。

控制器要产生 24 位的控制信号,其中的 21 位用于运算器,被直接连接到 4 片 Am2901 的相应管脚;另外 3 位用于内存储器 and 串行接口,作为一片双 2-4 译码器的输入信号,再由这片译码器产生选择内存、串口哪一个可以运行,以及是执行读操作还是写操作的命令信号;还要用另外两片 3-8 译码器分别产生内存芯片、串口芯片的片选信号。

第二个硬件系统的基本组成如图 1.2 所示,其核心功能共使用了 7 片芯片实现。




图 1.2 第二个系统的基本硬件组成逻辑框图

CPU 用一片门阵列的 FPGA 芯片实现,选用 VHDL 语言描述其电路组成及其功能。

存储器用两片 RAM6116、两片 ROM58C65 实现(与第一个 CPU 分时使用)。

接口电路用两片 Intel 8251 提供两路串行接口(与第一个 CPU 分时使用)。

部件之间的连接关系:

数据总线 DB 用于在部件之间传送数据信息,连接到基本存储器和串行口的数据线管脚(双向)和实现 CPU 的 FPGA 芯片的数据输入输出管脚(双向)。

地址总线 AB 用于在部件之间传送地址信息,地址信息由 FPGA 芯片送出,并传送到基本存储器的地址线管脚。

此外,FPGA 芯片还通过另一组扩展数据总线 EDB、扩展地址总线 EAB 连接到两片扩展使用的 ROM58C65,可在实现指令流水时用作独立于数据存储器的指令存储器。这两片 ROM 也可作为第 1 个系统的扩展存储区。

该 CPU 需要产生 3 位的控制信号并送到 3 片译码器芯片,再由译码器产生控制内存和串口读写的控制命令和片选信号。

1.2 部件拆分与整机构建设计

通用的计算机和教学用的计算机实验设备的设计目标和实现手段有很大区别。前者追求的最终目标是系统的通用性、尽可能高的性价比、尽可能大的市场占有率,不必关注用户能用此系统可以学懂些什么原理知识,更不愿意把系统设计的关键技术和工程实现的详细内容公布于众。

教学用(如用于“计算机组成原理”课程)的计算机实验设备则恰好相反,它更强调系统组成简单、体现原理清楚、实验功能强大。设计目标是把本系统的组成结构、实现功能、运行原理、设计技术、工程实现等内容尽可能地展示清楚,让学生可以在设备上完成各种验证性实验,扩展与增强功能的设计性实验,帮助学生掌握教学要求的基础知识和设计技术,有助于提高动脑、动手的实践能力。这类实验设备针对性强,受到教学目标与课程学时的制约非常明显,系统设计和实现中更强调原理的基础性和实验的可操作性,实验者看到的不能只限于系统的运行结果(外特性),还需要把重要信息在系统内部的时空关系尽可能直观地展现清楚。此外,整机系统设计过程中,要强调层次化(电路芯片→部件→整机)和模块化(硬件的 5 个功能部件)的概念,尽量做到硬件系统从芯片到部件、从部件到整机容易组合和拆分,支持关键电路一级的功能和运行控制实验,支持部件一级的功能和运行控制实验,支持部件组合运行实验,要方便按实验要求使用部件构建整机系统,这需要认真规划和精心设计才能做到,为此在设备主板上采用了某些特殊的支持手段。

(1) 在主板上设置了 4 个电源开关,分别用于选择是否为控制器 CPLD 芯片和指令寄存器芯片、运算器 Am2901、微程序控制器用到的 Am2910、FPGA(第二个 CPU)芯片提供电源。在不为芯片接通电源时,芯片不工作,等同于它不在系统中,就不会影响与它有连接关系的其他芯片的运行状态,这是支持断开有关部件连接、运行单个部件或组合运行几个部件的最简便方式。

(2) 在部件之间传送信息的某些连接线上设置接线用排针,用于通过排线把它们和手拨开关处的、指示灯处的接线插针组相连接,就能方便地把手拨开关输入信息提供给有关部件,或者把部件的输出信息送到通用指示灯予以显示。

例如,在扩展的数据总线 EDB、地址总线 EAB,控制器传送控制信息到运算器、内存与接口的传送线,Am2910 和 MACH 芯片之间传送信息的连接线、显示当前微指令地址的 377 芯片的输出管脚,指令寄存器 IR 的输出管脚与 MACH 芯片的连接线等处都需要设置这种 8 位一组的接线排针,这对单独的部件实验或者构建整机系统的实验都是必要的。与之配合使用的,还在电路板的辅助电路区域设置了 8 位一组的 6 组通用的拨数开关和相关电路。还在电路板顶部中间位置设置了 8 位一组的 4 组通用指示灯,这些开关或指示灯都可以通过 8 位的排线或者单根的 1 号线,实现一次选用 8 位的 1 组或者其中的某 1 位与相关电路进行连接。IR 的输入可以来自 DB、EDB、通用开关,能够通过 8 位排线的不同连接完成选择。

(3) 还需要为另外的一些电路配备接线用的排针、显示用的指示灯,如数据总线 DB、地

址总线 AB、指令寄存器 IR、节拍电路的编码及标志位。这些信息可能来自不同的部件或电路,并且需要随时查看它们的输出内容,这对观察、了解整机系统运行过程中的执行结果、机器状态、控制信号的控制效果等最为直观便捷,也为调试、查找机器故障提供了最有效的手段。指令寄存器的内容通过 IR 的指示灯显示;标志位信息和节拍编码通过 8 位指示灯显示;DB、AB 这两组 16 位的指示灯被充分利用,凡是在部件之间经数据总线传送的信息都可以通过 DB 的指示灯予以显示,运算器的计算机结果也可以通过 DB 的指示灯予以显示;AB 的指示灯只在需要时显示内存地址信息,其他时刻则显示程序计数器 PC 的内容。

对扩展的数据总线 EDB 还需要设置双排的接线插针,其中一排用于连接开关,写操作时接收开关的拨入信息,另一排用于接指示灯,显示读操作时的读出信息。

构建整机系统所需要的部件连接关系已经实现,无须另外连线。

1.3 控制器部件的设计技术和实现方法

在规划、设计这台教学计算机的实验功能和实现手段的过程中,确实动了一番脑筋,既要与此前的几款产品保持良好的硬、软件兼容,又要在硬件设计技术和实现手段方面有重大提升,最重要的是使其电路组成更简单、体现原理更清楚、实验手段和操作方法更容易掌握,尽量做到绝大多数同学都能学懂并能比较顺利地地完成各项教学实验。

在确定了教学计算机整机系统硬件的组成方案之后,剩余工作主要集中在以下 3 个部分。

① 确定指令格式、基本指令系统和划分指令执行步骤。这属于计算机组成原理课程的重点教学内容,要做到与此前产品的软件兼容,并能用一个步骤完成读取指令的操作,更接近真实计算机运行的实际情形。

② 确定设置在 CPLD 芯片之外的电路(主要是运算器、存储器、串行接口这几个有关芯片)使用的控制信号,要求这些控制信号的个数要尽量少,控制作用清楚并且容易理解。

③ 确定在 CPLD 芯片内部实现的电路及其组成,以及这些电路各自分担的功能,这是硬连线方案控制器设计的核心工作。此前多次说到,该控制器的 4 个子部件中,已经把指令寄存器 IR 设置在 CPLD 芯片外,另外 3 个子部件(包括程序计数器 PC、节拍发生器 Timing、控制信号产生部件 CU)需要在 CPLD 芯片内部实现。控制器的这种电路组成足够简单,4 部分电路之间的连接关系简洁清晰,并且与常规计算机中控制器的基本组成非常相似,更有利于展示清楚控制器的基本组成原理与运行机制。为此需要在芯片内设置专用于计算指令地址的加法器 ADDER,还可以把暂存程序断点的寄存器 NPC、内存用到的地址寄存器 AR、记忆运算器标志信息的 Flag 电路、中断实验用到的电路也一并纳入到 CPLD 芯片内实现,更有利于简化电路板上器件布局和电路板布线。

为了在扩展指令实验的过程中方便调试,还可以在芯片内补充实现一个由 16 个字组成的 ROM 电路,专用于保存由指令代码组成的很小的调试程序,这很有特色。

CPLD 芯片内部电路组成的逻辑框图如图 1.3 所示。

为了描述 CPLD 芯片内部的电路组成及其功能,可以选择 ABEL-HDL 硬件描述语言,这里只用到数字电路和逻辑设计的入门性技术,以及 ABEL 程序结构及语句规则的基础知识,比较容易学懂和使用,再结合提供的一些程序实例,确保大多数同学都可以使用 ABEL




图 1.3 CPLD 芯片内部的电路逻辑框图

语言完成计算机硬件设计与实现的教学实验。设想是：首先提供设计、实现 4 条典型指令的 ABEL 程序(程序中给出了足够详细的注释),作为教师授课和学生学习的实例,要求在此基础上,学生随着课程进展,分 3 次分别扩展实现如下指令。

在 CPU 内部执行的另外 3 条指令(SUB、SHR、JRNC)。

在主机系统中执行的读写内存的两条指令(LDRR、STRR)。

在整机系统中执行输入输出的两条指令(IN、OUT),从而得到一个由 11 条指令构成的最小指令集系统,之后能够使用这几条指令来设计二进制代码程序,并控制教学机整机系统各个部件正常运行,完成不同的运算、存储和输入输出功能。

描述实现这 11 条指令的 ABEL 语言程序大约 90 行,真正有点技术含量的不超过 50 行,描述实现全部 30 条基本指令的 ABEL 程序也只有 150 行,使用的不过六七种最基本的 ABEL 语句。初步推断,这些实验虽然不难完成,但学生会有较大收获,在认知计算机系统构成和提升硬件动手能力两个方面得到全面提升。

对 CPLD 芯片内部两类不同类型的电路将选用不同的方式进行描述。

(1) 对 CPLD 芯片内部的时序逻辑电路(包括 PC、Timing、AR、Flag、Npc)的功能,选用逻辑方程语句进行描述,就是根据这些电路需要在哪一条指令(依据指令操作码)的哪一个执行步骤(依据节拍发生器编码)接收从哪里传送给它的信息或者需要送出信息到何处(哪个电路),来写出相应的逻辑方程式,这最为简捷和直观,到提供的 ABEL 程序例子中可以看得很清楚,在此不予赘述。

(2) 对 CPLD 芯片内部的组合逻辑电路(主要是 CU 电路),选用真值表进行描述,就是依据哪一条指令(依据指令操作码)的哪一个执行步骤(依据节拍发生器编码)来产生用于运

算器、存储器和串行接口的控制信号,即填写真值表中每一行 16 个控制信号的取值,工作变得较为简单轻松,无须设计者花费大量的时间和精力去写每一个控制信号的逻辑方程,而是把这项工作改由系统工具软件来完成,设计者可随时查看这些软件生成的逻辑方程,这对找出并改正 ABEL 程序中的设计错误很有帮助。

(3) 对微程序控制器的设计实现做出重要改进,一是通过不同的工程项目把两种类型的控制器划分开来单独实现,使两种控制器各自使用自己独立的 ABEL 程序,不再彼此干扰;二是在充分继承已有的硬连线方案控制器设计结果的基础上,通过在 ABEL 程序中增加一部分说明语句和两个真值表来实现微程序控制器,大大降低了微程序控制器设计和实验的难度。

在选择两种控制器的实现方案时,已确定指令每一个步骤的执行功能都可以在一个时钟周期中完成,这对于简化硬件系统设计、突出简单计算机基本组成的原理知识、简化实验操作都非常有利。

关于授课和实验安排,建议要以一种类型的控制器为主完成教学实验,可能选择硬连线方案的控制器为主更容易一些,再简单介绍微程序控制器中的基本概念、组成和运行原理等内容,也可以考虑在讲课之后少花一点儿时间,让学生使用和操作一下选用微程序控制器构建的整机系统,教学效果可能更好。