

“十一五”国家重点图书 计算机科学与技术学科前沿丛书
计算机科学与技术学科研究生系列教材（中文版）

计算机体系结构

(第2版)

胡伟武 汪文祥 吴瑞阳 陈云霁 肖俊华 章隆兵 著



清华大学出版社



计算机科学与技术学科研究生系列教材（中文版）

计算机体系结构

提供最基础的计算机组成、计算机体系结构、计算机系统设计、计算机网络、数据库系统、操作系统、编译原理、软件工程、计算机图形学、计算机视觉、人工智能、机器学习等领域的教材和参考书。

本书全面介绍了计算机系统的组成、工作原理、设计方法和应用。全书共分12章，主要内容包括：计算机系统的组成、工作原理、设计方法和应用。

本书适合于计算机科学与技术专业的高年级学生、研究生以及对计算机系统感兴趣的读者阅读。

本书由清华大学出版社出版，定价为45元。

本书由清华大学出版社出版，定价为45元。

本书由清华大学出版社出版，定价为45元。

本书由清华大学出版社出版，定价为45元。

本书由清华大学出版社出版，定价为45元。

计算机体系结构 (第2版)

胡伟武 汪文祥 吴瑞阳 陈云霁 肖俊华 章隆兵 著

本书作者胡伟武研究员是清华大学本科时就研制开发了能够运行奔腾处理器指令集的CPU，之后陆续研制出了具有丰富的理论知识和工程经验。

胡伟武研究员的人生目标是：让我国在高端CPU方面不再受制于人，在今后的日子里，他将继续研究高性能处理器，为我国计算机领域做出贡献。

清华大学出版社
北京

清华大学出版社

北京

中国石油大学(北京)图书馆藏书
（英文）计算机体系结构教材与实验

内容简介

TP303

这是一本强调从实践中学理念的计算机体系结构的教材。作者结合自身从事国产龙芯高性能通用处理器研制的实践，以准确精练、生动活泼的语言，将计算机体系结构的知识深入浅出地传授给读者。

全书共13章，第1~4章从计算机体系结构的研究内容和发展趋势、二进制和逻辑电路、指令系统结构等方面介绍计算机体系结构的基础内容。第5~7章从静态流水线、动态流水线、多发射数据通路等方面介绍指令流水线结构。第8~11章从转移预测、功能部件、高速缓存、存储管理等方面介绍处理器的模块级结构。第12章介绍多处理器结构。第13章主要介绍作者在龙芯处理器设计过程中的经验教训。

本书适合作为高等学校计算机专业的高年级本科生、研究生的教材，也可以作为相关工程技术人员的学习参考书。

本书封面贴有清华大学出版社防伪标签，无标签者不得销售。

版权所有，侵权必究。侵权举报电话：010-62782989 13701121933

图书在版编目(CIP)数据

计算机体系结构/胡伟武等著. —2 版. —北京：清华大学出版社，2017

(计算机科学与技术学科前沿丛书)

(计算机科学与技术学科研究生系列教材(中文版))

ISBN 978-7-302-48368-7

I. ①计… II. ①胡… III. ①计算机体系结构—研究生—教材 IV. ①TP303

中国版本图书馆 CIP 数据核字(2017)第 215761 号

责任编辑：张瑞庆

封面设计：傅瑞学

责任校对：李建庄

责任印制：沈 露

出版发行：清华大学出版社

网 址：<http://www.tup.com.cn>, <http://www.wqbook.com>

地 址：北京清华大学学研大厦 A 座 邮 编：100084

社 总 机：010-62770175 邮 购：010-62786544

投稿与读者服务：010-62776969, c-service@tup.tsinghua.edu.cn

质量反馈：010-62772015, zhiliang@tup.tsinghua.edu.cn

课件下载：<http://www.tup.com.cn>, 010-62795954

印 装 者：北京鑫海金澳胶印有限公司

经 销：全国新华书店

开 本：185mm×260mm 印 张：17.5 字 数：421 千字

版 次：2011 年 6 月第 1 版 2017 年 11 月第 2 版 印 次：2017 年 11 月第 1 次印刷

印 数：1~2000

定 价：39.00 元

产品编号：069481-01

清华大学出版社

京汇

序言 1

“计算机体系结构”是计算机科学技术学科中计算机专业的一门专业必修课程。该课程的目标是培养计算机系统设计的专门人才，使其掌握计算机系统设计必须具备的专业知识，以及具有系统设计、分析、集成和评价的能力。

本书紧紧围绕“计算机体系结构”课程目标进行组织，主要内容分为 4 个部分：①计算机体系结构基础内容，包括计算机体系结构的研究内容和发展趋势、二进制和逻辑电路、指令系统结构等；②指令流水线结构，包括静态指令流水线、动态指令流水线、多发射指令流水线等；③处理器的模块级结构，包括转移猜测、运算部件、高速缓存、存储管理等；④多处理器结构，包括多处理器结构分类、多处理器系统的访存模型、存储一致性协议、cache 一致性等。

本书的一大特色是由我国从事自主通用 CPU 设计的一线科研人员撰写，从一个 CPU 设计者的角度出发，强调内容选择的基础性（要了解体系结构背后的原理和思路）、体系结构设计者需要具备知识的系统性（要做到“上知天文，下知地理”）、体系结构设计的实践性（要做 work on silicon 的设计）。

本书作者胡伟武研究员是我国自主通用龙芯 CPU 的总设计师，他在中国科学技术大学读本科时就研制开发了能够运行 8086 指令集的处理器，2002 年曾研制出我国首款高性能通用处理器龙芯 1 号，之后陆续研制出龙芯 2 号和龙芯 3 号处理器等，在处理器设计方面具有丰富的理论知识和工程经验。

胡伟武研究员的人生目标之一就是为我国培养更多的掌握 CPU 设计技术的高端人才，使我国在高端 CPU 方面不受制于人。为此，他坚持在繁忙的龙芯处理器研制工作之余，在中国科学院研究生院讲授“计算机体系结构”课程，本书的出版将是他实现其人生目标的开始，也将对我国计算机科学技术的学科建设以及高素质的人才培养起到积极的推动作用。

陈国良

序言 2

本书具有两个鲜明的特点：内容精练而实用，表述清楚而易懂。

作者花了很多心血反复筛选和提炼内容，讲授了二进制电路、指令系统、静态/动态流水线、高速缓存、存储管理、多处理器等计算机体系结构的基础知识，这些基础性的知识是“计算机体系结构”课程所必须讲授的基本内容。学生掌握了这些内容以及背后的原理，也就掌握了计算机体系结构的基本知识，为今后的研究、设计、工程实现、应用等工作奠定了坚实的基础。

本书涵盖了从系统软件支持到集成电路工艺实现的基本知识。比如，学懂了本书内容的学生，对存储管理而言，自己就能够从操作系统支持、体系结构设计到版图级工艺实现，理出一条基本的脉络。

在学习过程中，精读本书的内容，加上与本书配套的课程作业和动手动脑实践，可能比阅读几本翻译过来的冗长的国外教科书更有助于理解和掌握“计算机体系结构”的基本知识。本书比国外教科书更适合作为一学期的“计算机体系结构”课程教材。

“计算机体系结构”是一门比较难的必修课，一个原因是该领域里的创新多而杂，使得很多教科书变得冗长，尤其是国外原版书，往往有近千页的篇幅。本书的写作，从内容提炼、谋篇布局、概念表达到语言风格，都花费了很多心血，以求在近三百页的篇幅中清楚地表述出“计算机体系结构”的基本知识，使得全书内容可以在一学期之内讲完。

本书在布局上，特别强调循序渐进。例如，在讲述指令流水线这个计算机体系结构的核心内容时，先讲静态流水线（高速路），后讲动态流水线（可超车），再讲多发射（多车道）。本书中的概念和原理都有对应的具体的实例，避免了一些教科书中存在的概念和原理陈述空洞的缺点。本书全篇使用了“授课型”语言，使得其内容更通俗易懂。

本书还是一本历经了十余年实践检验的教科书，凝聚了作者多年来研制龙芯处理器的科研和工程实践经验以及多年在中科院研究生院授课的实践经验。

自 1978 年走进大学校门以来，我读过上百部《计算机体系结构》教科书。但读完这本《计算机体系结构》，我体会到了本书写作风格的最大特点：它是以第一人称方式写成的。以第一人称方式写出的计算机科学技术领域的教科书，我还是第一次看见。第一人称写作风格缩短了作者与读者、教师与学生的距离，体现了作者的承诺。

中科院计算所正在与高校和出版社合作，以龙芯和 LAMP 等开放式平台为基础，构建计算机体系结构二级学科的精品课程。《计算机体系结构》的出版，为这项战略性工作奠定了一块基石，也为我国“计算机体系结构”的教学提供了一部高质量的、实用的教科书，对于推动我国计算机科学技术学科的建设和加快高质量人才的培养计划，都具有现实意义。

徐志伟

中国科学院计算技术研究所

前言

中路好拍率个一派出土墓葬被盐湖从前矿航资源砾石，指甲技术时母。本月初一漫漫要

跟着中蒙两国的领导一起出席了“中蒙两国政府间科技合作项目”启动会。会上，双方就

在苏武召台辞食者中容内哈萨克族本立，此因。科学的造物并阅读量大的系来时真长，此空想

no 水上，弃留等处不闻，任劳任怨 no show 跟便当路，领着的香港中继数式器照

01 帕金森中等核苷酸越直，“茎累白我量是假突”这一问题的林深木。生科员的

望在帝都区帕林森立，长也。持事重阳殿卖甘黄树起表朴琳莫士区半断地跟一搬来塞给个

容内村等会睡觉坐学受需，叫亚帕答内加县源区些好。容内加脚实手典手学要需史不丁卦

2002年初，我刚开始龙芯处理器的研制没多久，中科院计算技术研究所负责研究生教育的徐志伟老师就找我说有没有可能在计算技术研究所开设一门计算机系统结构方面的“大课程”。他进一步解释说，在国外很好的学校经常有这样的课程，让学生每天都忙得“死去活来”，熬夜到凌晨两三点才能完成作业，但从中还“真正能学到东西”。我便欣然应允。

我从2002年秋季开始给计算技术研究所博士生开设“处理器设计”课程，讲课后才知道给学生上课比做研究难。一方面是因为授课比做研究在内容上要求更加全面系统，尤其是讲体系结构课程，除了体系结构本身外，还需要对操作系统、编译器原理、晶体管原理和基本工艺流程等相关领域的知识融会贯通；另一方面做研究时很多内容只要宏观了解就可以了，但授课就必须对其搞清楚，不清楚就不敢讲或者讲起来不生动。例如，在龙芯处理器设计时我安排了专门的人负责浮点模块，因为自己对于IEEE的浮点数据格式标准只是大致了解，但要给学生讲自己就得搞清楚；又如，在讲TLB时，就得搞清楚操作系统的存储管理，否则越讲学生就越糊涂。基于上述原因，这门课程几乎花掉了我前3年的所有业余时间，每一讲都至少需要花一周的时间做准备，而且每一年都要对讲义做大幅度调整，成为一个沉重的负担。经过3年的积累，课程的章节框架才基本定型。

在此基础上，2005年开始在中国科学院研究生院同时针对硕士和博士讲授“高性能计算机系统结构”课程。硕士和博士课程的主要区别在于作业和考试内容不同。由于要针对硕士讲授，因此在基础性方面又做了补充和加强，并根据授课的实际需要每年再对各章的内容进行了调整和完善。到2008年，准备根据讲课的内容出版一部教材，因此对2008年的讲授进行了录音整理。为了增加教材的可读性和趣味性，在整理教材时保持了第一人称的形式，同时尽量做到句子及内容的简洁和严谨。

本教材具有如下几个特点。

一是基础性，在快速变化的体系结构学科中总结出其中不变的原理性东西。计算机体系结构发展得很快，不断有新的内容出现，但几十年来积淀下来的东西并不多。关键是要发现快速变化中不变的原理性的东西，如果掌握了这些原理，就能以不变应万变。因此，在教材编写时“不赶时髦”且“不跟风”，把计算机体系结构在几十年的发展过程中形成的里程碑的工作讲透，重点介绍具体结构背后的原理和思路。

二是系统性，做到对体系结构、基础软件、电路和器件的融会贯通。根据我自己从事处理器设计的经验，一个体系结构的设计者就像一个带兵打仗的将领，结构设计就是“排兵布阵”。更重要的是要“上知天文，下知地理”。所谓“上知天文”，指的是在结构设计过程中要充分地了解与处理器联系紧密的操作系统、编译器以及应用程序的原理和行为；所谓“下知地理”，指的是在做结构设计时要充分考虑到所设计的模块和功能部件的电路和版图结构。

要做到一以贯之。例如在打字时,要很清楚地知道从按键盘到屏幕上出现一个字的过程中应用程序、操作系统、硬件、芯片、晶体管等的完整的交互行为。

三是实践性,做“在硅上工作(work on silicon)”的设计。在龙芯处理器的研发中深刻感觉到,计算机体系结构是实践性很强的学科。因此,在本教材的内容中充分结合了龙芯处理器研发过程中获得的体验,强调要做 work on silicon 的设计,而不要停留在 work on paper 的设计上。本教材的最后一章“实践是最好的课堂”,通过龙芯研制过程中发生的 10 个故事来进一步强调学习计算机体系结构设计实践的重要性。此外,在教材的习题部分安排了不少需要学生动手实践的内容。这些习题是对内容的延伸,需要学生在领会教材内容的精神之后进行发挥。

由于体系结构这门学科发展迅速,涉及面广,因此本教材中难免有不当和疏漏之处,敬请批评指正。同时我也意识到,以活泼生动的形式编写教材是一种大胆的尝试,需要面临很多挑战。因此,非常欢迎使用本教材的教师和学生对本教材提出宝贵意见。

胡伟武

本教材吸收借鉴了国内外优秀教材的有益经验,特别是龙芯设计团队的经验,使本教材臻于成熟。不过,由于本书是首次编写,书中难免存在一些不足,敬请批评指正。2017年暑期,胡伟武
于龙芯实验室。数年来,胡伟武一直致力于龙芯处理器的研究与开发,取得了许多重要的成果。他领导的龙芯团队在处理器设计、微架构优化等方面取得了显著的成绩,特别是在嵌入式系统、物联网等领域。胡伟武还积极参与学术交流,多次在国内外会议上作报告,展示了龙芯在处理器设计方面的实力。希望本书能够成为广大读者学习龙芯处理器设计的参考书。

胡伟武
于龙芯实验室。数年来,胡伟武一直致力于龙芯处理器的研究与开发,取得了许多重要的成果。他领导的龙芯团队在处理器设计、微架构优化等方面取得了显著的成绩,特别是在嵌入式系统、物联网等领域。胡伟武还积极参与学术交流,多次在国内外会议上作报告,展示了龙芯在处理器设计方面的实力。希望本书能够成为广大读者学习龙芯处理器设计的参考书。

胡伟武
于龙芯实验室。数年来,胡伟武一直致力于龙芯处理器的研究与开发,取得了许多重要的成果。他领导的龙芯团队在处理器设计、微架构优化等方面取得了显著的成绩,特别是在嵌入式系统、物联网等领域。胡伟武还积极参与学术交流,多次在国内外会议上作报告,展示了龙芯在处理器设计方面的实力。希望本书能够成为广大读者学习龙芯处理器设计的参考书。

胡伟武
于龙芯实验室。数年来,胡伟武一直致力于龙芯处理器的研究与开发,取得了许多重要的成果。他领导的龙芯团队在处理器设计、微架构优化等方面取得了显著的成绩,特别是在嵌入式系统、物联网等领域。胡伟武还积极参与学术交流,多次在国内外会议上作报告,展示了龙芯在处理器设计方面的实力。希望本书能够成为广大读者学习龙芯处理器设计的参考书。

目 录

第 1 章 引言	1
1.1 什么是 CPU	1
1.2 一以贯之	3
1.3 本书的内容	4
1.4 本书的习题与参考文献说明	5
第 2 章 计算机系统结构基础	6
2.1 什么是计算机	6
2.2 计算机的基本组成	7
2.3 计算机系统结构的发展	9
2.4 摩尔定律和工艺的发展	11
2.5 计算机应用的发展趋势	14
2.6 计算机系统结构发展趋势	15
2.7 多核结构的发展及其面临的问题	18
2.8 衡量计算机的指标	21
2.9 性能评价	22
2.10 成本评价	28
2.11 功耗评价	30
2.12 本章小结	32
习题	32
第 3 章 二进制与逻辑电路	34
3.1 计算机中数的表示	34
3.2 MOS 管工作原理	37
3.3 MOS 基本工艺	40
3.4 逻辑电路	44
3.5 CMOS 电路的延迟	47
3.6 Verilog 语言	49
3.7 本章小结	52
习题	52

第4章 指令系统结构	55
4.1 指令系统结构的设计原则	55
4.2 影响指令系统结构设计的因素	56
4.3 指令系统的分类	58
4.4 指令系统的组成部分	60
4.5 RISC 指令系统结构	62
4.6 RISC 的发展历史	64
4.7 不同 RISC 指令系统结构的比较	65
4.8 本章小结	71
习题	71
第5章 静态流水线	73
5.1 数据通路设计	74
5.2 控制逻辑设计	76
5.3 时序	78
5.4 流水线技术	79
5.5 指令相关和流水线冲突	83
5.6 流水线的前递技术	86
5.7 流水线和例外	89
5.8 多功能部件与多拍操作	90
5.9 本章小结	93
习题	93
第6章 动态流水线	102
6.1 影响流水线效率的因素	102
6.2 指令调度技术	103
6.3 动态调度原理	106
6.4 Tomasulo 算法	109
6.5 例外与动态流水线	114
6.6 本章小结	122
习题	123
第7章 多发射数据通路	127
7.1 指令级并行技术	127
7.2 保留站的组织	128
7.3 保留站和寄存器的关系	131
7.4 重命名寄存器的组织	133
7.5 乱序执行的流水线通路	137

7.6 多发射结构	139
7.7 龙芯 2 号多发射结构简介	140
7.8 本章小结	142
习题	143
第 8 章 转移预测	146
8.1 转移指令	146
8.2 程序的转移行为	148
8.3 软件方法解决控制相关	151
8.4 硬件转移预测技术	155
8.5 一些典型商用处理器的分支预测机制	162
8.6 本章小结	164
习题	164
第 9 章 功能部件	167
9.1 定点补码加法器	167
9.2 龙芯 1 号的 ALU 设计	172
9.3 定点补码乘法器	176
9.4 本章小结	183
习题	183
第 10 章 高速缓存	185
10.1 存储层次	185
10.2 cache 结构	187
10.3 cache 性能和优化	191
10.4 常见处理器的存储层次	199
10.5 本章小结	201
习题	202
第 11 章 存储管理	204
11.1 虚拟存储的基本原理	204
11.2 MIPS 处理器对虚存系统的支持	207
11.3 Linux 操作系统的存储管理	210
11.4 TLB 的性能分析和优化	215
11.5 本章小结	217
习题	217
第 12 章 多处理器系统	219
12.1 共享存储与消息传递系统	219

12.2	常见的共享存储系统	223
12.3	共享存储系统的指令相关	225
12.4	共享存储系统的访存事件次序	228
12.5	存储一致性模型	229
12.6	cache 一致性协议	233
12.7	本章小结	238
	习题	238
第 13 章 实践是最好的课堂		240
13.1	龙芯处理器简介	240
13.2	硅是检验结构设计的唯一标准	244
13.3	设计要统筹兼顾	251
13.4	设计要重点突出	257
13.5	体系结构设计	260
13.6	本章小结	261
参考文献		262
后记		265
5.8	流水线的高级技术	266
5.9	流水线的平衡	270
5.10	多功能部件与多操作	271
5.11	本章小结	274
5.12	习题	275
第 6 章 动态流水线		276
6.1	动态流水线效率的估算	277
6.2	指令调度技术	281
6.3	动态流水线加速	285
6.4	乱序执行算法	290
6.5	超标量与动态流水线	294
6.6	多线程	298
6.7	分支预测器	302
6.8	乱序执行加速	306
6.9	乱序执行与缓存一致性	310
6.10	乱序执行与多线程	314
6.11	乱序执行与分支预测	318
6.12	乱序执行与超标量	322
6.13	乱序执行与多线程	326
6.14	乱序执行与缓存一致性	330
6.15	乱序执行与多线程	334
6.16	乱序执行与分支预测	338
6.17	乱序执行与超标量	342
6.18	乱序执行与多线程	346
6.19	乱序执行与缓存一致性	350
6.20	乱序执行与多线程	354
6.21	乱序执行与分支预测	358
6.22	乱序执行与超标量	362
6.23	乱序执行与多线程	366
6.24	乱序执行与缓存一致性	370
6.25	乱序执行与多线程	374
6.26	乱序执行与分支预测	378
6.27	乱序执行与超标量	382
6.28	乱序执行与多线程	386
6.29	乱序执行与缓存一致性	390
6.30	乱序执行与多线程	394
6.31	乱序执行与分支预测	398
6.32	乱序执行与超标量	402
6.33	乱序执行与多线程	406
6.34	乱序执行与缓存一致性	410
6.35	乱序执行与多线程	414
6.36	乱序执行与分支预测	418
6.37	乱序执行与超标量	422
6.38	乱序执行与多线程	426
6.39	乱序执行与缓存一致性	430
6.40	乱序执行与多线程	434
6.41	乱序执行与分支预测	438
6.42	乱序执行与超标量	442
6.43	乱序执行与多线程	446
6.44	乱序执行与缓存一致性	450
6.45	乱序执行与多线程	454
6.46	乱序执行与分支预测	458
6.47	乱序执行与超标量	462
6.48	乱序执行与多线程	466
6.49	乱序执行与缓存一致性	470
6.50	乱序执行与多线程	474
6.51	乱序执行与分支预测	478
6.52	乱序执行与超标量	482
6.53	乱序执行与多线程	486
6.54	乱序执行与缓存一致性	490
6.55	乱序执行与多线程	494
6.56	乱序执行与分支预测	498
6.57	乱序执行与超标量	502
6.58	乱序执行与多线程	506
6.59	乱序执行与缓存一致性	510
6.60	乱序执行与多线程	514
6.61	乱序执行与分支预测	518
6.62	乱序执行与超标量	522
6.63	乱序执行与多线程	526
6.64	乱序执行与缓存一致性	530
6.65	乱序执行与多线程	534
6.66	乱序执行与分支预测	538
6.67	乱序执行与超标量	542
6.68	乱序执行与多线程	546
6.69	乱序执行与缓存一致性	550
6.70	乱序执行与多线程	554
6.71	乱序执行与分支预测	558
6.72	乱序执行与超标量	562
6.73	乱序执行与多线程	566
6.74	乱序执行与缓存一致性	570
6.75	乱序执行与多线程	574
6.76	乱序执行与分支预测	578
6.77	乱序执行与超标量	582
6.78	乱序执行与多线程	586
6.79	乱序执行与缓存一致性	590
6.80	乱序执行与多线程	594
6.81	乱序执行与分支预测	598
6.82	乱序执行与超标量	602
6.83	乱序执行与多线程	606
6.84	乱序执行与缓存一致性	610
6.85	乱序执行与多线程	614
6.86	乱序执行与分支预测	618
6.87	乱序执行与超标量	622
6.88	乱序执行与多线程	626
6.89	乱序执行与缓存一致性	630
6.90	乱序执行与多线程	634
6.91	乱序执行与分支预测	638
6.92	乱序执行与超标量	642
6.93	乱序执行与多线程	646
6.94	乱序执行与缓存一致性	650
6.95	乱序执行与多线程	654
6.96	乱序执行与分支预测	658
6.97	乱序执行与超标量	662
6.98	乱序执行与多线程	666
6.99	乱序执行与缓存一致性	670
6.100	乱序执行与多线程	674
6.101	乱序执行与分支预测	678
6.102	乱序执行与超标量	682
6.103	乱序执行与多线程	686
6.104	乱序执行与缓存一致性	690
6.105	乱序执行与多线程	694
6.106	乱序执行与分支预测	698
6.107	乱序执行与超标量	702
6.108	乱序执行与多线程	706
6.109	乱序执行与缓存一致性	710
6.110	乱序执行与多线程	714
6.111	乱序执行与分支预测	718
6.112	乱序执行与超标量	722
6.113	乱序执行与多线程	726
6.114	乱序执行与缓存一致性	730
6.115	乱序执行与多线程	734
6.116	乱序执行与分支预测	738
6.117	乱序执行与超标量	742
6.118	乱序执行与多线程	746
6.119	乱序执行与缓存一致性	750
6.120	乱序执行与多线程	754
6.121	乱序执行与分支预测	758
6.122	乱序执行与超标量	762
6.123	乱序执行与多线程	766
6.124	乱序执行与缓存一致性	770
6.125	乱序执行与多线程	774
6.126	乱序执行与分支预测	778
6.127	乱序执行与超标量	782
6.128	乱序执行与多线程	786
6.129	乱序执行与缓存一致性	790
6.130	乱序执行与多线程	794
6.131	乱序执行与分支预测	798
6.132	乱序执行与超标量	802
6.133	乱序执行与多线程	806
6.134	乱序执行与缓存一致性	810
6.135	乱序执行与多线程	814
6.136	乱序执行与分支预测	818
6.137	乱序执行与超标量	822
6.138	乱序执行与多线程	826
6.139	乱序执行与缓存一致性	830
6.140	乱序执行与多线程	834
6.141	乱序执行与分支预测	838
6.142	乱序执行与超标量	842
6.143	乱序执行与多线程	846
6.144	乱序执行与缓存一致性	850
6.145	乱序执行与多线程	854
6.146	乱序执行与分支预测	858
6.147	乱序执行与超标量	862
6.148	乱序执行与多线程	866
6.149	乱序执行与缓存一致性	870
6.150	乱序执行与多线程	874
6.151	乱序执行与分支预测	878
6.152	乱序执行与超标量	882
6.153	乱序执行与多线程	886
6.154	乱序执行与缓存一致性	890
6.155	乱序执行与多线程	894
6.156	乱序执行与分支预测	898
6.157	乱序执行与超标量	902
6.158	乱序执行与多线程	906
6.159	乱序执行与缓存一致性	910
6.160	乱序执行与多线程	914
6.161	乱序执行与分支预测	918
6.162	乱序执行与超标量	922
6.163	乱序执行与多线程	926
6.164	乱序执行与缓存一致性	930
6.165	乱序执行与多线程	934
6.166	乱序执行与分支预测	938
6.167	乱序执行与超标量	942
6.168	乱序执行与多线程	946
6.169	乱序执行与缓存一致性	950
6.170	乱序执行与多线程	954
6.171	乱序执行与分支预测	958
6.172	乱序执行与超标量	962
6.173	乱序执行与多线程	966
6.174	乱序执行与缓存一致性	970
6.175	乱序执行与多线程	974
6.176	乱序执行与分支预测	978
6.177	乱序执行与超标量	982
6.178	乱序执行与多线程	986
6.179	乱序执行与缓存一致性	990
6.180	乱序执行与多线程	994
6.181	乱序执行与分支预测	998
6.182	乱序执行与超标量	1002
6.183	乱序执行与多线程	1006
6.184	乱序执行与缓存一致性	1010
6.185	乱序执行与多线程	1014
6.186	乱序执行与分支预测	1018
6.187	乱序执行与超标量	1022
6.188	乱序执行与多线程	1026
6.189	乱序执行与缓存一致性	1030
6.190	乱序执行与多线程	1034
6.191	乱序执行与分支预测	1038
6.192	乱序执行与超标量	1042
6.193	乱序执行与多线程	1046
6.194	乱序执行与缓存一致性	1050
6.195	乱序执行与多线程	1054
6.196	乱序执行与分支预测	1058
6.197	乱序执行与超标量	1062
6.198	乱序执行与多线程	1066
6.199	乱序执行与缓存一致性	1070
6.200	乱序执行与多线程	1074
6.201	乱序执行与分支预测	1078
6.202	乱序执行与超标量	1082
6.203	乱序执行与多线程	1086
6.204	乱序执行与缓存一致性	1090
6.205	乱序执行与多线程	1094
6.206	乱序执行与分支预测	1098
6.207	乱序执行与超标量	1102
6.208	乱序执行与多线程	1106
6.209	乱序执行与缓存一致性	1110
6.210	乱序执行与多线程	1114
6.211	乱序执行与分支预测	1118
6.212	乱序执行与超标量	1122
6.213	乱序执行与多线程	1126
6.214	乱序执行与缓存一致性	1130
6.215	乱序执行与多线程	1134
6.216	乱序执行与分支预测	1138
6.217	乱序执行与超标量	1142
6.218	乱序执行与多线程	1146
6.219	乱序执行与缓存一致性	1150
6.220	乱序执行与多线程	1154
6.221	乱序执行与分支预测	1158
6.222	乱序执行与超标量	1162
6.223	乱序执行与多线程	1166
6.224	乱序执行与缓存一致性	1170
6.225	乱序执行与多线程	1174
6.226	乱序执行与分支预测	1178
6.227	乱序执行与超标量	1182
6.228	乱序执行与多线程	1186
6.229	乱序执行与缓存一致性	1190
6.230	乱序执行与多线程	1194
6.231	乱序执行与分支预测	1198
6.232	乱序执行与超标量	1202
6.233	乱序执行与多线程	1206
6.234	乱序执行与缓存一致性	1210
6.235	乱序执行与多线程	1214
6.236	乱序执行与分支预测	1218
6.237	乱序执行与超标量	1222
6.238	乱序执行与多线程	1226
6.239	乱序执行与缓存一致性	1230
6.240	乱序执行与多线程	1234
6.241	乱序执行与分支预测	1238
6.242	乱序执行与超标量	1242
6.243	乱序执行与多线程	1246
6.244	乱序执行与缓存一致性	1250
6.245	乱序执行与多线程	1254
6.246	乱序执行与分支预测	1258
6.247	乱序执行与超标量	1262
6.248	乱序执行与多线程	1266
6.249	乱序执行与缓存一致性	1270
6.250	乱序执行与多线程	1274
6.251	乱序执行与分支预测	1278
6.252	乱序执行与超标量	1282
6.253	乱序执行与多线程	1286
6.254	乱序执行与缓存一致性	1290
6.255	乱序执行与多线程	1294
6.256	乱序执行与分支预测	1298
6.257	乱序执行与超标量	1302
6.258	乱序执行与多线程	1306
6.259	乱序执行与缓存一致性	1310
6.260	乱序执行与多线程	1314
6.261	乱序执行与分支预测	1318
6.262	乱序执行与超标量	1322
6.263	乱序执行与多线程	1326
6.264	乱序执行与缓存一致性	1330
6.265	乱序执行与多线程	1334
6.266	乱序执行与分支预测	1338
6.267	乱序执行与超标量	1342
6.268	乱序执行与多线程	1346
6.269	乱序执行与缓存一致性	1350
6.270	乱序执行与多线程	1354
6.271	乱序执行与分支预测	1358
6.272	乱序执行与超标量	1362
6.273	乱序执行与多线程	1366
6.274	乱序执行与缓存一致性	1370
6.275	乱序执行与多线程	1374
6.276	乱序执行与分支预测	1378
6.277	乱序执行与超标量	1382
6.278	乱序执行与多线程	1386
6.279	乱序执行与缓存一致性	1390
6.280	乱序执行与多线程	1394
6.281	乱序执行与分支预测	1398
6.282	乱序执行与超标量	1402
6.283	乱序执行与多线程	1406
6.284	乱序执行与缓存一致性	1410
6.285	乱序执行与多线程	1414
6.286	乱序执行与分支预测	1418
6.287	乱序执行与超标量	1422
6.288	乱序执行与多线程	1426
6.289	乱序执行与缓存一致性	1430
6.290	乱序执行与多线程	1434
6.291	乱序执行与分支预测	1438
6.292	乱序执行与超标量	1442
6.293	乱序执行与多线程	1446
6.294	乱序执行与缓存一致性	1450
6.295	乱序执行与多线程	1454
6.296	乱序执行与分支预测	1458
6.297	乱序执行与超标量	1462
6.298	乱序执行与多线程	1466
6.299	乱序执行与缓存一致性	1470
6.300	乱序执行与多线程	1474
6.301	乱序执行与分支预测	1478
6.302	乱序执行与超标量	1482
6.303	乱序执行与多线程	1486
6.304	乱序执行与缓存一致性	1490
6.305	乱序执行与多线程	1494
6.306	乱序执行与分支预测	1498
6.307	乱序执行与超标量	1502
6.308	乱序执行与多线程	1506
6.309	乱序执行与缓存一致性	1510
6.310	乱序执行与多线程	1514
6.311	乱序执行与分支预测	1518
6.312	乱序执行与超标量	1522
6.313	乱序执行与多线程	1526
6.314	乱序执行与缓存一致性	1530
6.315	乱序执行与多线程	1534
6.316	乱序执行与分支预测	1538
6.317	乱序执行与超标量	1542
6.318	乱序执行与多线程	1546
6.319	乱序执行与缓存一致性	1550
6.320	乱序执行与多线程	1554
6.321	乱序执行与分支预测	1558
6.322	乱序执行与超标量	1562
6.323	乱序执行与多线程	1566
6.324	乱序执行与缓存一致性	1570
6.325	乱序执行与多线程	1574
6.326	乱序执行与分支预测	1578
6.327	乱序执行与超标量	1582
6.328	乱序执行与多线程	1586
6.329	乱序执行与缓存一致性	1590
6.330	乱序执行与多线程	1594
6.331	乱序执行与分支预测	1598
6.332	乱序执行与超标量	1602
6.333	乱序执行与多线程	1606
6.334	乱序执行与缓存一致性	1610
6.335	乱序执行与多线程	1614
6.336	乱序执行与分支预测	1618
6.337	乱序执行与超标量	1622
6.338	乱序执行与多线程	1626
6.339	乱序执行与缓存一致性	1630
6.340	乱序执行与多线程	1634
6.341	乱序执行与分支预测	1638
6.342	乱序执行与超标量	1642
6.343	乱序执行与多线程	1646
6.344	乱序执行与缓存一致性	1650
6.345	乱序执行与多线程	1654
6.346	乱序执行与分支预测	1658
6.347	乱序执行与超标量	16

第1章

引言

本章的目的是围绕 CPU 的设计介绍计算机系统结构,希望通过本章的学习能够做到对 CPU 不仅知其然,而且知其所以然。

1.1 什么是 CPU

什么是 CPU? 我女儿 6 岁的时候给了一个答案,她说 CPU 就是在一张纸上画些方块,然后用线和箭头把这些方块连起来,再写上几个字,涂上点颜色,最后一烧,烧出一个亮晶晶的小方块。这是因为那时候我在设计龙芯 1 号的结构,经常在纸上画来画去,她问我画的是什么,我说是 CPU。这就是一个 6 岁孩子心目中的 CPU。

关于 CPU,我们比她多知道些什么东西?我相信大多数人都会用计算机,会用计算机一点儿不稀奇,计算机能够普及,就是因为它好用。我女儿在摇篮里就开始玩计算机(见图 1.1),我一个同事的孩子 5 岁的时候就可以用计算机画出很有创意的画(见图 1.2)。

言归正传,开设计算机体系结构这门课程的主要目的,不是学习怎么用计算机,而是学习怎么造计算机。很多非计算机专业的学生用计算机用得比计算机专业的学生都好。计算机体系结构、操作系统、编译原理、数据库原理等计算机专业的核心课程就是研究怎么造计算机的,是计算机专业学生的看家本领。可惜改革开放以来,我国主要使用国外的 CPU 和操作系统“攒”计算机,我们自己没有造计算机的机会,所以这个看家本领也就慢慢生疏了。



图 1.1 在摇篮里玩计算机





图 1.2 一个 5 岁孩子在计算机上完成的作品

从体系结构图的角度,设计 CPU 确实就是画一些方块,再用线把它们连起来。图 1.3

是一个5岁孩子画的CPU结构图。图1.4是一个8岁孩子画的CPU结构图，里边还有一个PCI模块。图1.5是我画的龙芯2号CPU结构图。




图1.3 一个5岁孩子画的CPU结构图




图1.4 一个8岁孩子画的CPU结构图




图1.5 龙芯2号CPU结构图

这几个图有什么区别？与那两个小孩画的图相比，我画的结构图除了线直一些、方框方一些、字多一些、布图规整一些以外，还有其他不同吗？我们当然不能把对计算机体系结构的认识仅停留在画方框和连线的阶段。

1.2 一以贯之

请看一个很简单、很平常的问题：演示 PPT 时，为什么按一下键盘，PPT 会翻一页？这是一个什么样的过程？在这个过程中，应用程序（PowerPoint）、操作系统（Windows）、硬件系统、CPU 是怎么协同工作的？

下面介绍在用龙芯 CPU 构建的系统中，从按一下键盘到翻动一页幻灯片的原理性过程。

按一下键盘，键盘会产生一个信号送到南桥芯片，南桥芯片把键盘送过来的编码保存在一个寄存器中，并向处理器发出一个外部中断信号。

这个外部中断信号被传送到龙芯 CPU 的控制寄存器模块，保存在其中一个称为 Cause 的控制寄存器中。MIPS 架构中另外一个称为 Status 的控制寄存器有屏蔽位来确定是否处理这个外部中断信号。

没有被屏蔽的中断信号被附在一条译码后的指令上传送到重排序缓存中（Reorder Buffer）。在龙芯处理器中，外部中断被作为一种例外来处理，发生例外的指令不会被送到运算部件去执行，当这条指令成为重排序缓存的第一条指令时，CPU 处理例外（为了给操作系统一个精确的现场，要把例外指令前面的指令都执行完并把后面的指令都取消）。

重排序缓存向所有的模块发出一个取消信号，取消该指令后面的所有指令；修改控制寄存器，把系统设为核心态；把例外原因、发生例外的程序计数器（Program Counter, PC）等保存到指定的控制寄存器中；然后把程序计数器的值置为 0x80000180 这个例外处理入口地址进行取指。

0x80000180 是 MIPS 结构指定的操作系统例外处理入口地址。处理器跳转到 0x80000180 后执行操作系统代码。操作系统首先保存处理器现场，包括寄存器内容等。保存现场后，操作系统向 CPU 的控制寄存器读例外原因，发现是外部中断例外，就向南桥的中断控制器读中断原因，读的同时清除南桥的中断位。读回来后发现中断原因是有人按了空格键。

接下来，操作系统要查找读到的空格是给谁的，有没有进程处在阻塞状态等待键盘输入。大家都学过操作系统的进程调度，知道进程至少有 3 个状态：运行态、阻塞态、睡眠态，进程在等待 I/O 输入时处在阻塞态。这时，操作系统发现有一个名为 PowerPoint 的进程处于阻塞态，这个进程会对空格键有所响应，将 PowerPoint 唤醒。

PowerPoint 被唤醒后处在运行态，它发现操作系统传过来的数据是一个键盘输入空格，表示要翻页。PowerPoint 就把下一页要显示的内容准备好，调用显示驱动程序，把要显示的内容送到显存里面。主板上的显示控制器会定期自动地访问显存、刷新屏幕。这就达到了翻页的效果。

如果有读者对上述过程非常了解，非常清楚从按下键盘到屏幕翻页这个过程中，计算机硬件系统、CPU、操作系统、应用程序都干了些什么事，怎么干的，互相是怎么协同的，那他

就不用学习本教程了,因为这正是我想通过本教材让大家知道的。这门课程的名称叫计算机体系结构,是研究怎么造计算机的,而不是怎么用计算机的。换言之,我们不是要学习驾驶汽车,而是要学习如何造汽车。一个计算机体系结构设计者就像一个带兵打仗的将领,要学会“排兵布阵”。但如果他不知天文、不知地理就不会“排兵布阵”,或者只会纸上谈兵地“排兵布阵”就会贻误军机。对计算机体系结构设计者来说,“排兵布阵”指的就是体系结构设计,“上知天文”就是要了解和熟悉应用程序、操作系统、编译器的行为特征,“下知地理”就是要了解和熟悉逻辑、电路、工艺的特点。要做到对应用、系统、结构、逻辑、电路、器件等方面知识的融会贯通。就像《论语》中说的,“吾道一以贯之”。

在本教程中,“系统结构”和“体系结构”两个词混合使用,并不作严格区分。但一般来说,“体系结构”更侧重处理器结构,而“系统结构”则更强调整个计算机系统。

1.3 本书的内容

本书主要内容分为4部分。第1~4章为第一部分,从计算机体系结构的研究内容和发展趋势、二进制和逻辑电路、指令系统结构等方面介绍计算机系统结构的一些基础内容。第5~7章为第二部分,从静态流水线、动态流水线、多发射数据通路等方面介绍指令流水线结构。第8~11章为第三部分,从转移预测、功能部件、高速缓存、存储管理等方面介绍处理器的模块级结构。第12章为第四部分,介绍多处理器结构。另外,第13章作为附加部分,主要介绍在龙芯处理器设计过程中的实际故事及体会。

第1章为引言,主要引出什么是CPU,学习本教材的目的以及教材内容。第2章介绍计算机系统结构基础。主要内容包括计算机的基本概念,影响计算机系统结构的主要因素及其发展趋势,计算机中性能、功耗、成本等重要指标的计算等。

第3章介绍二进制与逻辑电路。主要内容包括计算机中数的表示,CMOS电路原理,组合逻辑和时序逻辑,电路的延迟,从一个行为级描述到版图的设计过程等。

第4章介绍指令系统结构。主要内容包括影响指令系统结构的因素,指令系统的组成,RISC指令系统结构特点及其发展历史,不同指令系统结构的比较以及指令应用与实现的一些例子等。

第5章介绍静态指令流水线。通过完成一个简单CPU的设计来介绍CPU的数据通路、静态指令流水线、指令相关对流水线的影响、静态流水线的数据前递(Forward)技术、流水线与例外处理等。

第6章介绍动态指令流水线。主要内容包括程序中指令相关与流水线阻塞的关系,通过软件优化避免指令相关引起的阻塞,以及通过保留站、寄存器重命名、重排序缓存实现指令在流水线中“有序进入、乱序执行、有序结束”。打个比方,静态指令流水线相当于在车道上不能超车,前面有辆拖拉机在慢慢地开,时速200km的保时捷也只能跟在拖拉机后面跟着;动态指令流水线就是可以超车;多发射就是多车道。

第7章介绍乱序执行流水线以及多发射流水线的指令和数据通路。首先从保留站的组织方式、保留站和寄存器的关系以及寄存器重命名方式等方面,对乱序执行流水线的组织结构进行归纳,然后在此基础上对多发射流水线的特点进行深入分析。

第8章介绍转移预测技术。在对程序中转移指令的行为进行分析的基础上,分别从软

件和硬件的角度介绍解决转移指令引起的控制相关的方法，并介绍常见处理器的转移预测机制。

第9章以定点补码加法器和乘法器为例，介绍计算机体系结构中算术算法的原理、结构和设计。定点加法的重点是进位链的设计，定点减法可以通过定点加法实现；定点补码乘法要掌握补码乘法的原理、两位Booth乘法以及华莱士树。

第10章介绍高速缓存设计和存储层次。冯·诺依曼结构中一个永恒的主题是怎样给处理器提供稳定的指令和数据流，喂饱“饥饿”的CPU。因此，转移猜测技术和高速缓存(cache)技术一直是计算机系统结构的研究热点，前者给处理器提供稳定的指令流，后者给处理器提供稳定的数据流。即使经过几十年的研究，目前也只是给处理器喂了个半饱。例如在4发射结构中，平均IPC(每拍执行的指令数)能够达到2就相当不错了。本章首先介绍存储层次的概念，然后介绍cache的基本概念、性能和优化技术，最后介绍一些常见处理器的存储层次。

第11章介绍存储管理技术。处理器的存储管理部件(Memory Management Unit, MMU)支持虚实地址转换、多进程空间等功能，是通用处理器体现其“通用”性的重要单元，也是处理器与操作系统交互最紧密的部分。本章的主要内容包括虚拟存储的基本原理，MIPS处理器对虚存系统的支持，Linux操作系统的存储管理以及虚存系统的优化等。

第12章介绍多处理器技术。多处理器已经成为目前高性能通用处理器设计的主流。本章主要内容包括多处理器结构分类，多处理系统的访存模型，存储一致性模型，cache一致性协议等。

第13章主要通过在龙芯处理器设计过程中发生的10个真实的故事(其中多数是教训)来说明在学习计算机结构设计中实践的重要性。在课堂上学习的东西，如果不能在实践中灵活地运用，终究是纸上谈兵，没有学通。硅是检验结构设计的唯一标准，好的结构设计既要统筹兼顾，又要重点突出。在硅上工作(work on silicon)而不是在纸上工作(work on paper)的设计态度，对软件、硬件及工艺的融会贯通，以及坚持精益求精的持续改进，是一个优秀计算机系统结构设计者应该具备的3个必要品质。

1.4 本书的习题与参考文献说明

本书主要面向博士和硕士研究生、高年级本科生以及相关专业的工程技术人员。

本书安排的习题，不仅仅是对书中内容的复习，更是对书中内容的补充和提高。有些习题具有实验的性质，需要动手做一些简单的设计。全书习题一共有100道，安排在每章后面，其中带*的题难度较大，尤其是具有较强的实践性，只要求计算机专业的博士生完成。

本书后面的参考文献，都是计算机体系结构方面的经典著作，从几百篇文献的列表中精心挑选出来，剩下不超过50篇，值得去精读。

第 2 章

计算机系统结构基础

2.1 什么是计算机

什么是计算机？大多数人认为计算机就是桌面上的电脑，实际上计算机已经深入到人类信息化生活的方方面面。除了大家熟知的个人电脑、服务器和工作站等通用计算机外，像手机、数码相机、数字电视、游戏机、打印机、路由器等设备的核心部件也都是计算机，都属于计算机体系结构的研究范围。也许此刻你的身上就有好几台计算机。

看几个计算机应用的例子。美国国防部有一个为期 10 年的加速战略计算计划(1994—2005)(Accelerated Strategic Computing Initiative, ASCI)，为核武器模拟制造高性能计算机。20世纪90年代，拥有核武器的国家签订了全面禁止核试验条约，凡是签了这个条约的国家都不能进行核试验，或者准确地说不能做带响声的核武器试验。这对如何保管核武器提出了挑战。核武器在仓库里放了100年以后，拿出来扔还能不能响？会不会放着放着它自己响起来？美国人就依靠计算机模拟来进行核试验。据美国国防部估计，为了满足2010年核武器管理的需要，需要每秒完成 $10^{16} \sim 10^{17}$ 运算的计算机。现在桌面电脑的频率在1GHz的量级，G就是 10^9 ，加上多发射和多核的并行，2010年左右先进CPU的性能大约在 10^{10} 量级，即每秒百亿次运算。 10^{16} 就需要几十万到上百万个这样的CPU。2008年美国发布了一台高性能计算机叫Roadrunner，速度达到 10^{15} (PetaFlops)，就是用于核模拟的。

高性能计算机的应用还有很多。例如，波音777是第一台完全用计算机模拟设计出来的飞机，日本的地球模拟器用来模拟地球的地质活动。高性能计算已经成为继实验和理论推理之后的第三种科学的研究手段。图2.1是国产曙光5000超级计算机的图片。这么一台计算机需要一个大厅才放得下，其浮点运算速度为每秒两百多万亿次。

计算机的另外一个极端就是我们的手机。手机里面至少有一个CPU，有的甚至有几个。我们的手机能听歌、能播放媒体，甚至能处理邮件，这些都是靠其中的CPU来实现的，只不过受到功耗限制，手机中的CPU速度还比较慢。

所以，希望大家建立一个概念：计算机不光是桌面上的个人计算机(PC)。计算机可以大




图 2.1 曙光 5000 超级计算机