




IET

热设计工程师精英课堂

集成电路热管理： 片上和系统级的监测及冷却

Heat Management in Integrated Circuits:
On-chip and System level monitoring and cooling

[美] 赛达·奥伦奇-麦米克 (Seda Ogrenci-Memik) 著

朱芳波 郭广亮 舒涛 译

 机械工业出版社
CHINA MACHINE PRESS



热设计工程师精英课堂

集成电路热管理：片上和系统级的监测及冷却

[美] 赛达·奥伦奇-麦米克 (Seda Ogrenci - Memik) 著
朱芳波 郭广亮 舒涛 译

机械工业出版社

本书着重讲述了集成电路热管理部分的片上和系统级的监测及冷却,内容包括:集成电路和系统热设计的挑战以及芯片发热原理;芯片内置温度传感器的分类、构造、工作原理和设计挑战,基于芯片内置温度传感器的动态热管理方法和控制原理;针对集成电路和 IC 芯片的主动冷却措施、工作原理,并重点介绍了空气冷却、液体冷却、TEC 热电制冷以及相变冷却技术;系统层以及数据中心层面的热事件缓解措施与方法,着重介绍了数据中心内设备的工作负载均衡技术以及热感知、热管理技术;片上和系统级的温度检测最新发展趋势。

本书内容丰富、涉及的专业知识面广,适合于从事热设计、热管理领域的从业人员,以及电子工程师、集成电路设计工程师,以及高等院校相关专业师生阅读。

Heat Management in Integrated Circuits: On-chip and System-level monitoring and cooling, by Seda Ogrenci - Memik, ISBN: 9781849199346.

Original English Language Edition published by The IET.

Copyright © The Institution of Engineering and Technology 2016, All Rights Reserved.

This title is published in China by China Machine Press with license from the IET. This edition is authorized for sale in China only, excluding Hong Kong SAR, Macao SAR and Taiwan. Unauthorized export of this edition is a violation of the Copyright Act. Violation of this Law is subject to Civil and Criminal Penalties.

本书由 IET 授权机械工业出版社在中国境内地区(不包括香港、澳门特别行政区以及台湾地区)出版与发行。未经许可之出口,视为违反著作权法,将受法律之制裁。

北京市版权局著作权合同登记 图字:01-2016-4301号。

图书在版编目(CIP)数据

集成电路热管理:片上和系统级的监测及冷却/(美)赛达·奥伦奇-麦米克(Seda Ogrenci - Memik)著;朱芳波,郭广亮,舒涛译. —北京:机械工业出版社,2018.3

(热设计工程师精英课堂)

书名原文:Heat Management in Integrated Circuits: On-chip and System-level monitoring and cooling

ISBN 978-7-111-58768-2

I. ①集… II. ①赛… ②朱… ③郭… ④舒… III. ①集成电路-温度控制-研究 IV. ①TN4

中国版本图书馆 CIP 数据核字(2017)第 316610 号

机械工业出版社(北京市百万庄大街 22 号 邮政编码 100037)

策划编辑:任鑫 责任编辑:任鑫

责任校对:潘蕊 封面设计:马精明

责任印制:常天培

唐山三艺印务有限公司印刷

2018 年 2 月第 1 版第 1 次印刷

169mm×239mm·14 印张·265 千字

0001—3000 册

标准书号:ISBN 978-7-111-58768-2

定价:79.00 元

凡购本书,如有缺页、倒页、脱页,由本社发行部调换

电话服务

服务咨询热线:010-88361066

读者购书热线:010-68326294

010-88379203

封面无防伪标均为盗版

网络服务

机工官网:www.cmpbook.com

机工官博:weibo.com/cmp1952

金书网:www.golden-book.com

教育服务网:www.cmpedu.com

推 荐 序

一年前朱芳波老师在电话那头很严肃地对我说，舒涛、广亮和他准备一起翻译《集成电路热管理：片上和系统级的监测及冷却》，他们三个人想一起做这件事情……

话到此处，一下子让我想到了刘关张结义欲建功立业的场景。三个人在一起可以做的事情很多，他们选择了这么一件耗时、费力的事情。但我想这其中最主要的原因还是他们对热管理技术的专注和热爱。相同的专业背景和行业从业经历使他们走到了一起，这也成为书籍翻译品质的保证。

《集成电路热管理：片上和系统级的监测及冷却》全书结构非常清晰，以集成电路热量产生为起始，以元件升温、高温影响和传热路径为引子，让读者充分了解到热管理的重要性和必要性。之后围绕温度侦测、动态热管理、冷却方式和数据中心冷却等内容进行了详细论述。严谨和科学的计算公式、详尽的知名企业热管理技术讲解和宝贵的热管理设计经验都可以在书中找到。本书对初涉此领域的从业人员展开了一幅热管理的画卷，同时也对从业多年的热管理“老司机”轻轻地诉说着专业性的技术。

本书就如同三位译者呈现给我国热管理行业的一份特殊礼物。行业从业人员可以从中汲取到自己关注的内容，无论是深入的理论、前沿的技术抑或是宝贵的经验。好在朱芳波说要送我一本，否则我肯定会去购买一本。

上海热领科技技术主管

李波

上海

2017年10月

译者序

近年来,由于设备和元器件的集成度越来越高、功率密度越来越大,热设计变得越来越重要。热设计工程师承担的工作职责也越来越多,正如当下热词“一专多能”所描述的那样,为了能设计出一款性能卓越的产品,热设计工程师除了需要掌握热专业相关的知识外,还需要了解硬件、软件算法、系统架构等专业领域的内容。

目前市面上的热设计类书籍大部分是以热专业为主的书籍。本书原作者以一个学者的眼界,撰写了一本以热监控和热管理为主线,从电子、软件算法、芯片封装角度展开讨论,揭示了热监控和热管理背后的专业知识。根据译者多年的从业经验,本书可以作为一本拓宽热设计工程师知识领域的专业类书籍,除了基本的热管理之外,它还会引导读者了解更多关于硬件、软件算法、芯片封装类的知识。

本书由朱芳波负责全书的统稿。其中,舒涛翻译了本书第1、3章,郭广亮翻译了第4、5章,朱芳波翻译了第2、6章及其他部分。本书在翻译过程中,还得到了同行业很多朋友的大力帮助和支持,在此表示衷心感谢!

本书在译校过程中对原书中的部分错误做了更正,由于译者非英语专业科班出身,其中翻译不当和错漏在所难免,敬请读者批评指正。

译者

2017年10月

前 言

随着集成电路尺寸越来越小、设计越来越复杂、功率密度越来越高、热耗越来越大，如何快速、高效地处理产生的热量，正在成为电路电流和未来集成电路设计的最重要瓶颈。当前系统最大的设计功耗，也越来越受限于系统散热能力。热问题正在迫使芯片设计人员，应用保守的设计余量创造出次优的结果。对于更大规模的应用，如设计出良好的高性能计算系统和数据中心，散热成本已占据了总用电成本第二的位置，可占总用电成本的 30% ~ 50%。因此，热监控和热管理正在变得越来越重要。

本书涵盖了集成电路的热监控和热管理内容，着重介绍了集成电路中芯片内置传感器（相对于独立封装或独立布置在电路板上的传感器而言）的原理和材料。本书讨论的传感器装置和电路内容主要包括，各种旨在将采样温度转化为数字读显值的装置以及主动偏置电路。主动偏置电路旨在将采集到的芯片温度梯度，反过来用于热管理。本书探讨的主题包括：集成电路和系统热问题、芯片上集成温度传感、动态热管理、主动散热以及如何在系统级以及中心机房、数据中心层面上解决以上热问题。

目 录

推荐序

译者序

前言

第1章 集成电路和系统的热问题 1

1.1 引起热挑战的技术发展趋势	2
1.1.1 系统设计要求	2
1.1.2 产品可靠性要求	4
1.1.3 产品性能要求	6
1.1.4 成本、用户体验和经济性要求	7
1.2 芯片的发热原理	8
1.2.1 高性能芯片的热响应示例	10
1.2.2 芯片传热路径	15
参考文献	21

第2章 芯片内置温度侦测 27

2.1 芯片内置温度传感器的工作条件及性能参数	28
2.2 模拟型温度传感器	32
2.2.1 基于热二极管的传感器	32
2.2.2 电阻型传感器	34
2.2.3 热电偶和热电堆	35
2.2.4 其他类型温度传感器	39
2.3 数字温度传感器	39
2.3.1 基于 MOSFET 输出电压/电流的温度传感器	39
2.3.2 基于延迟时间的温度传感器	41
2.3.3 基于漏电流的温度传感器	42
2.4 传感器前端	43
2.4.1 温度传感器的 Sigma - Delta ADC	44
2.4.2 温度传感器的 SAR ADC	44
2.4.3 温度传感器的 PTDC	45
2.5 芯片内置温度传感器的设计挑战	45

2.5.1 理想性和线性度	46
2.5.2 对变化的鲁棒性	47
2.5.3 温度传感器的校正	49
2.6 通过系统布局提高温度测量精度	52
2.6.1 通过内差法强化均匀网格	54
2.6.2 非均匀网格传感器的分配与布置	60
2.6.3 可编程器件的传感器分配和布局	65
2.6.4 温度传感器分配和布局的最新进展	68
2.7 间接温度监测	70
参考文献	71

第3章 动态热管理

3.1 芯片温度传感器的接口和动态热管理系统	80
3.1.1 温度传感器的偏置网络	80
3.1.2 温度传感器的通信网络	85
3.2 工业设计中基于温度传感器的动态功耗和热管理	89
3.2.1 第一代动态热管理	89
3.2.2 第二代动态热管理	91
3.2.3 最新一代动态热管理	93
3.3 非商业设计温度传感器的动态优化方法	96
3.3.1 基于硬件设计的热管理	96
3.4 基于温度传感器的内存热管理方法	105
3.4.1 基于温度传感器的 DRAM 刷新率及写时序优化	105
3.4.2 基于温度传感器的 DRAM 架构优化	107
3.4.3 基于温度传感器的硬盘热管理	107
3.5 热管理的控制系统深入探究	108
3.5.1 闭环控制器	108
3.5.2 随机控制	112
3.5.3 模型预测控制	113
参考文献	114

第4章 主动冷却

4.1 空气冷却	122
4.1.1 冷却风扇的管理控制	126
4.1.2 基于风扇之外的强迫空气冷却系统	129
4.2 液体冷却	131
4.2.1 液体冷却系统的效率和成本优化	134
4.2.2 3D 集成电路芯片的液体冷却	136

4.2.3 直接液体冷却	142
4.3 热电冷却	142
4.3.1 TEC 装置的工作原理及性能指标	143
4.3.2 最新一代芯片内置冷却器的设计	145
4.3.3 热电冷却器的理论分析框架	148
4.3.4 基于 TEC 冷却器的 IC 芯片热管理	150
4.4 相变冷却	156
参考文献	158
第 5 章 系统层、超级计算机以及数据中心层热事件的缓解措施	169
5.1 OS 层的散热缓解措施	169
5.1.1 热感知技术优化	171
5.2 嵌入式实时系统的 OS 层热管理策略	184
5.3 热感知的虚拟化	190
5.4 应用层在温度分布形成中的作用	194
5.5 数据中心和超级计算机的热感知优化	197
5.5.1 数据中心的热耗特征与性能指标	197
5.5.2 系统层热感知管理的软件环境与配置	200
参考文献	202
第 6 章 热感知系统的发展趋势	207
6.1 热设计时考虑客户舒适度	207
6.2 集成电路的热回收技术	210
6.3 芯片内置温度传感器的新材料和新设计	212
6.4 硬件安全性	213
参考文献	213
附录 相关术语和单位	216

第 1 章

集成电路和系统的热问题

在高性能电子设备（例如，台式机、服务器）和小尺寸高端移动设备（如智能手机，平板电脑）的设计中，功率和散热的制约已经成为设计中重要的考虑因素。当前，功率密度及其引起的热效应已经成为大功率集成电路进一步小型化的羁绊^[1,2]。由高功率密度导致的热效应会迫使设计者进行保守设计，预留出设计余量，因此只能得到次优的结果。其性能的差距相当于给芯片生产商造成数亿美金的损失。而且，空间分布不均匀的热流无法通过均匀的被动冷却手段有效地散播到环境中。因此，系统经常采用冗余设计，导致了成本的上升，而且往往需要加入各种形式的主动冷却手段。对于大型数据中心和超级计算机，每冷却 1W 的热量需要消耗 0.3 ~ 0.7W 的冷却用电，并且这个比例关系仍将处于上升趋势^[3-5]。无论是移动设备还是超级计算机，热对系统的性能和可靠性的影响已经成为重要的问题，同时，热也会导致很高的运营成本和更加巨大的碳排放，对于高性能计算中心尤其明显。

热效应是影响系统性能的主要因素之一。所有主要的芯片生产商都依据芯片处于最强性能时的功耗给出了热设计功率（TDP）。TDP 代表系统长期执行典型配置时所能承受的最大功率，系统只允许短时间（微秒数量级）超过 TDP。过去的数十年间 TDP 持续增长。随着绝对 TDP 的增长，产生了另外一个问题，即高性能芯片的功率密度分布变得非常不均匀，尤其是微处理器。在局部热点区域，功率密度甚至超过了 $300\text{W}/\text{cm}^2$ ，而芯片平均功率密度则要低一个数量级^[6,7]。热点温度超过安全温度阈值（不同系统会不同，范围在 $80 \sim 105^\circ\text{C}$ 之间），从而会激活动态热管理引擎（DTM）并触发系统降频。同时在运行期间，通过 TDP 表示的系统总功耗会动态调节不同计算核或芯片的功耗，从而导致系统性能下降。

除了对峰值性能的影响，瞬时和空间热压力的不均会增加高性能计算系统的失效率^[8]，更加频繁的检测降低了系统的性能^[9]。即使硬件的失效可以避免，但由巨大温度梯度导致的不同硬件中的性能波动也显而易见。在任意时刻，同一系统中不同节点中的芯片始终处于不同功率状态，这是由于它们处于各自的 DTM 模式，会导致负载的不均衡。

1.1 引起热挑战的技术发展趋势

热问题的影响已经成为当前系统设计中的主要瓶颈，其背后的主要原因是系统尺寸的小型化。热损耗和温度与集成电路的热流密度直接相关。在当代的技术中，缩放因子 s 仍然作用于特征尺寸和电容性负载，供电电压不再随尺寸的缩小而降低，但是功率也不在随着尺寸的缩小而线性地降低。当我们考虑同尺寸下的功率密度时，其呈现出随尺寸因子的缩小而线性增加的趋势。这导致了在芯片的新制程下功率密度不断升高。它预示着在综合考虑功率、性能、冷却手段时，对散热的担忧变得日益突出。高温对于芯片来说是极其危险的。这其中有很多原因。接下来我们将会详细讨论。

1.1.1 系统设计要求

在热循环下，主动设备呈现出显著的性能^[10]波动性。这是因金属氧化物半导体场效应管（MOSFET）两个重要参数对温度有极强的依赖性。MOSFET 的载流子迁移率和阈值电压都随温度变化。这两个参数轮流决定 MOSFET 中的电流。因此，它们的切换速度最终决定了互补金属氧化物半导体（CMOS）门在逻辑电路中的延迟。互联电阻对温度也非常敏感，它会导致预期延迟的剧烈波动^[11-14]。

定时参数对温度的依赖性给复杂系统的设计验证带来了新的挑战，在不牺牲巨大的保护频带的前提下完成设计更是困难重重。需要完全验证电路性能和功能的模型变得非常复杂。它们难以计算，这要么会导致不可接受的设计周期，要么不得不接受近似的设计分析。没有考虑热效应的设计工具迫使芯片设计者进行保守的设计和不准的估计，其设计出的次优结果在时序和功率上有 30%~40% 的损失。这种性能的差距相当于芯片生产商损失了数十亿美金。此外，这个差距直接体现在剔除不合格产品后的芯片产量上（生产的符合规范芯片的百分比）。产量的损失影响着生产商和客户的底线。每一个废弃的芯片都会增加合格芯片的成本。

电子迁移率和四个不同的参数相关，它们又各自和温度有关：声子散射系数 μ_{ph} ，表面粗糙度散射系数 μ_{sr} ，体电荷库伦散射系数 μ_{cb} ，界面电荷库伦散射系数 μ_{in} 。一个广泛应用的 MOSFET 模型中定义了每个参数和温度的关系，如下所示^[15]：

$$\frac{1}{\mu_{ph}} \propto T^{3/2} E_{eff}^{1/3}; \frac{1}{\mu_{sr}} \propto T^{-1/\alpha} E_{eff}^{2.1}; \frac{1}{\mu_{cb}} \propto T^{-1} E_{eff}^{-2}; \frac{1}{\mu_{in}} \propto T E_{eff}^{-1} \quad (1.1)$$

$$E_{\text{eff}} \approx \frac{(V_{\text{GS}} + V_{\text{th}})}{6\tau_{\text{ox}}} \quad (1.2)$$

式中, V_{GS} 是 MOSFET 的栅源电压; V_{th} 是阈值电压; τ_{ox} 是氧化物厚度。

有效迁移率可以表示为

$$\mu_{\text{eff}} = \mu_0 \left(\frac{1}{\mu_{\text{ph}}(T, E_{\text{eff}})} + \frac{1}{\mu_{\text{sr}}(T, E_{\text{eff}})} + \frac{1}{\mu_{\text{Cb}}(T, E_{\text{eff}})} + \frac{1}{\mu_{\text{in}}(T, E_{\text{eff}})} \right)^{-1} \quad (1.3)$$

不同的迁移项和温度之间的关系很复杂。但是, 如果我们着眼于温度不低于 200K 的设备时, 它们之间的关系趋近于反比关系, 即电子迁移率随着温度的升高而降低。其关系可以大致的用如下的近似模型表示^[16]:

$$\mu = \mu_{\text{nom}} \left(\frac{T_{\text{nom}}}{T} \right)^{\alpha_{\text{mob}}} \quad (1.4)$$

式中, μ_{nom} 是标准工况 T_{nom} 下的标准迁移率; α_{mob} 是缩放因子。

MOSFET 的阈值电压可以用平带电压 V_{FB} 和费米势 ϕ_{F} 表示^[17-19], 即

$$V_{\text{th}} = V_{\text{FB}} + 2\phi_{\text{F}} + \gamma \sqrt{2\phi_{\text{F}}} \quad (1.5)$$

式中

$$V_{\text{FB}} = \phi_{\text{GS}} - \frac{Q_{\text{ss}}}{C_{\text{ox}}} = \frac{kT}{q} \ln \left(\frac{N_{\text{A}} N_{\text{G}}}{n_{\text{i}}^2} \right) - \frac{Q_{\text{ss}}}{C_{\text{ox}}} \quad \text{同时} \quad \phi_{\text{F}} = \frac{kT}{q} \ln \left(\frac{N_{\text{A}}}{n_{\text{i}}} \right)$$

kT/q 是热电压; N_{A} 和 N_{G} 是衬底和栅极掺杂浓度; n_{i} 是硅材料的本征载流子浓度; Q_{ss} 是表面电荷密度, C_{ox} 是氧化层电容量。

决定温度的两个主要电势可按下式计算:

$$\frac{\partial \phi_{\text{GS}}}{\partial T} = \frac{1}{T} \left(\phi_{\text{GS}} + \frac{E_{\text{G0}}}{2q} + 3 \frac{kT}{q} \right), \quad \frac{\partial \phi_{\text{F}}}{\partial T} = \frac{1}{T} \left(\phi_{\text{F}} - \frac{E_{\text{G0}}}{2q} - 3 \frac{kT}{q} \right)$$

利用 CMOS 生产工艺节点的经验数据可以看出, 温度相关的净系数是一个负值, 它表明 MOSFET 的阈值电压随着温度的上升而线性减小。阈值电压和温度的关系同样可以用一个近似的模型表示如下^[16]:

$$V_{\text{th}}(T) = V_{\text{th_nom}} + \alpha_{\text{th}}(T - T_{\text{nom}}) \quad (1.6)$$

温度与互联电阻的关系也是线性的, 同时温度正比于与材料相关的经验系数 α_{R} , 即

$$R(T) = R_{\text{nom}} [1 + \alpha_{\text{R}}(T - T_{\text{nom}})] \quad (1.7)$$

在标称温度 T_{nom} 下, 上述的每一个性能参数都可以被评估, 也可以建立一个典型的案例对典型的电路延迟进行评估。但是, 随着热响应在空间和时间上多样性的加剧, 集成电路的均匀性能评估不再有效。尤其是当瞬态的大温度梯度同时不同器件上引发热响应延迟变化, 并最终导致时序违规时, 性能评估变得更加难以预测。

一个极端的例子是和温度的负响应现象^[20,21]。如前所述, 温度对载流子迁

移率和阈值电压都有反向的影响。然而最终的门延迟行为决定于逻辑门的具体运行条件，因为这决定了在不同情况下的主导参数。例如，当一个门的运行在接近电源电压的高阈值电压水平时，温度升高导致的阈值电压降低成为主导因素，这会使得栅极漏电流增加，并导致门延迟提高。但是栅极运行在一定范围，该范围内阈值电压和电源电压之间差距很大时，栅极漏电流主要受载流子迁移率影响，载流子迁移率也和温度负相关。因此，在这种情况下，随着温度的上升，延迟反而会下降。

在很大的温度范围内对数字电路进行评估和优化，同时确保评估优化完成后的时序合理，这项工作充满挑战。因此，由热导致的性能参数变化在近些年引起了大量的关注，有很多的关于如何量化和减少时序冲突的研究，既包括在延迟路径上和时钟数网络上，也包括在微架构块上^[22-28]。

1.1.2 产品可靠性要求

温度可以有多种方式造成芯片、封装和集成电路等器件的损坏。与热应力和损坏相关的主要失效机理包括电迁移、负向偏差温度不稳定性（NBTI）、压力迁移、依赖于时间的介电击穿（TDDB）和热循环^[29]。

1.1.2.1 温度对电迁移的影响

电迁移是相互连接最主要的损坏机理^[30-32]。在高电流密度下扩散的金属离子会被传导的电子取代，从而产生空洞。由这些空隙导致的金属互连的厚度减少，使互连的电阻率会恶化导致延迟增加。这可能会导致其他正确设计和定时电路产生时序违规。在金属变薄的地方，电流密度会进一步增加，加速磨损，最终导致金属的击穿和致命的缺陷。离子的扩散系数与温度呈指数关系，使温度成为电迁移的主要动力。它们的关系可以用系数 D_0 ，活化能 E_a ，玻尔兹曼常数 k 和温度来表示^[32]，如下：

$$D = D_0 e^{\frac{-E_a}{kT}} \quad (1.8)$$

电迁移反过来也会影响整个芯片的可靠性，它可以通过测量具体连接的平均无故障时间（MTTF）来计算得到^[33]：

$$\frac{1}{MTTF_{EM}} = A_j J^{n_j} e^{\frac{-E_a}{kT}} \quad (1.9)$$

式中， A_j 是一个正比于导线横截面积的系数； J 是根据试验常数 n 修正过的电流密度。温度和 MTTF 呈指数关系，所以芯片的热状态成了影响可靠性的重要因素。研究指出，由温度引起的可靠性问题在未来的技术中会影响到电路的性能^[34-36]。

1.1.2.2 晶体管中温度引发的不稳定性

NBTI 表现为 MOSFET 的整体质量的退化，特别表现在增加的阈值电压、降

低的漏电流和跨导。它并不是致命的缺陷，但是可以导致显著偏离预期的性能参数，使电路时序违规。在负偏差、温度不断升高的条件下，运行 MOSFET 器件是产生这种现象的主因。热条件超过 100℃ 通常定义为高应力。因此，对于 p 沟道金属氧化物半导体 (PMOS) 晶体管而言，这是非常显著的。因为它们与开关之间相差一个负栅源电压。在负偏差存在的条件下，升高的温度被认为是导致界面陷阱和氧化物电荷积累的原因^[37]。NBTI 效应导致的阈值电压变化值，可以用栅极源电压 V_{GS} 、相关时间 t 、活化能 E_a (0.9 ~ 1.2 eV) 和两拟合参数 m 和 n 表示^[38]，即

$$\Delta V_{th} \propto V_{GS}^m t^n e^{\frac{-E_a}{kT}} \quad (1.10)$$

关于 NBTI 引起的 MTTF 的一个可能的定义方式为：阈值电压降低到某一个特定数值所需要的时间。基于这个定义，NBTI 效应导致的 MTTF 和温度之间遵循如下关系：

$$MTTF_{NBTI} \propto M_{NBTI} \left(\frac{1}{V_{GS}} \right)^\beta e^{\frac{E_a}{kT}} \quad (1.11)$$

式中， M_{NBTI} 是一个技术相关的参数； β 为电压加速因子（一般为 6 ~ 8）。

1.1.2.3 热应力引起的机械形变

热应力也会导致在芯片内置的元件（如介电层）出现应变和变形，非芯片内置器件（如用于连接芯片和 PCB 或是封装元件铜凸块）也一样。

应力迁移是指由于不同材料的热膨胀差异导致的失效机理。这种差异导致金属原子异位（迁移）。电迁移是由电荷（载流子）相互作用引起的，应力迁移纯粹是由机械应力引起的。因此，这种失效会影响金属互连。应力迁移可以被近似为遭受的温度分布 T 、金属的标称温度（在沉积时） T_{nom} 和材料依赖常数 m 的函数，即

$$MTTF_{SM} \propto |T_{nom} - T|^{-m} e^{\frac{E_a}{kT}} \quad (1.12)$$

在时间的过程中，穿过栅极氧化层的电场会导致材料中的磨损。总体而言，磨损是由现有层的杂质和缺陷引起的，它允许微量泄漏电流通过。因为栅极端子连续偏压，通过电场的隧道电流导致形成新的缺陷。随着时间的推移，缺陷增长到一定程度时会导致氧化层完全击穿。随着技术缩放的栅极氧化物薄膜厚度也有所萎缩，进一步加速了这一效应，特别是薄氧化层小于 6nm 时。实验研究表明，温度对材料降解有深刻的影响^[39]。这一缺陷形成过程之间的关系，也被称为 TDDB 及其相关的平均无故障时间可以被近似^[38] 为

$$MTTF_{TDDB} \propto M_{TDDB} \frac{A_G}{(V_{GS})^{\alpha-\beta T}} e^{\left(\frac{x}{T} + \frac{y}{T^2}\right)} \quad (1.13)$$

式中， $MTTF_{TDDB}$ 是一个经验技术常数； A_G 是栅极氧化物表面积； α 、 β 和 γ 是拟

合得到的参数。

最后，与温度紧密相关的最终失效机理是热循环现象。热循环现象是指在一定时间段内芯片处于显著的温度波动。集成电路在开关机和重启时常处于这种状态。此外，瞬时的热梯度非常陡峭，源于各种功率和性能管理机制。这些管理机制可以剧烈的改变功耗（例如，从高负载状态到待机/休眠状态，或是超频状态）。同时，剧烈地改变负载的种类也会导致热循环。在各种热循环中，突然的加热和降温会给特定元器件造成应力，比如 PCB 接口处的塑料封装和焊球器件。应力可以导致结构的变形，并最终导致致命的损坏。较长时间的热循环现象更好理解，关于失效机制可按照如下模型估算：

$$MTTF_{TC} \propto \left(\frac{1}{T_{avg} - T_{nom}} \right)^{\gamma} \quad (1.14)$$

式中， T_{avg} 是热循环过程中的平均温度； T_{nom} 是环境温度； γ 是和材料相关的经验指数。

1.1.2.4 温度对可靠性的全局影响

由各种单独失效机制定义的 MTTF 可以孤立地进行评估，或者组合起来评估对可靠性的全局影响。对某种给定的芯片而言，由各种失效导致的失效率可以加总到一起得到总的失效率。另一种用来量化分析温度和可靠性的简化模型，采用指数关系函数。该关系函数实际上源自于 Arrhenius 方程，方程中定义了化学系统中的与温度相关的反应速率因子 $k^{[40]}$ ，即

$$k = Ae^{\frac{E_a}{kT}} \quad (1.15)$$

MTTF 反比于反应速率，它表明温度每升高 10°C ，MTTF 会大概减少一半^[39,40]。

其他系统元件的特定的 MTTF 和操作温度的相关性也有相应的研究。一项研究表明，环境温度每超过设计规范 5°C ，硬盘的失效概率提高 15% ^[41]。

1.1.3 产品性能要求

温度对性能有两种不同的影响。对任何运行在高温的 IC 元件的直接影响是有源器件的延迟和互连最有可能变差，这是由前面章节讨论的阈值电压、阻抗等与温度之间的关系导致的。因此，在高温下芯片的性能将降低，从而逼迫设计师在设计时不得不采用保守的设计留足够的余量来应对变化。甚至在平均温度下很大一部分性能会被闲置。同时漏电功率对温度有很强的依赖性。因此，随着工作温度的增加，浪费在漏电部分的功率预算在有限的整体功耗预算中的比重会越来越大。特别是对于已经批量使用的多核处理器芯片，一不小心就会造成发热不均匀，这可能会导致某些子器件处于空载，而其他处于高热压力下的计算核心承担了大部分芯片功耗。

在处理器中能观察配备的 DTM 对温度有间接且显著的影响。DTM 机制通过在芯片上内传感器监控芯片的温度,并在温度超过阈值时进行干预,从而力求避免或减少先前描述的可靠性问题。DTM 可以缓解系统性能的下降,在冷却能力不足时降低芯片的热负荷。在商业产品^[42-46]中,这种干预通常通过降低芯片的时钟频率和电压来实现,这称为动态电压和频率缩放(DVFS)。虽然性能节流是一个有效的手段,用以保持安全的运行状态,但是它的代价是有意地降低系统运行速度。必须指出的是,动态干预机制可以由局部热点触发,即使大部分的 IC 的其余操作温度低于峰值温度点。例如一些热管理系统,即使器件超温只是由单核心的一个特定的传感器触发,DVFS 也会对所有的计算核心进行干预。因此,局部热点可能会影响整个系统,迫使系统牺牲一个显著的计算周期的一部分。作为一个结果,这些干预措施保护硬件,防止致命的失败,并减少冷却的能量,但将不可避免带来性能降低和变化。性能的变化对高性能计算系统有非常不利的影响。在一个典型的 HPC 系统中,由于在处理器泄漏和冷却性能的不同,两个节点可以处于不同的热状态。这种不平衡会导致可能在 36.38% ~ 56.25% 的时间内其中一个节点相较于另一节点处于性能较低的状态。此外,这个降频可能是由于一个线程的活动导致的,而且它占总执行时间的一部分。最终,本系统降频的影响会导致整体性能下降 2.9% 和 56.9%,而且还会在大范围内进行不可以预测的扩散。

1.1.4 成本、用户体验和经济性要求

高热流密度的热效应导致芯片设计者不得不进行保守设计,留足余量选择次优的方案。性能的差距相当于芯片生产商损失了数亿美金。此外,空间分布不均匀的热源很难通过平均的被动散热手段有效地散掉。例如散热器,往往采用过余设计而导致升本上升。一个用来评价被动冷却[包括竖直组合的均热板,界面材料(TIM)和散热器]效率的指标是环境到结的等效热阻。热阻值等于结温和环境温度之差除以芯片的功率。对于峰值功耗在 20W 左右的低端(约 700MHz)处理器,其最高许用温度和环境温度之间相差 50℃,所需要的热阻最大为 2℃/W。通过优化散热器的结构和选用创新的材料和设计可以满足成这个热阻值的要求。但是这会带来成本的上升。例如,英特尔奔腾 4 处理器推荐的散热器,都采用导热硅脂界面材料,其价格跨度达到 3 倍。选择界面材料的过程中也存在相似的材料和生产成本的权衡。用于处理器封装材料是两种常见的导热硅脂、相变材料(PCM)。各种化合物制成的导热胶是由氧化锌、硅、铝和其他金属氧化物混合而成的。虽然相变材料的热性能优于导热硅脂,但导热硅脂的应用更加简单并且制造成本较少。

此外,除了散热器大多数高端计算系统还使用额外的冷却方式。桌面系统和

服务器采用了风扇，而有些数据中心的服务器则采用了液冷技术。系统管理人员是非常积极地想降低冷却能源成本，因为这也是总运营成本中重要的一部分。在节能减排^[3-5]方面，商业数据中心和超级计算中心面临巨大的压力。这使得热效应成为首要的设计和成本考虑因素。

热影响也影响最终用户对计算设备的满意度。另一个长期的非计算相关的运行质量基准是噪声要求。芯片封装内部更高效热解决方案和成熟的 DTM 系统有助于冷却风扇运行在较低的速度，这反过来又降低了噪声。

热感知的设计和管理在移动手持设备领域也正在变得越来越重要。当人们接触温度超过 45°C ^[47,48] 的设备时都会有灼热感，这在移动设备中非常常见。例如，已经有用户投诉，在玩图形密集型游戏时，平板电脑外壳很烫，据报道平板电脑最热点温度能达到 47°C ^[49]。事实上，许多智能手机^[50,51]都收到过温度过高的投诉。因此，热效应对计算领域的高性能集成电路的生产和成本影响深远。

移动设备制造商正在研究导入新材料到他们的产品中，以改善用户体验，并防止热导致的不适。在智能手机盖的内侧覆盖封装好的相变材料可能是一种选择^[52]。涂层区域的形状（如果需要大面积涂覆，需要注意到对于不同的手机和平板电脑其涂覆区域是不规则的）将是影响设计和生产成本新的考量因素。

1.2 芯片的发热原理

集成电路中的功率最终会转化为热。在集成电路中给定的区域，有两种产生热的主要途径。首先，有源和无源器件功率耗散产生的热量；其次，每个组件和其附近的其他组件的热耦合，这可能是环境中的空气、同一个块主板上的其他器件、整个机架的影响等。集成电路中的总功耗由动态功耗 p_{dyn} 和漏电功耗 p_{leak} 组成。严谨设计的电路中主导动态功率大小的因素是电容式开关，它可以表示为容性负载 C_L 、承载节点激活因子 α 、时钟频率 f 和电源电压 V_{dd} 的函数，即

$$p_{\text{dyn}} = \alpha C_L V_{\text{dd}}^2 f \quad (1.16)$$

另一方面，漏电功率通过有源器件的漏电路径消耗掉，其路径有亚阈值泄漏，PN 结反向偏置泄漏，栅极感应漏极泄漏和隧道泄漏。亚阈值泄漏主导元器件的泄漏，它是有源设备参数的函数，也是环境因素的函数，如温度。

$$I_{\text{leak}} = I_s e^{\left[\frac{V_{\text{GS}} - V_{\text{th}} - V_{\text{offset}}}{nV_T} \right]} (1 - e^{-\frac{V_{\text{DS}}}{V_T}}) \quad (1.17)$$

式中， I_s 代表一个包含几何技术特征的电流因子； V_{GS} 是栅极电压， V_{th} 是阈值电压； V_{offset} 是一个集总电压，它是涉及线弹性体效应和漏势垒降低效应^[53]的一个副效应； $V_T = kT/q$ 是热电压，它的值和温度有关。

在主要的漏电流元器件当中，PN 结反向偏置电流和温度呈指数关系，同时