



国内首本系统论述Xilinx Zynq SoC与嵌入式Linux操作系统软硬件协同设计的
中文著作

Xilinx大学计划大中华区经理谢凯年博士作序！

PRACTICAL DESIGN GUIDE FOR XILINX ZYNQ SOC RUNNING EMBEDDED LINUX
AN APPROACH COMPATIBLE WITH ARM CORTEX-A9

Xilinx Zynq SoC与嵌入式Linux 设计实战指南

兼容ARM Cortex-A9的设计方法

陆启帅 陆彦婷 王地 著
Lu Qishuai Lu Yanting Wang Di

清华大学出版社



EEDA 工 | 程 | 技 | 术 | 丛 | 书 |



PRACTICAL DESIGN GUIDE FOR XILINX ZYNQ SOC RUNNING EMBEDDED LINUX
AN APPROACH COMPATIBLE WITH ARM CORTEX-A9

Xilinx Zynq SoC与嵌入式Linux 设计实战指南

兼容ARM Cortex-A9的设计方法

陆启帅 陆彦婷 王地 著
Lu Qishuai Lu Yanting Wang Di

清华大学出版社

内 容 简 介

本书系统介绍了 Xilinx Zynq-7000 SoC 与嵌入式 Linux 设计方法与实践。全书以 Zynq PS(ARM Cortex-A9)为核心,以 Zynq PL(FPGA)为可编程外设,详细介绍了从底层硬件系统到上层操作系统及 GUI 设计原理和方法,详细讲解了底层外设接口控制程序、嵌入式 Linux 操作系统移植以及应用程序。全书共分 14 章,内容包括 Zynq 初体验、Zynq 集成开发环境、Zynq 启动流程及镜像制作、GPIO 原理及实现、中断原理及实现、定时器原理及实现、通用异步收发器原理及实现、OLED 原理及实现、Zynq 双核运行原理及实现、嵌入式 Linux 系统构建、嵌入式 Linux 系统实现、u-boot 原理及移植、Linux 内核原理及移植和嵌入式网络视频设计及实现。

本书由浅入深,从最简单的流水灯、Hello World 开始,使读者可以完成裸机控制程序设计、嵌入式 Linux 环境搭建、嵌入式操作系统移植以及应用程序设计等。

本书理论与实践相结合,可以作为信息类专业大学本科高年级和研究生的教学参考用书,也可作为从事嵌入式系统设计的工程技术人员参考用书。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话: 010-62782989 13701121933

图书在版编目(CIP)数据

Xilinx Zynq SoC 与嵌入式 Linux 设计实战指南: 兼容 ARM Cortex-A9 的设计方法/陆启帅, 陆彦婷, 王地著. —北京: 清华大学出版社, 2014

(EDA 工程技术丛书)

ISBN 978-7-302-37344-5

I. ①X… II. ①陆… ②陆… ③王… III. ①可编程序逻辑器件—系统设计—指南

IV. ①TP332. 1-62

中国版本图书馆 CIP 数据核字(2014)第 160117 号

责任编辑: 盛东亮

封面设计: 李召霞

责任校对: 梁 蓪

责任印制: 何 芊

出版发行: 清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址: 北京清华大学学研大厦 A 座 邮 编: 100084

社 总 机: 010-62770175 邮 购: 010-62786544

投稿与读者服务: 010-62776969, c-service@tup.tsinghua.edu.cn

质 量 反 喂: 010-62772015, zhiliang@tup.tsinghua.edu.cn

课 件 下 载: <http://www.tup.com.cn>, 010-62795954

印 刷 者: 北京鑫丰华彩印有限公司

装 订 者: 三河市少明印务有限公司

经 销: 全国新华书店

开 本: 185mm×260mm 印 张: 21.25 字 数: 532 千字

版 次: 2014 年 11 月第 1 版 印 次: 2014 年 11 月第 1 次印刷

印 数: 1~2500

定 价: 59.00 元

产品编号: 055170-01

序

我们生活在一个快速连接的世界中——全球有超过 60 亿台移动计算设备相互连接，并且每天都持续增加约 100 万台移动计算设备。预计到 2020 年，全球移动计算设备总数将达到 300 亿台。随着物联网(IoT)以及万联网(IoE)的发展，海量大数据的存储、传输、处理、挖掘技术出现了极大的挑战。从处理响应速度来看，计算的处理响应速度从文字时代的秒级，到多媒体时代的百毫秒级、视频时代的十毫秒级，会迅速推进到 5G 时代的 1 毫秒级。对海量数据在 1 毫秒内完成处理，将是未来数十年摆在电子信息系统设计工程师面前的巨大难题。

随着摩尔定律走向深纳米时代，在 20nm 以下的工艺节点，每个节点的性价比提高幅度会比上一代逐渐减少，而前期的一次性工程费用(NRE)投入巨大，服务客户数量稀少，使得专用集成电路(ASIC)及专用标准集成电路(ASSP)在商业模式上步入绝境，赢利的公司数量锐减直至最后消亡，尚能存活的将是可编程器件。

面对海量的计算任务，多核并行曾是解决方案之一，但受制于算法可并行部分的局限，更多的核并不能带来更高的效率，加速效能也逐渐走到了尽头。此外，受单颗芯片发热量密度限制，即使芯片上集成的晶体管越来越多，但可同时运行的晶体管数目却趋于恒定，多余的晶体管将沦为暗硅(Dark Silicon)。因此，设计者不得不将目光转向冯·诺依曼架构之外的计算构架，例如领域定制化计算(Domain Specific Computing)，它可在保持灵活性的同时，发挥每一个晶体管的计算能力，当然这也离不开可编程器件技术的长足发展。

在系统级别，大数据与软件定义一切，虚拟化一切的趋势，使得系统构架工程师不得不寻求更灵活、更智慧、更快速、更绿色的解决方案。而这些解决方案的核心往往与软件、硬件及 I/O 均可编程的芯片——赛灵思公司的 All Programmable 芯片相关。

在教育领域，除了需要培养能够应对未来数十年技术挑战的电子信息系统工程师之外，教学本身也充满了变革和机遇。随着大型开放式网络课程(MOOC)的兴起，在统一平台下通过互联网，以翻转课堂的方式，打破业界与教育界的壁垒，完成软件与硬件、理论与实验、年级与院系的全面贯通，将是很电子信息类学科教育工作者的更高追求。

赛灵思大学计划将不遗余力地帮助教育工作者应对这些变革，与清华出版社合作将 All Programmable 全面可编程技术系统地引入到新型知识传播体系中去，培养能够应对下一代电子系统设计挑战的卓越工程师，为实现将“中国制造”变成“中国智造”的梦想，提供充足的智力和人才保障。

谢凯年
Xilinx 大学计划大中华区经理

前言

2012年7月,作者有幸和北京化工大学何宾老师进行项目合作,在相关项目的应用中,了解到赛灵思公司(Xilinx)的Zynq芯片,被其全新设计理念所吸引。Zynq是赛灵思公司推出的行业第一个可扩展处理平台,旨在为视频监视、汽车驾驶辅助以及工厂自动化等高端嵌入式应用提供所需的处理。

作者从事天文望远镜控制研究相关工作,在部分天文仪器终端设备中,需要使用ARM处理器运行Linux操作系统,以方便网络通信和图行界面设计。市场上的ARM处理器外设比较固定,而天文仪器设备上的某些外设市场上比较少见,通常需要另外设计扩展电路来实现,这就给研发周期、难度和稳定性带来一定的麻烦。Zynq将双核ARM嵌入FPGA内,可以利用其双核ARM运行操作系统,进行界面和通信设计,利用Zynq的FPGA部分进行并行运算和接口扩展设计,从而简化了设计难度和复杂度。从作者应用Zynq设计经验来看,综合考虑设计难度、稳定性和价格等因素。Zynq非常适合高端仪器仪表等嵌入式应用场合,也适合高等学校作为ARM和FPGA的教学平台。

本书介绍Xilinx Zynq-7000 SoC ARM Cortex-A9常用外设接口原理以及嵌入式Linux原理。全书以Zynq PS(ARM Cortex-A9)为核心,以Zynq PL(FPGA)部分为可编程外设,详细讲解了从底层硬件系统到上层操作系统及GUI原理,设计实现了底层外设接口控制程序、嵌入式Linux操作系统移植以及应用程序。全书共分14章,内容包括Zynq初体验、Zynq集成开发环境、Zynq启动流程及镜像制作、GPIO原理及实现、中断原理及实现、定时器原理及实现、通用异步收发器原理及实现、OLED原理及实现、Zynq双核运行原理及实现、嵌入式Linux系统构建、嵌入式Linux系统实现、u-boot原理及移植、Linux内核原理及移植和嵌入式网络视频设计及实现。每章内容要点如下。

第1章主要介绍Zynq的两个主要组成部分PL和PS的实例。

第2章主要介绍Zynq的硬件平台和软件集成开发环境。

第3章主要介绍Zynq的启动流程和启动镜像文件制作方法。

第4章主要介绍Zynq的GPIO设计,包括GPIO原理、Zynq GPIO的相关寄存器配置和GPIO编程实例。

第5章主要介绍ARM中断原理,包括Zynq中断体系架构、中断类型和中断寄存器,最后设计实现一个中断实例。

第6章主要介绍Zynq定时器原理,包括私有定时器、私有看门狗定时器和全局定时器,并设计实现3个定时器实例。

第7章主要介绍通用异步收发器原理,包括寄存器配置和设计实现方法。

第8章主要介绍OLED的硬件IP核设计和OLED的软件驱动设计。

第9章主要介绍Zynq双核运行原理及实现方法。

第10章主要介绍嵌入式Linux环境搭建,包括环境设计、交叉编译器安装和嵌入式

QT 移植。

第 11 章主要介绍在 Zynq 运行 Linux 系统,主要包括硬件平台设计、启动文件设计、内核编译和添加自定义设备等。

第 12 章主要介绍 u-boot 原理及移植方法。

第 13 章主要介绍 Linux 内核的原理及移植方法。

第 14 章主要介绍基于 Zynq、嵌入式 Linux 和 Qt 的网络视频设计及实现方法。

掌握 Xilinx Zynq 嵌入式系统设计技术,重要的是在学习本书基本设计方法的基础上,多在硬件平台上进行实际练习和操作,并在作者提供的实例基础上进行修改验证。这样读者就能够独立地从事 Xilinx Zynq 嵌入式系统的设计和开发工作。

感谢作者的同事陆彦婷博士、王地博士、郑兆瑛博士和王佑高级工程师,他们参与了本书部分章节的编写或者对相关的设计案例进行了测试,此外还帮助完成了书中一部分表格和插图的绘制工作,也要感谢北京化工大学何宾老师,他为作者提供了一套硬件平台,并且对全书的组织设计提出了建议。

同时,还要感谢中国科学院南京天文光学技术研究所自适应光学课题组在软件和硬件平台方面给予的大力支持和帮助。特别感谢课题组负责人张思炯研究员,正因为有他的大力支持,才能使作者将 Xilinx Zynq 嵌入式系统最新的技术及时地介绍给广大读者。最后,对清华大学出版社的编辑和领导的辛勤工作表示感谢。正是由于他们的支持和帮助,使得作者能在短时间内完成该书的编写和定稿工作。

虽然作者花费了大量的精力和时间用于该书的编写,但是由于作者的能力有限,书中一定会存在不足之处。在此,也恳请广大读者、同仁对本书提出宝贵的修改意见。

陆启帅

2014 年 10 月

目录

第一篇 Zynq 开发基础

第 1 章 Zynq 初体验	3
1.1 PL 部分设计实现	3
1.1.1 创建工程	4
1.1.2 设计输入	6
1.1.3 设计综合	10
1.1.4 设计实现	12
1.1.5 下载执行	12
1.2 PS 部分设计实现	13
1.2.1 建立 Zynq 硬件系统	13
1.2.2 在 PS 中设计 Hello World 程序	16
1.2.3 下载执行程序	18
第 2 章 Zynq 集成开发环境	20
2.1 Zynq 硬件平台	20
2.1.1 Zynq XC7Z020 芯片硬件资源	20
2.1.2 ZedBoard 硬件资源	21
2.2 Zynq 软件平台	23
2.2.1 嵌入式硬件开发工具 XPS	23
2.2.2 嵌入式软件开发工具 SDK	27

第 3 章 Zynq 启动流程及镜像制作	32
3.1 BootROM	32
3.2 Zynq 器件的启动配置	37
3.3 使用 BootGen	41
3.3.1 BootGen 介绍	41
3.3.2 BIF 文件语法	41
3.3.3 BootGen 实例	43

第二篇 Zynq 底层硬件设计

第 4 章 GPIO 原理及设计实现	49
4.1 GPIO 原理	49

目录

4.2 Zynq XC7Z020 GPIO 寄存器	50
4.2.1 DATA_RO 寄存器	51
4.2.2 DATA 寄存器	52
4.2.3 MASK_DATA_LSW/ MSW 寄存器	52
4.2.4 DIRM 寄存器	53
4.2.5 OEN 寄存器	54
4.2.6 GPIO slcr 寄存器	55
4.3 GPIO 设计实现	57
4.3.1 汇编语言实现	58
4.3.2 C 语言实现	61
第 5 章 中断原理及实现	64
5.1 中断原理	64
5.1.1 中断类型	65
5.1.2 中断向量表	65
5.1.3 中断处理过程	66
5.2 Zynq 中断体系结构	67
5.2.1 私有中断	68
5.2.2 软件中断	69
5.2.3 共享外设中断	69
5.2.4 中断寄存器	71
5.3 中断程序设计实现	71
5.3.1 中断向量表和解析程序	72
5.3.2 中断源配置	74
5.3.3 ICD 寄存器初始化	78
5.3.4 ICC 寄存器组初始化	82
5.3.5 ICD 寄存器组配置	83
5.3.6 ARM 程序状态寄存器(CPSR)配置	84
5.3.7 中断服务程序设计	85
5.4 设计验证	86
第 6 章 定时器原理及实现	88
6.1 Zynq 定时器概述	88
6.2 私有定时器	88
6.2.1 私有定时器寄存器	89

目录

6.2.2 私有定时器设计实现	91
6.3 私有看门狗定时器	93
6.3.1 私有看门狗定时器寄存器	93
6.3.2 私有看门狗定时器设计实现	95
6.4 全局定时器	97
6.4.1 全局定时器寄存器	97
6.4.2 全局定时器设计实现	98
第 7 章 通用异步收发器原理及实现	102
7.1 UART 概述	102
7.2 UART 寄存器	105
7.3 UART 设计实现	111
7.3.1 UART 引脚设置	111
7.3.2 UART 初始化	114
7.3.3 UART 字符接收和发送函数实现	115
7.3.4 UART 主函数实现	116
7.3.5 UART 具体实现步骤	117
第 8 章 OLED 原理及实现	119
8.1 OLED 概述	119
8.2 建立 OLED 硬件系统	120
8.3 生成自定义 OLED IP 模板	122
8.4 修改 MY_OLED IP 设计模板	124
8.5 OLED 驱动程序设计实现	130
8.5.1 OLED 初始化	132
8.5.2 写数据相关函数	133
8.5.3 写显存相关函数实现	136
8.6 设计验证	136
第 9 章 Zynq 双核运行原理及实现	138
9.1 双核运行原理	138
9.2 硬件系统设计	140
9.3 软件设计	141
9.3.1 FSBL	141
9.3.2 CPU0 应用程序设计	145

目录

9.3.3 CPU1 应用程序设计	148
9.4 设计验证	152

第三篇 嵌入式 Linux 设计


第 10 章 嵌入式 Linux 系统构建	155
10.1 Ubuntu 13.10 设置	155
10.1.1 root 登录	155
10.1.2 安装 FTP 服务器和 SSH 服务器	156
10.2 PuTTY 和 FileZilla 工具使用	158
10.2.1 PuTTY 工具使用	158
10.2.2 FileZilla 工具使用	161
10.3 交叉编译器安装	162
10.3.1 Xilinx ARM 交叉编译器下载	162
10.3.2 Xilinx ARM 交叉编译器安装	162
10.4 嵌入式 Qt 环境构建	165
10.4.1 主机环境 Qt 构建	165
10.4.2 目标机 Qt 环境构建	169
第 11 章 嵌入式 Linux 系统实现	178
11.1 硬件平台构建	178
11.1.1 自定义 GPIO IP 核设计	180
11.1.2 添加 my_led IP 核端口	182
11.2 my_led IP 核逻辑设计	186
11.2.1 设置引脚方向信息	187
11.2.2 my_led IP 核端口和连接设计	188
11.2.3 my_led IP 核用户逻辑设计	190
11.2.4 my_led IP 核引脚约束设计	191
11.2.5 my_led IP 核硬件比特流生成	195
11.3 启动文件 BOOT.BIN 设计	196
11.3.1 第一阶段启动代码设计	196
11.3.2 u-boot 编译	201
11.3.3 生成 BOOT.BIN 文件	202
11.4 Linux 内核编译	204
11.4.1 内核简介	204
11.4.2 Xilinx Linux 内核的获取	205

目录

11.4.3 Xilinx Linux 内核编译	205
11.5 系统测试	211
11.6 添加 my_led 设备	212
11.6.1 my_led 驱动程序设计	212
11.6.2 应用程序调用驱动程序测试	219
第 12 章 u-boot 原理及移植	221
12.1 u-boot 版本及源码结构	221
12.1.1 u-boot 版本	221
12.1.2 u-boot 源码结构	221
12.2 u-boot 配置和编译分析	222
12.2.1 u-boot 配置分析	223
12.2.2 顶层 Makefile 分析	227
12.3 u-boot 运行过程分析	237
12.3.1 start.S 文件分析	239
12.3.2 lowlevel_init.S 分析	248
12.3.3 board_init_f 分析	252
12.3.4 board_init_r 分析	257
12.3.5 main_loop 分析	259
12.4 u-boot 移植	260
12.4.1 删除无关文件	260
12.4.2 修改因删除无关源码造成的错误	261
12.4.3 添加修改 ZedBoard 移植代码	262
12.4.4 u-boot 测试	265
第 13 章 Linux 内核原理及移植	267
13.1 Linux 内核版本及源码结构	267
13.1.1 Linux 内核版本	267
13.1.2 Linux 内核源码结构	268
13.2 Linux 内核系统配置	269
13.2.1 Makefile 分析	269
13.2.2 Makefile 中的变量	270
13.2.3 子目录 Makefile	271
13.2.4 内核配置文件	272
13.3 Linux 内核启动分析	274

目录

13.3.1 内核启动入口	275
13.3.2 zImage 自解压	278
13.3.3 第一阶段启动代码分析	285
13.3.4 第二阶段启动代码分析	289
13.4 Linux 内核移植	295
13.4.1 添加配置文件	295
13.4.2 添加和修改 ZedBoard 相关文件	296
13.4.3 添加驱动文件和头文件	297
13.4.4 Linux 内核测试	297
第 14 章 网络视频设计及实现	299
14.1 总体设计	299
14.2 V4L2 关键技术	300
14.2.1 V4L2 基本原理	300
14.2.2 相关数据结构和函数	301
14.2.3 V4L2 工作流程	308
14.3 TCP 及 Qt 下的网络编程	309
14.3.1 服务器端程序设计	310
14.3.2 客户端程序设计	321
14.4 设计验证	325
14.4.1 主机设计验证	325
14.4.2 目标机设计验证	326



第一篇 Zynq开发基础

本篇重点介绍 Zynq 入门基础知识,主要内容包括 Zynq 的 PL(FPGA)部分和 PS (ARM)部分入门实例、Zynq 硬件平台和软件集成开发环境以及 Zynq 启动流程和镜像制作 3 部分。

读者通过这部分的学习,可以了解 Zynq 的基本组成,PL 和 PS 部分的关系,能够熟练使用 Xilinx 软件集成开发环境,了解 Zynq 启动流程并且能制作启动镜像。

本章内容旨在引导读者熟悉 Zynq 芯片的基本组成。为便于读者快速上手,本章详细介绍两个实例: Zynq 的 PL(FPGA)部分实例和 PS(ARM)部分实例。其中 PL 部分设计实现一个流水灯实例,PS 部分设计实现一个最简单的 Hello World 实例。两个实例均在 ZedBoard 开发板上通过验证。

1.1 PL 部分设计实现

Zynq 是赛灵思公司(Xilinx)推出的行业第一个可扩展处理平台,旨在为视频监控、汽车驾驶辅助以及工厂自动化等高端嵌入式应用提供高性能处理与计算。该系列六款新型器件得到了相关工具和 IP 供应商等生态系统的支持,将完整的 ARM® Cortex™-A9 MPCore 处理器片上系统(SoC)与 28nm 低功耗可编程逻辑紧密集成在一起,可以帮助系统架构师与嵌入式软件开发人员扩展、定制和优化系统。

在单芯片上集成处理器和 FPGA 可编程能力,一直是 FPGA 技术发展的一个重要方向,既有高性能的处理能力,又有灵活的可编程配置。Xilinx Zynq-7000 代表了这种集成芯片最先进的技术,采用了最新的 28nm FPGA 工艺同时集成了最新的双核 ARM Cortex-A9 MPCore,实现了真正紧密的高度集合。而且 Zynq-7000 系列提供了一个开放式设计环境,便于可编程逻辑中双核 Cortex-A9 MPCore 和定制外设 IP 核并行开发,从而加速了产品上市进程。

Zynq 芯片内部可以分为两部分: PS(Processing System)和 PL(Programmable Logic),其中 PS 部分和传统的处理器内部结构一致,包括 CPU 核、图形加速、浮点运算、存储控制器、各种通信接口外设以及 GPIO 外设等;而 PL 部分就是传统的可编程逻辑和支持多种标准的 IO,它们之间通过内部高速总线(AXI)互联。这种架构既提高了系统性能(处理器和各种外设控制的“硬核”),又简化了系统的搭建(可编程的外设配置),同时提供了足够的灵活性(可编程逻辑)。

Zynq 的 PL 部分就是传统意义的 FPGA,可以很方便地定制相关

外设 IP,也可以进行相关的算法设计,和使用普通 FPGA 完全一样。如果不使用 PL, Zynq 的 PS 部分和普通的 ARM 开发一样。Zynq 最大的特点是可以利用 PL 部分灵活的定制外设,挂载在 PS 上,而普通的 ARM,外设是固定的。因此,Zynq 的硬件外设是不固定的,这也是 Zynq 灵活性的一个表现。

本节主要通过一个 LED 流水灯的设计实例,介绍在 Zynq 上只使用 PL 部分的基本设计方法和流程。通过这个实例,读者可以掌握在 Zynq 上只进行 PL 部分设计的基本方法和流程。本实例的功能是在 ZedBoard 开发板上实现 8 个 LED 流水灯功能,把 Zynq 作为传统的 FPGA 使用,仅使用 Zynq 的 PL 部分。

设计原理如图 1-1 所示,该设计使用 ZedBoard 开发板上的 100MHz 时钟源,输入到 Zynq 芯片的 GCLK 引脚,通过计数器,每 0.5 秒轮流点亮开发板上的 8 个 LED。




图 1-1 LED 流水灯设计原理

设计流程主要由五步完成。本书所有设计不做仿真设计部分,因此,设计流程中无仿真步骤,本例设计流程如图 1-2 所示。




图 1-2 LED 流水灯设计流程

1.1.1 创建工程

下面给出创建 PL 部分 LED 流水灯工程的方法,具体步骤如下。

(1) 在 Windows 环境下,选择“开始”→“所有程序”→Xilinx Design Tools→ISE Design Suite 14.3→ISE Design Tools→Project Navigator 命令,打开 ISE 集成开发环境。

每次启动时,ISE 都会默认恢复到最近使用过的工程界面。第一次使用时,由于此时还没有过去的工程记录,所以工程管理区显示空白,如图 1-3 所示。

(2) 在 ISE 主界面主菜单下选择菜单栏 File→New Project 选项新建工程,输入工程名称 LED。在工程路径中单击 Browse 按钮,将工程放到指定目录。在 Top-level source type(顶层源文件类型)里选择 HDL,如图 1-4 所示,单击 Next 按钮。

(3) 选择所使用的芯片类型以及综合、仿真工具等,如图 1-5 所示,根据 ZedBoard 配置,在图中选择 Zynq XC7Z020-CLG481-1 芯片,并且指定综合工具为 XST(VHDL/Verilog),仿真工具选为 ISim(VHDL/Verilog),单击 Next 按钮。

(4) 弹出 Project Summary 界面,里面给出了前面所设置的工程参数列表,单击 Finish 按钮。

(5) 弹出如图 1-6 所示的空工程界面。




图 1-3 ISE 新建工程




图 1-4 新建工程设置