


普通高校本科计算机专业特色教材精选 · 计算机原理

计算机组成原理实践与习题指导

崔贯勋 主编



清华大学出版社

普通高校本科计算机专业特色教材精选 · 计算机原理

计算机组成原理实践与习题指导

主编



清华大学出版社
北京

内 容 简 介

本书作为计算机组成原理课程的学习辅助配套教材,既有大量的习题精解,又有由浅入深的实验指导,还有培养学生综合动手实践能力的课程设计内容。

全书分为3章。第1章是实验部分,包括计算机部件、计算机系统总线、模型计算机、输入输出系统和先进计算机结构设计等19个实验项目;第2章是课程设计部分,讲述了计算机组成原理课程设计的目的、流程及任务要求,共有56个参考题目供选择;第3章是习题解答,通过一些典型例题的精解,加深学生对基本概念、基本原理以及基本技术的理解及运用,并提供了9套综合测试题及答案,供学生进行练习以检验课程学习效果。

本书实验项目丰富,内容全面,结构合理,系统性强,知识点突出,解析深入浅出,具有较强的针对性和实用性。适合用作各大专院校相关专业的“计算机组成原理”课程教学、实验参考书,也可以用作学生自学、复习以及参加各类考试的参考用书。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

图书在版编目(CIP)数据

计算机组成原理实践与习题指导/崔贯勋主编. --北京: 清华大学出版社, 2015

普通高校本科计算机专业特色教材精选·计算机原理

ISBN 978-7-302-38635-3

I. ①计… II. ①崔… III. ①计算机组成原理—高等学校—教学参考资料 IV. ①TP301

中国版本图书馆CIP数据核字(2014)第277855号

责任编辑: 张 玥 赵晓宁

封面设计: 傅瑞学

责任校对: 李建庄

责任印制: 李红英

出版发行: 清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址: 北京清华大学学研大厦A座 邮 编: 100084

社 总 机: 010-62770175 邮 购: 010-62786544

投稿与读者服务: 010-62776969, c-service@tup.tsinghua.edu.cn

质量反馈: 010-62772015, zhiliang@tup.tsinghua.edu.cn

课件下载: <http://www.tup.com.cn>, 010-62795954

印 装 者: 保定市中画美凯印刷有限公司

经 销: 全国新华书店

开 本: 185mm×260mm 印 张: 17.75 字 数: 443千字

版 次: 2015年3月第1版 印 次: 2015年3月第1次印刷

印 数: 1~2000

定 价: 34.50元

产品编号: 061606-01

出版说明

INTRODUCTION

在 我国高等教育逐步实现大众化后，越来越多的高等学校将会面向国民经济发展的第一线，为行业、企业培养各级各类高级应用型专门人才。为此，教育部已经启动了“高等学校教学质量和教学改革工程”，强调要以信息技术为手段，深化教学改革和人才培养模式改革。如何根据社会的实际需要，根据各行各业的具体人才需求，培养具有特色显著的人才，是我们共同面临的重大问题。具体地说，培养具有一定专业特色的和特定能力强的计算机专业应用型人才则是计算机教育要解决的问题。

为了适应 21 世纪人才培养的需要，培养具有特色的计算机人才，急需一批适合各种人才培养特点的计算机专业教材。目前，一些高校在计算机专业教学和教材改革方面已经做了大量工作，许多教师在计算机专业教学和科研方面已经积累了许多宝贵经验。将他们的教研成果转化为教材的形式，向全国其他学校推广，对于深化我国高等学校的教学改革是一件十分有意义的事情。

清华大学出版社在经过大量调查研究的基础上，决定组织出版一套“普通高校本科计算机专业特色教材精选”。本套教材是针对当前高等教育改革的新形势，以社会对人才的需求为导向，主要以培养应用型计算机人才为目标，立足课程改革和教材创新，广泛吸纳全国各地的高等院校计算机优秀教师参与编写，从中精选出版确实反映计算机专业教学方向的特色教材，供普通高等院校计算机专业学生使用。

本套教材具有以下特点：

1. 编写目的明确

本套教材是在深入研究各地各学校办学特色的基础上，面向普通高校的计算机专业学生编写的。学生通过本套教材，主要学习计算机科学与技术专业的基本理论和基本知识，接受利用计算机解决实际问题的基本训练，培养研究和开发计算机系统，特别是应用系统的基本能力。

2. 理论知识与实践训练相结合

根据计算学科的三个学科形态及其关系，本套教材力求突出学科的理论与实践紧密结合的特征，结合实例讲解理论，使理论来源于实践，又进一步指导实践。学生通过实践深化对理论的理解，更重要的是使学生学会理论方法的实际运用。在编写教材时突出实用性，并做到通俗易懂，易教易学，使学生不仅知其然，知其所以然，还要会其如何然。

3. 注意培养学生的动手能力

每种教材都增加了能力训练部分的内容，学生通过学习和练习，能比较熟练地应用计算机知识解决实际问题。既注重培养学生分析问题的能力，也注重培养学生解决问题的能力，以适应新经济时代对人才的需要，满足就业要求。

4. 注重教材的立体化配套

大多数教材都将陆续配套教师用课件、习题及其解答提示，学生上机实验指导等辅助教学资源，有些教材还提供能用于网上下载的文件，以方便教学。

由于各地区各学校的培养目标、教学要求和办学特色均有所不同，所以对特色教学的理解也不尽一致，我们恳切希望大家在使用教材的过程中，及时地给我们提出批评和改进意见，以便我们做好教材的修订改版工作，使其日趋完善。

我们相信经过大家的共同努力，这套教材一定能成为特色鲜明、质量上乘的优秀教材。同时，我们也希望通过本套教材的编写出版，为“高等学校教学质量和教学改革工程”做出贡献。

清华大学出版社

前 言

PREFACE

“计算机组成原理”是高等学校计算机科学与技术学科下属各专业的核心课程，讲授计算机运作的基础原理，其地位相当重要。本书作为计算机组成原理课程的实验与习题指导教材，旨在通过逐步实验引导，帮助学生深入理解课堂讲授内容，掌握计算机的一般组成原理与内部运行机制，掌握基本的分析方法、设计方法和互连成整机的技术，加深学生对计算机组成原理理论知识的理解，并提高学生的动手实践能力，通过习题可以巩固所学的理论知识。

在内容编排上，本教程指导学生从单个部件的实验开始，逐步掌握组成计算机的各大部件的工作原理，最后可以利用实验设备，将各种部件综合起来，设计一台完整的模型计算机，从而较好地把握计算机组成原理课程的理论和实践知识。

全书分为 3 章，其中第 1 章为“计算机组成原理”实验：1.1~1.3 节为部件实验，研究组成计算机的每个部件的工作原理及设计方法；1.4 节为计算机系统总线设计实验，提供了具有基本输入输出功能的总线接口实验和具有中断、DMA 功能的总线接口设计实验；1.5 节为模型计算机设计实验，通过对几种不同复杂程度的模型计算机的设计，来研究计算机各部件是如何配合工作的，并掌握设计一个计算机系统的方法；1.6 节为输入输出系统扩展实验，通过对模型机的扩展设计，使之拥有中断、DMA 等功能，并通过对定时计数器 8253 的扩展及编程，使学生熟悉并掌握典型接口芯片的扩展应用；1.7 节为“计算机系统结构”实验，其中精简指令系统模型机设计实验通过 CISC 和 RISC 的比较，说明当今主流的计算机指令系统及其设计方法，重叠模型机设计实验通过在 CISC 模型机的基础上增加指令预取功能构建模型机来说明重叠的思想，流水模型机设计实验通过具体的流水模型机设计体现当今主流机器的设计方法，超标量流水模型机设计实验通过具体的超标量流水模型机设计让学生了解计算机是如何高效地实现动态调度和寄存器重命名算法以及如何设计多读多写的寄存器堆。第 2 章为课程设计部分，讲述了计算机组成原理课程

设计的目的、任务、过程及要求，并提供了参考题目供学生选择。第3章为习题解析部分，为计算机系统概论、计算机的发展及应用、系统总线、存储器、输入输出系统、计算机的运算方法、指令系统、CPU的结构与功能和控制单元共9个主题的习题做了解析，通过分单元主题和综合习题的解析加深学生对知识的理解。

本书由重庆理工大学的崔贵勋负责组织安排，崔贵勋与重庆理工大学的张光建、刘小洋和刘亚辉一同完成本书内容的编写。高羽舒、刘小洋和刘亚辉负责第7章的编写，崔贵勋负责第2章的编写，崔贵勋和张光建负责第3章的编写。书中的实验平台为西安唐都科教仪器公司研发、生产的TD-CMA实验教学系统，在本书的编写过程中除了参考了该实验教学系统配套的技术资料并得到该公司相关人员的大力帮助与支持外，还参考了一些其他文献资料，这些文献在书后参考文献中一一列出（如果有作者发现自己的文献被引用但没有列出，在此深表歉意并请与笔者联系），在此一并深表感谢。

由于编者水平有限，加上计算机技术的飞速发展，新的理念和技术层出不穷，在教材中难免会存在一些问题和错误，恳请广大读者批评指正。

编 者

2015年2月

目 录

CONTENTS

第1章 计算机组装原理实验	1
1.1 运算器实验	1
1.1.1 基本运算器实验	1
1.1.2 超前进位加法器设计实验	7
1.1.3 阵列乘法器设计实验	12
1.2 存储系统实验	14
1.2.1 静态随机存储器实验	15
1.2.2 Cache 控制器设计实验	19
1.3 控制器实验	24
1.3.1 时序发生器设计实验	25
1.3.2 微程序控制器实验	26
1.4 系统总线与总线接口实验	37
1.4.1 具有基本输入输出功能的总线接口实验	38
1.4.2 具有中断控制功能的总线接口实验	42
1.4.3 具有 DMA 控制功能的总线接口实验	44
1.5 模型计算机实验	47
1.5.1 CPU 与简单模型机设计实验	47
1.5.2 复杂模型机设计实验	54
1.6 输入输出系统实验	68
1.6.1 带中断处理能力的模型机设计实验	68
1.6.2 带 DMA 控制功能的模型机设计实验	82
1.6.3 典型 I/O 接口 8253 扩展设计实验	88
1.7 先进计算机结构的设计与研究实验	91
1.7.1 基于 RISC 技术的模型计算机设计实验	91
1.7.2 基于重叠技术的模型计算机设计实验	98
1.7.3 基于流水技术的模型计算机设计实验	110

1.7.4 基于超标量流水技术的模型计算机设计实验	118
第2章 计算机组装原理课程设计	125
2.1 基于微控制器的模型机设计	126
2.2 基于硬布线控制器的模型机设计	128
2.3 课程设计参考题目	131
第3章 计算机组装原理习题	145
3.1 计算机系统概论	145
3.2 计算机的发展及应用	149
3.3 系统总线	149
3.4 存储器	152
3.5 输入输出系统	170
3.6 计算机的运算方法	175
3.7 指令系统	190
3.8 CPU的结构和功能	201
3.9 控制单元	205
3.10 综合测试题一	214
3.11 综合测试题二	220
3.12 综合测试题三	226
3.13 综合测试题四	231
3.14 综合测试题五	235
3.15 综合测试题六	240
3.16 综合测试题七	245
3.17 综合测试题八	250
3.18 综合测试题九	254
附录A 时序单元介绍	261
附录B 实验系统介绍	265
附录C 实验用芯片介绍	269
参考文献	273

第 1 章

计算机组成原理实验

CHAPTER

1.1 运算器实验

计算机的一个最主要的功能就是处理各种算术和逻辑运算,这个功能要由 CPU 中的运算器来完成,运算器也称为算术逻辑部件(ALU)。本章首先安排一个基本的运算器实验,以便了解运算器的基本结构,然后再设计一个加法器和一个乘法器。

1.1.1 基本运算器实验

【实验目的】

- (1) 了解运算器的组成结构。
- (2) 掌握运算器的工作原理。

【实验设备】

- (1) 计算机一台。
- (2) TD-CMA 实验系统一套。

【实验原理】

本实验的原理如图 1.1 所示。运算器内部含有 3 个独立运算部件,分别为算术、逻辑和移位运算部件,要处理的数据存于暂存器 A 和暂存器 B,3 个部件同时接受来自 A 和 B 的数据(有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前,如 ARM),各部件对操作数进行何种运算由控制信号 $S_3 \dots S_0$ 和 CN 来决定,任何时候,多路选择开关只选择三部件中一个部件的结果作为 ALU 的输出。如果是影响进位的运算,还将置进位标志 FC,在运算结果输出前,置 ALU 零标志。ALU 中所有模块集成在一片 CPLD 中。

逻辑运算部件由逻辑门构成,较为简单,而后面又有专门的算术运算部件设计实验,在此对这两个部件不再赘述。移位运算采用的是桶形移位




图 1.1 运算器原理

器,一般采用交叉开关矩阵来实现,交叉开关的工作原理如图 1.2 所示。图中显示的是一个 4×4 的矩阵(系统中是一个 8×8 的矩阵)。每一个输入都通过开关与一个输出相连,把沿对角线的开关导通,就可实现移位功能,即:




图 1.2 交叉开关桶形移位器工作原理

(1) 对于逻辑左移或逻辑右移功能,将一条对角线的开关导通,将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接 0。

(2) 对于循环右移功能,右移对角线同互补的左移对角线一起激活,如在 4 位矩阵中使用“右 1”和“左 3”对角线来实现右循环 1 位。

(3) 对于未连接的输出位,移位时使用符号扩展或是 0 填充,具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。

运算器部件由一片 CPLD 实现。ALU 的输入和输出通过三态门 74LS245 连到 CPU 内部总线上,另外还有指示灯标明进位标志 FC 和零标志 FZ。注意,实验箱上凡是印标注有标记“ ”,表示这两根排针之间是连通的。图 1.1 中除 T4 和 CLR,其余信号均来自于 ALU 单元的排线座,实验箱中所有单元的 T_1 、 T_2 、 T_3 、 T_4 都连接至控制总线单元的 T_1 、 T_2 、 T_3 、 T_4 ,CLR 都连接至 CON 单元的 CLR 按钮。 T_4 由时序单元的 TS₄ 提供(时序单元的介绍见附录 A),其余控制信号均由 CON 单元的二进制数据开关模拟给出。控制信号中除 T_4 为脉冲信号外,其余均为电平信号,其中 ALU_B 为低电平有效,其余为高电平有效。

暂存器 A 和暂存器 B 的数据能在 LED 灯上实时显示,原理如图 1.3 所示(以 A_0 为例,其他相同)。进位标志 FC、零标志 FZ 和数据总线 $D_7 \cdots D_0$ 的显示原理也是如此。




图 1.3 A_0 显示原理

ALU 和外围电路的连接如图 1.4 所示,图中的小方框代表排针座。运算器的逻辑功能表如表 1.1 所示,其中 S_3 、 S_2 、 S_1 、 S_0 、CN 为控制信号,FC 为进位标志,FZ 为运算器零标志,表中功能栏内的 FC、FZ 表示当前运算会影响到该标志。




图 1.4 ALU 和外围电路连接原理

表 1.1 运算器逻辑功能表

运算类型	$S_3 S_2 S_1 S_0$	CN	功 能
逻辑运算	0000	X	$F=A$ (直通)
	0001	X	$F=B$ (直通)
	0010	X	$F=AB$ (FZ)
	0011	X	$F=A+B$ (FZ)
	0100	X	$F=/A$ (FZ)
移位运算	0101	X	$F=A$ 不带进位循环右移 B(取低 3 位)位 (FZ)
	0110	0	$F=A$ 逻辑右移一位 (FZ)
		1	$F=A$ 带进位循环右移一位 (FC,FZ)
	0111	0	$F=A$ 逻辑左移一位 (FZ)
		1	$F=A$ 带进位循环左移一位 (FC,FZ)
算术运算	1000	X	置 $FC=CN$ (FC)
	1001	X	$F=A$ 加 B (FC,FZ)
	1010	X	$F=A$ 加 B 加 FC (FC,FZ)
	1011	X	$F=A$ 减 B (FC,FZ)
	1100	X	$F=A$ 减 1 (FC,FZ)
	1101	X	$F=A$ 加 1 (FC,FZ)
	1110	X	(保留)
	1111	X	(保留)

注：表中“X”为任意态，下同。

【实验内容】

输入数据，根据运算器逻辑功能表 1.1 进行逻辑、移位、算术运算，将运算结果填入表 1.2 中。

【实验步骤】

- (1) 按图 1.5 所示连接实验电路，并检查无误。图中将用户需要连接的信号用圆圈标明（其他实验与此相同）。
- (2) 将时序与操作台单元的开关 KK_2 置为“单拍”挡，开关 KK_1 、 KK_3 置为“运行”挡。
- (3) 打开电源开关，如果听到有“嘀”报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。然后按动 CON 单元的 CLR 按钮，将运算器的 A、B 和 FC、FZ 清零。
- (4) 用输入开关向暂存器 A 置数。




图 1.5 实验接线

① 拨动 CON 单元的 SD_{27}, \dots, SD_{20} 数据开关, 形成二进制数 01100101(或其他数值), 数据显示亮为“1”、灭为“0”。

② 置 $LDA=1, LDB=0$, 连续按动时序单元的 ST 按钮, 产生一个 T_4 上升沿, 则将二进制数 01100101 置入暂存器 A 中, 暂存器 A 的值通过 ALU 单元的 $A_7 \dots A_0$ 8 位 LED 灯显示。

(5) 用输入开关向暂存器 B 置数。

① 拨动 CON 单元的 SD_{27}, \dots, SD_{20} 数据开关, 形成二进制数 10100111(或其他数值)。

② 置 $LDA=0, LDB=1$, 连续按动时序单元的 ST 按钮, 产生一个 T_4 上升沿, 则将二进制数 10100111 置入暂存器 B 中, 暂存器 B 的值通过 ALU 单元的 $B_7 \dots B_0$ 8 位 LED 灯显示。

(6) 改变运算器的功能设置, 观察运算器的输出。置 $ALU_B=0, LDA=0, LDB=0$, 然后按表 1.1 置 S_3, S_2, S_1, S_0 和 CN 的数值, 并观察数据总线 LED 显示灯显示的结果。如置 $S_3 S_2 S_1 S_0$ 为 0010, 运算器作逻辑与运算, 置 $S_3 S_2 S_1 S_0$ 为 1001, 运算器作加法运算。

如果实验箱和 PC 联机操作, 则可通过软件中的数据通路图来观测实验结果。方法是: 打开软件, 选择联机软件的【实验】—【运算器实验】, 打开运算器实验的数据通路图, 如图 1.6 所示。进行上面的手动操作, 每按动一次 ST 按钮, 数据通路图会有数据的流动, 反映当前运算器所做的操作, 或在软件中选择【调试】—【单节拍】, 其作用相当于将时序单元的状态开关 KK2 置为“单拍”挡后按动了一次 ST 按钮, 数据通路图也会反映当前运算器所做的操作。

重复上述操作, 并完成表 1.2。然后改变 A、B 的值, 验证 FC、FZ 的锁存功能。




图 1.6 数据通路

表 1.2 运算结果表

运算类型	A	B	S ₃	S ₂	S ₁	S ₀	CN	结 果
逻辑运算	65	A7	0	0	0	0	X	F=(65) FC=() FZ=()
	65	A7	0	0	0	1	X	F=(A7) FC=() FZ=()
			0	0	1	0	X	F=() FC=() FZ=()
			0	0	1	1	X	F=() FC=() FZ=()
			0	1	0	0	X	F=() FC=() FZ=()
移位运算			0	1	0	1	X	F=() FC=() FZ=()
			0	1	1	0	0	F=() FC=() FZ=()
			0	1	1	0	1	F=() FC=() FZ=()
			0	1	1	1	0	F=() FC=() FZ=()
			0	1	1	1	1	F=() FC=() FZ=()
算术运算			1	0	0	0	X	F=() FC=() FZ=()
			1	0	0	1	X	F=() FC=() FZ=()
			1	0	1	0 (FC=0)	X	F=() FC=() FZ=()
			1	0	1	0 (FC=1)	X	F=() FC=() FZ=()
			1	0	1	1	X	F=() FC=() FZ=()
			1	1	0	0	X	F=() FC=() FZ=()
			1	1	0	1	X	F=() FC=() FZ=()

【思考题】

- (1) 如何控制 ALU 进行不同的运算?
- (2) 如何检查暂存器 A 和 B 中的数据?

1.1.2 超前进位加法器设计实验**【实验目的】**

- (1) 掌握超前进位加法器的原理及其设计方法。
- (2) 熟悉 CPLD 应用设计及 EDA 软件的使用。

【实验设备】

- (1) 计算机一台。
- (2) TD-CMA 实验系统一套。

【实验原理】

加法器是执行二进制加法运算的逻辑部件,也是 CPU 运算器的基本逻辑部件(减法可以通过补码相加来实现)。加法器又分为半加器和全加器(FA),不考虑低位的进位,只考虑两个二进制数相加,得到和以及向高位进位的加法器为半加器,而全加器是在半加器的基础上又考虑了低位过来的进位信号。

A 、 B 为两个一位的加数, C_i 为来自低位的进位, S 为和, C_o 为向高位的进位,根据表 1.3 所示的真值表,可得到全加器的逻辑表达式为

$$S = A \bar{B} \bar{C}_i + \bar{A} B \bar{C}_i + \bar{A} \bar{B} C_i + A B C_i$$

$$C_o = AB + AC_i + BC_i$$

表 1.3 一位全加器真值表

输入			输出	
A	B	C_i	S	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

根据逻辑表达式,可得到图 1.7 所示的逻辑电路。

有了一位全加器,就可以用它来构造多位加法器,加法器根据电路结构的不同,可以分为串行加法器和并行加法器两种。串行加法器低位全加器产生的进位要依次串行地向




图 1.7 1 位全加器(FA)逻辑电路

高位进位，其电路简单，占用资源较少，但是串行加法器每位和以及向高位的进位的产生都依赖于低位的进位，导致完成加法运算的延迟时间较长，效率并不高。

串行加法器运算速度慢，其根本原因是每一位的结果都要依赖于低位的进位，因而可以通过并行进位的方式来提高效率。只要能设计出专门的电路，使得每一位的进位能够并行地产生而与低位的运算情况无关，就能解决这个问题。可以对加法器进位的逻辑表达式作进一步的推导：

$$C_0 = 0$$

$$C_{i+1} = A_i B_i + A_i C_i + B_i C_i = A_i B_i + (A_i + B_i) C_i$$

设

$$g_i = A_i B_i$$

$$p_i = A_i + B_i$$

则有：

$$\begin{aligned} C_{i+1} &= g_i + p_i C_i = g_i + p_i(g_{i-1} + p_{i-1} C_{i-1}) \\ &= g_i + p_i(g_{i-1} + p_{i-1}(g_{i-2} + p_{i-2} C_{i-2})) \\ &\quad \vdots \\ &= g_i + p_i(g_{i-1} + p_{i-1}(g_{i-2} + p_{i-2}(\cdots(g_0 + p_0 C_0)\cdots))) \\ &= g_i + p_i g_{i-1} + p_i p_{i-1} g_{i-2} + \cdots + p_i p_{i-1} \cdots p_1 g_0 + p_i p_{i-1} \cdots p_1 p_0 C_0 \end{aligned}$$

由于 g_i, p_i 只和 A_i, B_i 有关，这样 C_{i+1} 就只和 $A_i, A_{i-1}, \dots, A_0, B_i, B_{i-1}, \dots, B_0$ 及 C_0 有关。所以各位的进位 C_i, C_{i-1}, \dots, C_1 就可以并行地产生，这种进位就叫超前进位。根据上面的推导，随着加法器位数的增加，越是高位的进位逻辑电路就会越复杂，逻辑器件使用也就越多。事实上，可以继续推导进位的逻辑表达式，使得某些基本逻辑单元能够复