




 全国普通高校电子信息类专业规划教材

# EDA技术及其应用

周振超 冯暖 主编  
赵双元 主审



清华大学出版社



 全国普通高校电子信息类专业规划教材

# EDA技术及其应用

周振超 冯暖 主 编  
刘震 王晓光 樊爱龙 副主编



清华大学出版社  
北京

## 内 容 简 介

本书从教学和应用的角度出发,以培养学生的设计和应用开发能力为主线,系统地介绍 EDA (Electronic Design Automation) 技术概述、硬件描述语言 VHDL、可编程逻辑器件、实验开发系统、EDA 技术实验和工程中典型的综合设计实例,有助于读者比较全面地掌握使用 EDA 技术设计系统的方法,为今后从事相关领域工作打下良好基础。

本书引入大量典型实例,取材广泛,从难度上分为验证型、设计型和综合型 3 种类型,内容丰富、循序渐进、由浅入深,可以更好地帮助读者分层次使用和掌握 EDA 技术。

本书可作为高等院校电子信息、自动化、通信工程、测控、电气工程和计算机等相关专业的教材或参考书。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

### 图书在版编目(CIP)数据

EDA 技术及其应用/周振超,冯暖主编. —北京:清华大学出版社,2015

全国普通高校电子信息类专业规划教材

ISBN 978-7-302-38435-9

I. ①E… II. ①周… ②冯… III. ①电子电路—电路设计—计算机辅助设计—高等学校—教材  
IV. ①TN702

中国版本图书馆 CIP 数据核字(2014)第 260756 号

责任编辑:梁颖

封面设计:傅瑞学

责任校对:白蕾

责任印制:李红英

出版发行:清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址:北京清华大学学研大厦 A 座 邮 编:100084

社总机:010-62770175 邮 购:010-62786544

投稿与读者服务:010-62776969, [c-service@tup.tsinghua.edu.cn](mailto:c-service@tup.tsinghua.edu.cn)

质 量 反 馈:010-62772015, [zhiliang@tup.tsinghua.edu.cn](mailto:zhiliang@tup.tsinghua.edu.cn)

课 件 下 载: <http://www.tup.com.cn>, 010-62795954

印 装 者:北京国马印刷厂

经 销:全国新华书店

开 本:185mm×260mm 印 张:14.25 字 数:338千字

版 次:2015年1月第1版 印 次:2015年1月第1次印刷

印 数:1~2000

定 价:29.00元

产品编号:061225-01

# 前言

## FOREWORD

EDA 技术是 20 世纪 90 年代初发展起来的现代电子工程领域的一门新技术。随着电子技术的飞速发展,现代电子产品的性能进一步提高,集成化智能化程度越来越高,产品更新换代的步伐也越来越快,而且正朝着功能多样化、体积小型化、功耗最低化的方向迅速发展,所有这些,都离不开 EDA 技术的发展。随着 EDA 技术的发展和应用领域的扩大与深入,其在电子信息、通信、自动控制及计算机应用等领域的重要性日益突出。

本书根据不断发展的 EDA 技术以及编者多年的教学经验和工程实践,在吸取多方经验的基础上编写完成。本书内容新颖、重点突出、讲解精练、强化实践,结合案例化教学的优点,引入了大量的实例,尽量做到用理论指导电子设计实践,用设计实例验证理论技术,实现理论与实践的有机结合。

全书共有 7 章,第 1 章为 EDA 技术概述,介绍 EDA 技术的概念及发展,EDA 技术的知识体系及特点。第 2 章为 VHDL 设计基础,介绍 VHDL 程序的基本结构,语言要素,常用语句。第 3 章为用 VHDL 程序实现常用逻辑电路,介绍 EDA 技术在组合逻辑电路、时序逻辑电路、存储器和状态机设计中的应用。第 4 章为大规模可编程逻辑器件,介绍可编程逻辑器件的发展和分类、CPLD/FPGA 的基本结构和工作原理。第 5 章为 EDA 实验开发系统及应用,介绍 GW48 型 EDA 实验开发系统、Quartus II 软件的安装和基本操作流程。第 6 章为 EDA 技术实验,通过本章提供的 10 个基本实验,读者可以很好地掌握 EDA 技术。第 7 章为 EDA 技术综合应用及实训,读者可以通过本章的案例,进一步掌握数字系统的 EDA 设计方法,为复杂系统的设计打下坚实的基础。

本书由辽宁科技学院周振超、沈阳工学院冯暖担任主编,刘震、王晓光、樊爱龙任副主编。其中,冯暖编写了第 1 章和第 5 章;樊爱龙编写了第 2 章;刘震编写了第 3 章、第 6 章的 6.8~6.10 节;赵双元编写了第 6 章的 6.1~6.7 节;周振超、王晓光编写了第 4 章和第 7 章。全书由周振超统稿,由赵双元主审。

本书的编写与出版,得到了清华大学出版社的指导与支持;书中还借鉴了许多学者和专家的著作及研究成果,在此一并表示衷心的感谢。

由于作者水平有限,书中难免存在错误和不妥之处,敬请广大读者批评指正。

编者

2014 年 10 月


# 目录

## CONTENTS

<b>第 1 章 EDA 技术概述</b> .....	1
1.1 EDA 技术的概念及其发展 .....	1
1.1.1 EDA 技术的概念 .....	1
1.1.2 EDA 技术的发展史 .....	2
1.1.3 EDA 技术的发展趋势 .....	3
1.2 EDA 技术的知识体系 .....	6
1.3 EDA 技术的特点 .....	8
1.3.1 EDA 技术的设计方法 .....	8
1.3.2 EDA 技术的开发流程 .....	9
1.4 EDA 技术的应用 .....	12
习题 1 .....	13
<b>第 2 章 VHDL 设计基础</b> .....	14
2.1 VHDL 概述 .....	14
2.1.1 常用硬件描述语言 .....	14
2.1.2 VHDL 的概况 .....	15
2.1.3 VHDL 的特点 .....	15
2.2 VHDL 程序基本结构 .....	16
2.2.1 VHDL 程序框架 .....	16
2.2.2 VHDL 程序设计约定 .....	17
2.2.3 实体 .....	18
2.2.4 结构体 .....	20
2.2.5 库 .....	21
2.2.6 程序包 .....	22
2.2.7 配置 .....	23
2.3 VHDL 语言要素 .....	24
2.3.1 VHDL 的文字规则 .....	24



2.3.2	VHDL 数据对象 .....	26
2.3.3	VHDL 数据类型 .....	28
2.3.4	VHDL 运算操作符 .....	32
2.4	VHDL 顺序语句 .....	34
2.4.1	赋值语句 .....	34
2.4.2	转向控制语句 .....	36
2.4.3	等待语句 .....	42
2.4.4	空操作语句 .....	44
2.4.5	断言语句 .....	44
2.4.6	子程序调用语句 .....	44
2.4.7	返回语句 .....	47
2.5	VHDL 并行语句 .....	47
2.5.1	进程语句 .....	48
2.5.2	块语句 .....	49
2.5.3	并行信号赋值语句 .....	50
2.5.4	元件例化语句 .....	53
2.5.5	生成语句 .....	54
2.6	VHDL 的属性描述语句 .....	55
2.6.1	数组的常用属性 .....	56
2.6.2	数据类型的常用属性 .....	56
2.6.3	信号属性函数 .....	57
2.7	VHDL 语言的描述风格 .....	59
2.7.1	行为描述 .....	60
2.7.2	数据流描述 .....	61
2.7.3	结构描述 .....	61
习题 2	.....	62
<b>第 3 章</b>	<b>用 VHDL 程序实现常用逻辑电路</b> .....	<b>64</b>
3.1	组合逻辑电路设计 .....	64
3.1.1	基本门电路 .....	64
3.1.2	译码器 .....	65
3.1.3	编码器 .....	68
3.1.4	7 段码译码器 .....	69
3.1.5	数据选择器 .....	70
3.1.6	数值比较器 .....	71
3.1.7	算术运算电路 .....	72
3.1.8	三态门及总线缓冲器 .....	74
3.2	时序逻辑电路设计 .....	76
3.2.1	触发器 .....	76



3.2.2	锁存器 .....	81
3.2.3	寄存器和移位寄存器 .....	83
3.2.4	计数器 .....	85
3.2.5	分频器 .....	88
3.2.6	序列发生器和检测器 .....	89
3.3	存储器设计 .....	93
3.3.1	只读存储器 ROM .....	93
3.3.2	随机存储器 RAM .....	94
3.4	状态机设计 .....	95
3.4.1	Moore 型状态机 .....	96
3.4.2	Mealy 型状态机 .....	100
	习题 3 .....	102
<b>第 4 章</b>	<b>大规模可编程逻辑器件</b> .....	<b>103</b>
4.1	可编程逻辑器件概述 .....	103
4.1.1	PLD 的概念 .....	103
4.1.2	PLD 的发展历程 .....	104
4.1.3	PLD 的分类 .....	104
4.2	简单可编程逻辑器件 .....	105
4.2.1	PROM .....	106
4.2.2	PLA .....	106
4.2.3	PAL .....	107
4.2.4	GAL .....	107
4.3	复杂可编程逻辑器件(CPLD) .....	109
4.3.1	CPLD 基本结构 .....	109
4.3.2	CPLD 工作原理 .....	110
4.4	现场可编程门阵列(FPGA) .....	113
4.4.1	FPGA 基本结构 .....	114
4.4.2	FPGA 工作原理 .....	114
4.4.3	FPGA 的配置 .....	116
4.5	CPLD/FPGA 的比较与选择 .....	119
4.5.1	CPLD/FPGA 的性能比较 .....	119
4.5.2	CPLD/FPGA 的开发应用选择 .....	119
	习题 4 .....	122
<b>第 5 章</b>	<b>EDA 实验开发系统及应用</b> .....	<b>123</b>
5.1	GW48 型 EDA 实验开发系统简介 .....	123
5.1.1	系统使用注意事项 .....	123
5.1.2	硬件符号功能说明 .....	123



5.1.3	开发系统的电路结构	125
5.2	Quartus II 软件的安装	133
5.2.1	系统要求	133
5.2.2	安装步骤	134
5.2.3	安装许可证	136
5.3	Quartus II 的基本操作流程	138
5.3.1	Quartus II 的原理图编辑输入法	138
5.3.2	Quartus II 的文本编辑输入法	148
5.3.3	Quartus II 的层次化设计方法	150
习题 5		151
<b>第 6 章</b>	<b>EDA 技术实验</b>	<b>152</b>
6.1	EDA 软件的熟悉与使用	152
6.2	8 位全加器的设计	153
6.3	组合逻辑电路设计	155
6.4	计数器的设计	158
6.5	触发器功能的模拟实现	160
6.6	7 段数码显示译码器设计	161
6.7	数控分频器的设计	164
6.8	8 位数码扫描显示电路设计	165
6.9	正负脉宽数控调制信号发生器的设计	167
6.10	6 位十进制数字频率计及设计	169
<b>第 7 章</b>	<b>EDA 技术综合应用及实训</b>	<b>174</b>
7.1	8 位乘法器的设计	174
7.2	交通信号灯的设计	179
7.3	数字秒表的设计	182
7.4	序列检测器的设计	185
7.5	彩灯控制器设计	187
7.6	数字钟的设计	190
7.7	电子抢答器的设计	198
7.8	电梯控制系统的设计	203
7.9	出租车计费控制系统的设计	208
7.10	数字波形产生器设计	213
<b>参考文献</b>		<b>219</b>



## EDA技术概述

随着大规模集成电路和电子计算机的迅速发展,电子电路分析与设计方法发生了根本性的变革。现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化(Electronic Design Automation,EDA)技术。EDA技术就是以微电子技术为先导,现代电子设计技术为灵魂,计算机软件技术为手段,最终形成集成电子系统或专用集成电路(Application Specific Integrated Circuit,ASIC)为目的的一门新兴技术。EDA技术改变了以定量计算或估算和电路实验为基础的传统电子电路设计方法,成为现代电子系统设计的关键技术,是新一代电子设计工程师和从事电子技术开发和研究人员的必备技能。

### 1.1 EDA技术的概念及其发展

#### 1.1.1 EDA技术的概念

电子技术发展的根基是微电子技术的进步,即建立在半导体工艺技术的大规模集成电路加工技术的基础上。微电子技术的进步使得表征半导体工艺水平的线宽已经达到了60nm,并还在不断地缩小,而在硅片单位面积上,集成了更多的晶体管。集成电路设计正在不断地向超大规模、极低功耗和超高速的方向发展,专用集成电路ASIC的设计成本不断降低,在功能上,现代的集成电路已能够实现单片电子系统(System on a Chip,SoC)。微电子技术和现代电子设计技术相互促进,相互推进,又相互制约。随着电子技术、仿真技术、电子工艺和设计技术与新的计算机软件技术的融合和升华,使EDA技术高速发展。

EDA技术就是依靠功能强大的电子计算机,在EDA工具软件平台上,对以硬件描述语言(Hardware Description Language,HDL)为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、化简、分割、综合、优化和仿真,直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中,实现既定的电子电路设计功能。EDA技术使得电子电路设计者的工作仅限于利用硬件描述语言和EDA软件平台来完成对系统硬件功能的实现,极大地提高了设计效率,缩短了设计周期,节省了设计成本。

EDA技术的使用对象由两大类人员组成,一类是专用集成电路ASIC的芯片设计研发

人员；另一类是广大的电子线路设计人员，他们不具备集成电路深层次的知识。本书所阐述的内容适用于后者，这里，EDA 技术可简单概括为以大规模可编程逻辑器件为设计载体，通过硬件描述语言输入给相应开发软件，经过编译和仿真，最终下载到设计载体中，从而完成系统电路设计任务的一门新技术。

### 1.1.2 EDA 技术的发展史

EDA 技术是伴随着计算机技术和集成工艺制造技术的发展而成长壮大起来的，回顾近 40 年电子设计技术的发展历程，可将 EDA 技术分为 3 个阶段。

#### 1. 20 世纪 70 年代的计算机辅助设计(CAD)阶段

早期的电子系统硬件设计采用的是分立元件，随着集成电路的出现和应用，硬件设计进入到发展的初级阶段。初级阶段的硬件设计大量选用中小规模集成电路，人们将这些器件焊接在印制电路板上，做成板级电子系统，对电子系统的调试是在组装好的印制电路板(Printed Circuit Board, PCB)上进行的。与以分立元件为基础的早期设计阶段不同，初级阶段硬件设计所选择的器件是各种逻辑门、触发器、寄存器和编码译码器等集成电路，设计师只要熟悉各种集成电路制造厂商提供的标准电路产品说明书，并掌握 PCB 布图工具和一些辅助性的设计分析工具，就可以从事设计活动了。

由于设计师对图形符号使用数量有限，因此传统的手工布线无法满足产品复杂性的要求，更不能满足工作效率的要求。这时，人们开始将产品设计过程中高度重复性的繁杂劳动，如布图布线工作，用二维图形编辑与分析的 CAD 工具替代，最具代表性的产品就是美国 ACCEL 公司开发的 Tango 布线软件。20 世纪 70 年代，是 EDA 技术发展初期，由于 PCB 布图布线工具受到计算机工作平台的制约，其支持的设计工作有限且性能比较差。

#### 2. 20 世纪 80 年代的计算机辅助工程设计(CAED)阶段

初期阶段的硬件是用大量不同型号的标准芯片实现电子系统设计的。随着微电子工艺的发展，相继出现了集成上万只晶体管的微处理器、集成几十万直至上百万存储单元的随机存储器(RAM)和只读存储器(ROM)。此外，可编程逻辑器件 PAL 和 GAL 等一系列微结构和微电子学的研究成果都为电子系统的设计开辟了新天地，因此，可以用少数几种通用的标准芯片实现电子系统的设计。

伴随着计算机和集成电路的发展，EDA 技术进入到计算机辅助工程设计阶段。20 世纪 80 年代初推出的 EDA 工具则以逻辑模拟、定时分析、故障仿真、自动布局和布线为核心，重点解决电子设计完成之前的功能检测等问题。利用这些工具，设计师能在产品制作之前预知产品的功能与性能，能生成产品制造文件，在设计阶段对产品性能的分析就可以进行。

如果说 20 世纪 70 年代的自动布局布线的 CAD 工具代替了设计工作中绘图的重复劳动，那么，20 世纪 80 年代出现的具有自动综合能力的 CAE(Computer Assist Engineering, 计算机辅助工程)工具则代替了设计师的部分工作，对保证电子系统的设计、制造出最佳的电子产品起着关键的作用。到了 20 世纪 80 年代后期，EDA 工具已经可以进行设计描述、综合与优化以及设计结果验证。CAED 阶段的 EDA 工具不仅为成功开发电子产品创造了有利条件，而且为高级设计人员的创造性劳动提供了方便。但是，大部分从原理图出发的 EDA 工具仍然不能适应复杂电子系统的设计要求，并且具体化的元件图形制约着优化

设计。

### 3. 20 世纪 90 年代电子系统设计自动化(EDA)阶段

为了满足不同的系统用户提出的设计要求,最好的办法是由用户自己设计芯片,让他们把想设计的电路直接设计在自己的专用芯片上。这个阶段发展起来的 EDA 工具,目的是在设计前期将设计师从事的许多高层次设计由工具来做,如可以将用户要求转换为设计技术规范,有效地处理可用的设计资源与理想的设计目标之间的矛盾,按具体的硬件、软件和算法分解设计等。由于微电子技术和 EDA 工具的发展,设计师可以在不太长的时间内使用 EDA 工具,通过一些简单标准化的设计过程,利用微电子厂家提供的设计库完成数万门专用集成电路系统的设计和验证。这样就对电子设计的工具提出了更高的要求,也提供了广阔的发展空间,促进了 EDA 技术的形成。特别是世界各 EDA 公司致力于推出兼容各种硬件实现方案和支持标准硬件描述语言的 EDA 工具软件,这些都有效地将 EDA 技术推向成熟。

20 世纪 90 年代,设计师逐步从使用硬件转向设计硬件,从单个电子产品开发转向系统级电子产品开发(即片上系统集成,SoC)。因此,EDA 工具是以系统级设计为核心,包括系统行为级描述与结构综合、系统仿真与测试验证、系统划分与指标分配、系统决策与文件生产等一整套的电子系统设计自动化工具。这时的 EDA 工具不仅具有电子系统设计的能力,而且能提供独立于工艺和厂家的系统级设计能力,具有高级抽象的设计构思手段。例如,提供方框图、状态图和流程图的编辑能力,具有适合层次描述和混合信号描述的硬件描述语言(如 VHDL、AHDL 或 Verilog-HDL),同时含有各种工艺的标准元件库。只有具备上述功能的 EDA 工具,才可能使电子系统工程在不熟悉各种半导体工艺的情况下,完成电子系统的设计。

未来的 EDA 技术将向广度和深度两个方向发展,EDA 将会超越电子设计的范畴进入其他领域,随着基于 EDA 的 SoC 设计技术的发展,软、硬核功能库的建立,以及基于 VHDL 的自顶向下设计理念的确立,未来的电子系统的设计与规划将不再是电子工程师们的专利。有专家认为,21 世纪是 EDA 技术快速发展的时期,并且 EDA 技术是对 21 世纪产生重大影响的十大技术之一。

## 1.1.3 EDA 技术的发展趋势

EDA 技术的发展趋势分为可编程器件的发展趋势、输入方式的发展趋势和软件开发工具的发展趋势。

### 1. 可编程器件的发展趋势

(1) 向高密度、大规模的方向发展。电子系统的发展必须以电子器件为基础。随着集成电路制造技术的发展,可编程 ASIC 器件的规模不断地扩大,从最初的几百门到现在的上百万门。目前,高密度的可编程 ASIC 产品已经成为主流器件。可编程 ASIC 已具备了片上系统(SoC)集成的能力,发生了巨大的飞跃,制造工艺也不断进步。随着每次工艺的改进,可编程 ASIC 器件的规模都有很大的扩展。高密度、大容量的可编程 ASIC 的出现,给现代复杂电子系统的设计与实现带来了巨大的帮助。

(2) 向低电压、低功耗的方向发展。集成技术的飞速发展,工艺水平的不断提高,节能潮流在全世界的兴起,也为半导体工业提出了降低工作电压的发展方向。可编程 ASIC 产



品作为电子系统的重要组成部分,也不可避免地向 3.3V→2.5V→1.8V 的标准靠拢,以便适应其他数字器件,扩大应用范围,满足节能的要求。

(3) 向系统内可重构的方向发展。系统内可重构是指可编程 ASIC 在置入用户系统后仍具有改变其内部功能的能力。采用系统内可重构技术,使得系统内硬件的功能可以像软件那样通过编程来配置,从而在电子系统中引入“软硬件”的全新概念。它不仅使电子系统的设计以及产品性能的改进和扩充变得十分简便,还使新一代电子系统具有极强的灵活性和适应性,为许多复杂信号的处理和信息加工的实现提供了新的思路和方法。


(4) 向混合可编程技术方向发展。可编程 ASIC 的广泛应用使得电子系统的构成和设计方法均发生了很大的变化。但是迄今为止,有关可编程 ASIC 的研究和开发的大部分工作基本都集中在数字逻辑电路上。在未来几年里,这一局面将会有所改变,模拟电路及数模混合电路的可编程技术将得到发展。可编程模拟 ASIC 是今后模拟电子线路设计的一个发展方向。它们的出现使得模拟电子系统的设计也变得和数字系统设计一样简单易行,为模拟电路的设计提供了一个崭新的途径。

## 2. 输入方式的发展趋势

(1) 输入方式简化。早期的 EDA 工具设计输入时普遍采用原理图输入方式,以文字和图形作为设计载体和文件,将设计信息加载到后续的 EDA 工具中,完成设计分析工作。原理图输入方式的优点是直观,能满足以设计分析为主的一般要求,但原理图输入方式不适用于 EDA 综合工具。20 世纪 80 年代末,电子设计开始采用新的综合工具,设计描述由原理图设计描述转向以各种硬件描述语言为主的编程方式。用硬件描述语言描述设计,更接近系统行为描述,且便于综合,更适于传递和修改设计信息,还可以建立独立于工艺的设计文件,不便之处是不太直观,要求设计师必须会编程。

很多电子设计师都具有原理图设计的经验,不具有编程经验,所以仍然希望继续在比较熟悉的符号与图形环境中完成设计,而不是利用编程来完成设计。为此,一些 EDA 公司在 20 世纪 90 年代相继推出了一批图形化免编程的设计输入工具。这些输入工具允许设计师用他们最熟悉的设计方式建立设计文件,然后由 EDA 工具自动生成综合所需的硬件描述语言文件。

(2) 输入方式高效化和统一化。电子设计包括硬件设计和软件设计,相应地,工程师分为硬件工程师和软件工程师。对于复杂算法的实现,人们通常先建立系统模型,根据经验分析任务,然后将一部分工作交给软件工程师,将另一部分工作交给硬件工程师。硬件工程师为了实现复杂的系统功能,使用硬件描述语言设计高速执行的芯片,而这种设计是富有挑战性的和费时的,需要一定的硬件工程技巧。人们希望能够找到一种方法,在更高的层次下设计更复杂、更高速的系统,并希望将软件设计和硬件设计统一到一个平台上。人们很早就开始尝试在 C 语言的基础上设计下一代硬件描述语言,许多公司已经提出了不少方案,目前有两种相对成熟的硬件 C 语言: SystemC 和 Handle-C。这两种硬件 C 语言都是在 C/C++ 的基础上根据硬件设计的需求加以改进和扩充的,用户可以在他们的开发环境中编辑代码,调用库文件,甚至可以引进 HDL 程序并进行仿真,最终生成网表文件,放到 FPGA 中执行。软件工程师不需要特别的培训,利用他们熟悉的 C 语言就可以直接进行硬件开发,减轻了硬件开发的压力。随着算法描述抽象层次的提高,使用这种 C 语言设计系统的优势将更加明显。



现在有很多硬件描述语言的人才,也有更多的资深的 C 语言编程者,他们能够利用这种工具,轻松地转到 FPGA 设计上。过去因为太复杂而不能用硬件描述语言表示的算法以及由于处理器运行速度太慢而不能处理的算法,现在都可以用 C 语言在大规模 FPGA 硬件上得以实现。设计者可以利用 C 语言快速而简洁地构建功能函数;通过标准库和函数调用技术,可以在很短的时间里创建更庞大、更复杂和更高速的系统。随着 EDA 技术的不断成熟,软件和硬件的概念会日益模糊,使用单一的高级语言直接设计整个系统将是一个统一化的发展趋势。

### 3. 软件开发工具的发展趋势

(1) 有效的仿真工具的发展。通常,可以将电子系统设计的仿真过程分为两个阶段:设计前期的系统级仿真和设计过程的电路级仿真。系统级仿真主要验证系统的功能;电路级仿真主要验证系统的性能,决定怎样实现设计所需的精度。在整个电子设计过程中,仿真是花费时间最多的工作,也是占用 EDA 工具资源最多的一个环节。通常,设计活动的大部分时间在做仿真,如验证设计的有效性、测试设计的精度、处理和保证设计要求等。仿真过程中仿真收敛的快慢同样是关键因素之一。提高仿真的有效性一方面是建立合理的仿真算法,另一方面是系统级仿真中系统级模型的建模及电路级仿真中电路级模型的建模。

(2) 具有混合信号处理能力的 EDA 工具。目前,数字电路设计的 EDA 工具远比模拟的 EDA 工具多。模拟集成电路 EDA 工具开发的难度较大,但是,由于物理量本身多以模拟形式存在,所以实现高性能的复杂电子系统的设计离不开模拟信号。因此,20 世纪 90 年代以来,EDA 工具厂商都比较重视数/模混合信号设计工具的开发。对数字信号的语言描述,IEEE 已经制订了 VHDL 标准,对模拟信号的语言正在制定 AHDL 标准;此外,还提出了对微波信号的 MHDL 描述语言。美国 Cadence、Synopsys 等公司开发的 EDA 工具已经具有混合设计能力。

(3) 理想的设计综合工具的开发。今天,电子系统和电路的集成规模越来越大,几乎不可能直接面向版图做设计,若要找出版图中的错误,更是难上加难。将设计者的精力从繁琐的版图设计和分析中转移到设计前期的算法开发和功能验证上,这是设计综合工具要达到的目的。高层次设计综合工具可以将低层次的硬件设计一直转换到物理级的设计,实现不同层次的不同形式的设计描述转换,通过各种综合算法实现设计目标所规定的优化设计。当然,设计者的经验在设计综合中仍将起到重要的作用,自动综合工具将有效地提高优化设计效率。

设计综合工具由最初的只能实现逻辑综合,逐步发展到可以实现设计前端的综合,直到设计后端的版图综合以及测试综合的理想且完整的综合工具。设计前端的综合工具,可以实现从算法级的行为描述到寄存器传输级结构描述的转换,给出满足约束条件的硬件结构。在确定寄存器传输结构描述后,由逻辑综合工具完成硬件的门级结构的描述,逻辑综合的结果将作为版图综合的输入数据,进行版图综合。版图综合则是将门级和电路级的结构描述转换成物理版图的描述,版图综合时将通过自动交互的设计环境,实现按面积、速度和功率完成布局布线的优化,实现最佳的版图设计。人们希望将设计测试工作尽可能地提前到设计前期,以便缩短设计周期,减少测试费用,因此测试综合贯穿在设计过程的始终。测试综合时可以消除设计中的冗余逻辑,诊断不可测的逻辑结构,自动插入可测性结构,生成测试向量;当整个电路设计完成时,测试设计也随之完成。



面对当今飞速发展的电子产品市场,电子设计人员需要更加实用、快捷的 EDA 工具,使用统一的集成化设计环境,改变传统设计思路(即优先考虑具体物理实现方式),而将精力集中到设计构思、方案比较和寻找优化设计等方面,以最快的速度开发出性能优良、质量一流的电子产品。今天的 EDA 工具将向着功能强大、简单易学、使用方便的方向发展。

## 1.2 EDA 技术的知识体系

EDA 技术主要包括以下 5 方面的问题:①可编程逻辑器件;②硬件描述语言;③软件开发工具;④实验开发系统;⑤印制电路板设计。其中可编程逻辑器件是利用 EDA 技术进行电子系统设计的载体;硬件描述语言是利用 EDA 技术进行电子系统设计的主要表达手段;软件开发工具是利用 EDA 技术进行电子系统设计的智能化、自动化设计工具;实验开发系统是利用 EDA 技术进行电子系统设计的下载工具及硬件验证工具;印制电路板设计是电子设备的重要组装部件。

### 1. 可编程逻辑器件

可编程逻辑器件(PLD)是一种由用户编程以实现某种逻辑功能的新型逻辑器件,常用的包括现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。现在,FPGA 和 CPLD 器件的应用已十分广泛,它们将随着 EDA 技术的发展而成为电子设计领域的重要角色。国际上生产 FPGA/CPLD 的主流公司,并且在国内市场占有较大份额的主要是 Xilinx、Altera、Lattice。

FPGA 在结构上主要分为 3 个部分,即可编程逻辑单元、可编程输入/输出单元和可编程连线。CPLD 在结构上也主要包括 3 个部分,即可编程逻辑宏单元、可编程输入/输出单元和可编程内部连线。

高集成度、高速度和高可靠性是 FPGA/CPLD 最明显的特点,其时钟延时可小至 ns 级,结合其并行工作方式,在超高速应用领域和实时测控方面有着非常广阔的应用前景。在高可靠应用领域,如果设计得当,将不会存在类似于 MCU 的复位不可靠和 PC 可能跑飞等问题。FPGA/CPLD 的高可靠性还表现在几乎可将整个系统下载于同一芯片中,实现所谓片上系统,从而大大缩小体积,易于管理和屏蔽。

由于 FPGA/CPLD 的集成规模非常大,可利用先进的 EDA 工具进行电子系统设计和产品开发。由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用器件的硬件结构没有关系,因而设计开发成功的各类逻辑功能块软件有很好的兼容性和可移植性。它几乎可用于任何型号和规模的 FPGA/CPLD 中,从而使得产品设计效率大幅度提高。可以在很短时间内完成十分复杂的系统设计,这正是产品快速进入市场最宝贵的特征。美国 IT 公司认为,一个 ASIC 80%的功能可用于 IP 核等现成逻辑合成,而未来大系统的 FPGA/CPLD 设计仅仅是各类再应用逻辑与 IP 核(Core)的拼装,其设计周期将更短。

与 ASIC 设计相比,FPGA/CPLD 显著的优势是开发周期短、投资风险小、产品上市速度快、市场适应能力强和硬件升级回旋余地大,而且当产品定型和产量扩大后,可将在生产中达到充分检验的 VHDL 设计迅速实现 ASIC 投产。

对于一个开发项目,究竟是选择 FPGA 还是选择 CPLD,主要看开发项目本身的需要。对于普通规模,且产量不是很大的产品项目,通常使用 CPLD 比较好。对于大规模的逻辑



设计 ASIC 设计,或单片系统设计,则多采用 FPGA。另外,FPGA 掉电后将丢失原有的逻辑信息,所以在实用中需要为 FPGA 芯片配置一个专用 ROM。

## 2. 硬件描述语言

硬件描述语言是电子系统硬件行为描述、结构描述、数据流描述的语言。目前常用的硬件描述语言有 VHDL、Verilog、ABEL。

VHDL: 作为 IEEE 的工业标准硬件描述语言,在电子工程领域,已成为事实上的通用硬件描述语言。后面的章节将详细介绍。

Verilog: 支持的 EDA 工具较多,适用于 RTL 级和门电路级的描述,其综合过程较 VHDL 稍简单,但在高级描述方面不如 VHDL。

ABEL: 是一种支持各种不同输入方式的 HDL,广泛用于各种可编程逻辑器件的逻辑功能设计,由于其语言描述的独立性,因而适用于各种不同规模的可编程器件的设计。

有专家认为,在 21 世纪中,VHDL 与 Verilog 语言将承担几乎全部的数字系统设计任务。

## 3. EDA 软件开发工具

EDA 技术研究的对象是电子设计的全过程,有系统级、电路级和物理级 3 个层次的设计。EDA 工具不仅面向 ASIC 的应用与开发,还涉及电子设计的各个方面,包括数字电路设计、模拟电路设计、数模混合设计、系统设计和仿真验证等电子设计的许多领域。这些工具对环境要求高,一般运行平台要求是工作站和 UNIX 操作系统,这种操作系统具有功能齐全、性能优良等优点,一般由专门开发 EDA 软件工具的软件公司提供。

目前比较流行的、主流厂家的 EDA 的软件工具有 Altera 的 Quartus II、MAX+plus II, Lattice 的 ispEXPERT, Xilinx 的 Foundation Series。

(1) Quartus II 是 Altera 公司新近推出的 EDA 软件工具,其设计工具完全支持 VHDL 和 Verilog 的设计流程,其内部嵌有 VHDL 和 Verilog 逻辑综合器。第三方的综合工具,如 Leonardo Spectrum、Synplify Pro 和 FPGA Compiler II 有着更好的综合效果,Quartus II 可以直接调用这些第三方工具,因此通常建议使用这些工具来完成 VHDL/Verilog 源程序的综合。同样,Quartus II 具备仿真功能,也支持第三方的仿真工具,如 Modelsim。此外,Quartus II 为 Altera DSP 开发包进行系统模型设计提供了集成综合环境,它与 MATLAB 和 DSP Builder 结合可以进行基于 FPGA 的 DSP 系统开发,是 DSP 硬件系统实现的关键 EDA 工具。Quartus II 还可以与 SOPC Builder 结合,实现 SOPC 系统开发。

(2) MAX+plus II 是 Altera 公司推出的一个使用非常广泛的 EDA 软件工具,支持原理图、VHDL 和 Verilog 语言文本文件,以及以波形与 EDIF 等格式的文件作为设计输入,并支持这些文件的任意混合设计。它具有门级仿真器,可以进行功能仿真和时序仿真,能够产生精确的仿真结果。它界面友好,使用便捷,被誉为业界最易学易用的 EDA 软件,并支持主流的第三方 EDA 工具,支持除 APEX20K 系列之外的所有 Altera 公司的 FPGA/CPLD 大规模逻辑器件。

(3) ispEXPERT: ispEXPERT System 是 ispEXPERT 的主要集成环境。通过它可以进行 VHDL、Verilog 及 ABEL 语言的设计输入、综合、适配、仿真和在系统下载。ispEXPERT System 是目前流行的 EDA 软件中最容易掌握的设计工具之一,它界面友好,功能强大,操作方便,并与第三方 EDA 工具兼容良好。



(4) Foundation Series: 是 Xilinx 公司最新集成开发的 EDA 工具。它采用自动化的、完整的集成设计环境。Foundation 项目管理器集成了 Xilinx 实现工具,并包含强大的 Synopsys FPGA Express 综合系统,是业界最强大的 EDA 设计工具之一。

#### 4. 实验开发系统

提供芯片下载电路及 EDA 实验/开发的外围资源(类似于用于单片机开发的仿真器),供硬件验证用。一般包括:①实验或开发所需的各类基本信号发生模块,包括时钟、脉冲、高低电平等;② FPGA/CPLD 输出信息显示模块,包括数码显示、发光管显示、声响指示等;③监控程序模块,提供“电路重构软配置”;④目标芯片适配座以及上面的 FPGA/CPLD 目标芯片和编程下载电路。

目前从事 EDA 实验开发系统研究的院校有清华大学、北京理工大学、复旦大学、西安电子科技大学、东南大学、杭州电子科技大学等。

#### 5. 印制电路板设计

印制电路板设计是电子设计的一个重要部分,也是电子设备的重要组装部件。它的两个基本作用是进行机械固定和完成电气连接。

早期的印制电路板设计均由人工完成,一般由电路设计人员提供草图,由专业绘图员绘制黑白相图,再进行后期制作。人工设计是十分费事、费力且容易出差错的工作。随着计算机技术的飞速发展,新型器件和集成电路的应用越来越广泛,电路也越来越复杂、越来越精密,使得原来可用手工完成的操作越来越多地依赖于计算机完成。因此,计算机辅助电路设计成为设计制作电路板的必然趋势。

目前已有很多 CAD 软件用来辅助设计,其中最常用的是美国 Altium 公司的 Protel/Altium Designer。

## 1.3 EDA 技术的特点

### 1.3.1 EDA 技术的设计方法

#### 1. 传统的设计方法

传统的设计方法是采用“自底向上”(Bottom-Up)的设计思想,手工设计占了很大的比例。主要有两部分任务:设计分解和构造系统。

##### (1) 设计分解。

- 确定设计目标;
- 功能模块分解;
- 进一步细分,直到可用市面上买到的元器件构建模块为止。

##### (2) 构造系统。

- 用市面上可买到的元器件构建最底层模块;
- 用较低一层模块构造较高一层模块;
- 构造顶层模块;
- 测试验证与分析。

“自底向上”的设计方式大体流程如图 1.1 所示,在“自底向上”的设计过程中必须首先






图 1.1 “自底向上”的设计流程

关注并致力于解决系统最底层硬件的可获得性,以及具体目标器件功能特性方面的诸多技术细节问题,在最后系统构成完成后才能进行系统测试与性能分析。其缺点显而易见:

- (1) 设计依赖于手工和经验;
- (2) 设计依赖于现有的通用元器件;
- (3) 设计后期需要大量的仿真和调试;
- (4) 自上而下设计思想的局限;
- (5) 设计实现周期长,灵活性差,耗时耗力,效率低下。

## 2. EDA 设计方法

EDA 设计方法采用“自顶向下”(Top-Down)的设计思想,这种设计方法首先从系统设计入手,在顶层进行功能模块的划分和结构设计。在功能级进行仿真、纠错,并用硬件描述语言对高层次的系统行为进行描述,然后用综合工具将设计转化为具体门电路网表,其对应的物理实现可以是 PLD 器件或专用集成电路(ASIC)。由于设计的主要仿真和调试过程是在高层上完成的,因此既有利于早期发现结构设计上的错误,避免设计工作的浪费,同时也减少了逻辑功能仿真的工作量,提高设计的一次成功率。自顶向下设计方法的大体流程,如图 1.2 所示。

可见采用自顶向下的设计方法优点非常明显:

(1) 自顶向下设计方法是一种模块化设计方法。对设计的描述从上到下逐步由粗略到详细,符合常规的逻辑思维习惯。由于高层设计同器件无关,设计易于在各种集成电路工艺或可编程器件之间移植。

(2) 适合多个设计者同时进行设计。随着技术的不断进步,许多设计由一个设计者已无法完成,必须经过多个设计者分工协作完成。在这种情况下,应用自顶向下的设计方法便于由多个设计者同时进行设计,对设计任务进行合理分配,用系统工程的方法对设计进行管理。




图 1.2 “自顶向下”设计流程图

### 1.3.2 EDA 技术的开发流程

完整地解利用 EDA 技术进行设计开发的流程对于正确地选择和使用 EDA 软件、优化设计项目、提高设计效率十分有益。一个完整的、典型的 EDA 设计流程既是自顶向下设计方法的具体实施途径,也是 EDA 工具软件本身的组成结构。图 1.3 所示是基于 EDA 软件的 FPGA 开发流程图。下面将分别介绍各设计模块的功能特点。对于目前流行的用于 FPGA 开发的 EDA 软件,图 1.3 的设计流程具有普遍性和一般性。

#### 1. 设计输入

设计输入是将所设计的系统或电路以开发软件要求的某种形式表示出来,并输入 EDA 工具的过程。通常,使用 EDA 工具的设计输入可分为以下两种类型。

- (1) 图形输入。图形输入通常包括原理图输入、状态图输入和波形图输入等方法。