


芯片制造

——半导体工艺制程实用教程

(第六版)

Microchip Fabrication
A Practical Guide to Semiconductor Processing
Sixth Edition



[美] Peter Van Zant 著
韩郑生 译



电子工业出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY

<http://www.phei.com.cn>

国外电子与通信教材系列

芯 片 制 造

——半 导 体 工 艺 制 程 实 用 教 程

(第六版)

Microchip Fabrication
A Practical Guide to Semiconductor Processing
Sixth Edition

[美] Peter Van Zant 著

韩郑生 译

电子工业出版社
Publishing House of Electronics Industry
北京 · BEIJING

内 容 简 介

本书是一本介绍半导体集成电路和器件制造技术的专业书籍，在半导体领域享有很高的声誉。本书的讨论范围包括半导体工艺的每个阶段：从原材料的制备到封装、测试和成品运输，以及传统的和现代的工艺。全书提供了详细的插图和实例，每章包含回顾总结和习题，并辅以丰富的术语表。第六版修订了微芯片制造领域的进展，讨论了用于图形化、掺杂和薄膜步骤的先进工艺和尖端技术，使隐含在复杂的现代半导体制造材料与工艺中的物理、化学和电子的基础信息更易理解。本书的主要特点是避开了复杂的数学问题介绍工艺技术内容，并加入了半导体业界的新成果，可以使读者了解工艺技术发展的趋势。

本书可作为高等院校电子信息等相关专业和职业技术培训的教材，也可作为半导体专业人员的参考书。

Peter Van Zant.

Microchip Fabrication: A Practical Guide to Semiconductor Processing, Sixth Edition.

9780071821018. Copyright © 2014 by McGraw-Hill Education.

All Rights reserved. No part of this publication may be reproduced or transmitted in any form or by any means, electronic or mechanical, including without limitation photocopying, recording, taping, or any database, information or retrieval system, without the prior written permission of the publisher.

This authorized Chinese translation edition is jointly published by McGraw-Hill Education and Publishing House of Electronics Industry. This edition is authorized for sale in China Mainland.

Copyright © 2015 by McGraw-Hill Education and Publishing House of Electronics Industry.

版权所有 未经出版人事先书面许可，对本出版物的任何部分不得以任何方式或途径复制或传播，包括但不限于复印、录制、录音，或通过任何数据库、信息或可检索的系统。

本授权中文简体字翻译版由麦格劳-希尔(亚洲)教育出版公司和电子工业出版社合作出版 此版本经授权仅限在中国大陆销售。

版权 © 2015 由麦格劳-希尔(亚洲)教育出版公司与电子工业出版社所有

本书封面贴有 McGraw-Hill Education 公司防伪标签，无标签者不得销售。

版权贸易合同登记号 图字：01-2014-6044

图书在版编目(CIP)数据

芯片制造：半导体工艺制程实用教程：第6版 / (美) 赞特(Zant, P. V.)著；韩郑生译。

北京：电子工业出版社，2015.1

国外电子与通信教材系列

书名原文：Microchip Fabrication: A Practical Guide to Semiconductor Processing, Sixth Edition

ISBN 978-7-121-24336-3

I. ①芯… II. ①赞… ②韩… III. ①芯片-生产工艺 IV. ①TN430.5

中国版本图书馆 CIP 数据核字(2014)第 211921 号

策划编辑：杨 博

责任编辑：杨 博

印 刷：三河市鑫金马印装有限公司

装 订：三河市鑫金马印装有限公司

出版发行：电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本：787×1092 1/16 印张：24 字数：615 千字

版 次：2004 年 9 月第 1 版(原著第 4 版)

2015 年 1 月第 3 版(原著第 6 版)

印 次：2015 年 1 月第 1 次印刷

定 价：59.00 元

凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系，联系及邮购电话：(010)88254888。

质量投诉请发邮件至 zlts@phei.com.cn，盗版侵权举报请发邮件至 dbqq@phei.com.cn

服务热线：(010)88258888。

译 者 序

2014年6月24日国务院在北京正式发布《国家集成电路产业发展推进纲要》，这是继2000年国务院18号文件《鼓励软件产业和集成电路产业发展若干政策》和2011年国务院4号文件《关于印发进一步鼓励软件产业和集成电路产业发展若干政策的通知》后，国家对集成电路产业支持最重要的政策。这也充分说明电子产品已成为国民经济的支柱产业，半导体集成电路和器件正是这一产业的核心。制造半导体集成电路和器件的技术也是衡量国家科技发展水平的重要标志之一。

本书是一部介绍半导体集成电路和器件的专业书籍。除了讨论从半导体材料制备到最终产品封装、测试的生产技术全过程，还在第15章介绍了制造过程中的经济成本方面的内容。

随着集成电路技术和产品的快速发展，作者Peter Van Zant先生在本书的第六版中新增了产业界的最新成果和进展，在章节顺序方面也做了一些调整。本书的特点是简洁明了和通俗易懂，并在每章后配备了习题，适合作为培训和教学的教材。

书中也有不符合一般写作规范之处，例如未将图和表分别标识，将表全都作为插图处理，甚至公式和化学反应式也一并作为插图，为了尊重原版，在此并未重新整理。

由于译者水平和时间紧促，译文中的错误在所难免，敬请广大读者批评指正。

感谢电子工业出版的马岚老师推荐我做该书翻译工作。感谢我的爱人刘静给予的支持。

韩郑生
中国科学院微电子研究所
2014年于北京

前　　言

本书第一版前言曾提到：“随着半导体产业在经济中变得越来越重要，越来越多的人将加入这个行业。我的目标是使微芯片制造满足他们的需求。”

事实上，半导体产业已经成为一个重要的国际产业部分。半导体材料和设备产业的发展已成为重要的产业部分。本版遵循第一版的目标，服务于晶圆制造工作者的培训需求，包括生产工人、技术人员、材料和设备领域的专业人士或工程师。

第六版保留了在现代半导体工业中复杂的制造材料和工艺方面的物理、化学和电子基础。它已经从 20 世纪 60 年代简单的实验室生产线发展成最先进的工艺流程。不是每个工艺流程都能用文字详细介绍的。本书解释了用于图形化、掺杂和薄膜步骤的流行技术。本书的目的是让读者获得足够的知识，并能够及时了解新的工艺和设备。

感谢 Anne Miller 和 Michael Hynes 博士在半导体业务方面极具价值的投入，以及 Yield 工程系统的创始人及总裁 Bill Moffat，还包括非凡的工艺工程师 Don Keenan 先生。

还要感谢高级编辑 Michael 和其他在麦格劳-希尔 (McGraw-Hill) 公司工作的人员的支持与指导。感谢 Cenveo 出版服务部的经理 Sheena Uprety 和文字编辑 Ragini Pandey 将我的手稿编辑成书。

当然，还要感谢永远支持我的极具耐心的妻子 Mary DeWitt。正是她帮我编辑本书第一版，给了我写作后续每一个版本的勇气，并且本书最新版本也经过了她严谨的审校。

Peter Van Zant

作者简介

Peter Van Zant 有很长的从事半导体行业的履历。他开始在美国纽约州 IBM 的一个研究部门工作，并经由得克萨斯州达拉斯的德州仪器 (TI)，迈向他的硅谷之路。在硅谷，他先后在美国国家半导体 (National Semiconductor) 和单片存储器 (Monolithic Memories) 公司任晶圆制造工艺工程和管理职位。他曾在加利福尼亚州洛杉矶的山麓学院 (Foothill College) 任讲师，讲授半导体课程和针对初始工艺工程师的高级课程。Peter 和他的妻子 Mary DeWitt 后来成立了半导体晶圆制造服务公司，这是个晶圆制造导向的培训和咨询公司。随后，他撰写和出版了本书第一版，McGraw-Hill 出版了后续所有版本。Peter 和 Mary 后来出售了这个公司并搬到内华达 Sierra 山麓，在那里他创立了 Peter Van Zant 联营公司，为产业和法律行业提供咨询服务。Peter 还任过两期内华达州主管，目前正在为 Sierra 保护组织提供咨询。

致　　谢

本书献给我的儿子和他们的家庭：

Patrick 和他的妻子 Cindy King 及我的孙女 Rebecca；Jeffrey，我徒步旅行和冒险的伙伴；Stephen 和他的妻子 Antionetee McKinney，以及我的孙女 Kristina 和孙子 Kyle。

他们是我半导体职业生涯的一部分，从纽约州的 IBM 开始，到得克萨斯州的德州仪器，再到定居硅谷的高科技中心。他们和我共同分享了这个行业的成就，也不得不忍受我由于倒班、到世界各个半导体产业中心出差而缺席的周末。

目 录

| | | | |
|-------------------------------|----|-----------------------------|----|
| 第1章 半导体产业 | 1 | 2.20 化学纯化和清洗 | 28 |
| 1.1 引言 | 1 | 习题 | 29 |
| 1.2 一个产业的诞生 | 1 | 参考文献 | 29 |
| 1.3 固态时代 | 2 | | |
| 1.4 集成电路 | 2 | 第3章 晶体生长与硅晶圆制备 | 30 |
| 1.5 工艺和产品趋势 | 4 | 3.1 引言 | 30 |
| 1.6 半导体产业的构成 | 8 | 3.2 半导体硅制备 | 30 |
| 1.7 生产阶段 | 8 | 3.3 晶体材料 | 31 |
| 1.8 微芯片制造过程发展的 60年 | 10 | 3.4 晶体定向 | 32 |
| 1.9 纳米时代 | 12 | 3.5 晶体生长 | 33 |
| 习题 | 13 | 3.6 晶体和晶圆质量 | 36 |
| 参考文献 | 13 | 3.7 晶圆准备 | 37 |
| 第2章 半导体材料和化学品的特性 | 14 | 3.8 切片 | 38 |
| 2.1 引言 | 14 | 3.9 晶圆刻号 | 38 |
| 2.2 原子结构 | 14 | 3.10 磨片 | 39 |
| 2.3 元素周期表 | 15 | 3.11 化学机械抛光 | 39 |
| 2.4 电传导 | 17 | 3.12 背面处理 | 40 |
| 2.5 绝缘体和电容器 | 17 | 3.13 双面抛光 | 40 |
| 2.6 本征半导体 | 18 | 3.14 边缘倒角和抛光 | 40 |
| 2.7 掺杂半导体 | 18 | 3.15 晶圆评估 | 40 |
| 2.8 电子和空穴传导 | 20 | 3.16 氧化 | 41 |
| 2.9 半导体生产材料 | 21 | 3.17 包装 | 41 |
| 2.10 半导体化合物 | 22 | 3.18 工程化晶圆(衬底) | 41 |
| 2.11 铋化硅 | 23 | 习题 | 41 |
| 2.12 衬底工程 | 23 | 参考文献 | 42 |
| 2.13 铁电材料 | 23 | | |
| 2.14 金刚石半导体 | 23 | | |
| 2.15 工艺化学品 | 24 | | |
| 2.16 物质的状态 | 25 | | |
| 2.17 物质的性质 | 25 | | |
| 2.18 压力和真空 | 26 | | |
| 2.19 酸、碱和溶剂 | 27 | | |

| | | | |
|-------------------------------------|------------|-------------------------------------|------------|
| 4.8 晶圆中测 | 54 | 8.6 光刻胶的物理属性 | 128 |
| 4.9 集成电路的封装 | 54 | 8.7 光刻工艺：从表面准备到 曝光 | 130 |
| 4.10 小结 | 55 | 8.8 表面准备 | 130 |
| 习题 | 55 | 8.9 涂光刻胶(旋转式) | 132 |
| 参考文献 | 55 | 8.10 软烘培 | 136 |
| 第5章 污染控制 | 56 | 8.11 对准和曝光 | 139 |
| 5.1 引言 | 56 | 8.12 先进的光刻 | 145 |
| 5.2 污染源 | 59 | 习题 | 145 |
| 5.3 净化间的建设 | 64 | 参考文献 | 145 |
| 5.4 净化间的物质与供给 | 73 | | |
| 5.5 净化间的维护 | 73 | | |
| 5.6 晶片表面清洗 | 74 | | |
| 习题 | 83 | | |
| 参考文献 | 83 | | |
| 第6章 生产能力和工艺良品率 | 85 | | |
| 6.1 引言 | 85 | | |
| 6.2 良品率测量点 | 85 | | |
| 6.3 累积晶圆生产良品率 | 86 | | |
| 6.4 晶圆生产良品率的制约因素 | 87 | | |
| 6.5 封装和最终测试良品率 | 95 | | |
| 6.6 整体工艺良品率 | 95 | | |
| 习题 | 96 | | |
| 参考文献 | 97 | | |
| 第7章 氧化 | 98 | | |
| 7.1 引言 | 98 | | |
| 7.2 二氧化硅层的用途 | 98 | | |
| 7.3 热氧化机制 | 100 | | |
| 7.4 氧化工艺 | 114 | | |
| 7.5 氧化后评估 | 115 | | |
| 习题 | 116 | | |
| 参考文献 | 116 | | |
| 第8章 十步图形化工艺流程——从表面 制备到曝光 | 118 | | |
| 8.1 引言 | 118 | | |
| 8.2 光刻工艺概述 | 119 | | |
| 8.3 光刻十步法工艺过程 | 121 | | |
| 8.4 基本的光刻胶化学 | 122 | | |
| 8.5 光刻胶性能的要素 | 123 | | |
| | | 第9章 十步图形化工艺流程——从显影 到最终检验 | 147 |
| | | 9.1 引言 | 147 |
| | | 9.2 硬烘培 | 151 |
| | | 9.3 刻蚀 | 154 |
| | | 9.4 湿法刻蚀 | 154 |
| | | 9.5 干法刻蚀 | 158 |
| | | 9.6 干法刻蚀中光刻胶的影响 | 162 |
| | | 9.7 光刻胶的去除 | 162 |
| | | 9.8 去胶的新挑战 | 165 |
| | | 9.9 最终目检 | 165 |
| | | 9.10 掩模版的制作 | 165 |
| | | 9.11 小结 | 167 |
| | | 习题 | 167 |
| | | 参考文献 | 168 |
| | | | |
| | | 第10章 下一代光刻技术 | 170 |
| | | 10.1 引言 | 170 |
| | | 10.2 下一代光刻工艺的挑战 | 170 |
| | | 10.3 其他曝光问题 | 175 |
| | | 10.4 其他解决方案及其挑战 | 178 |
| | | 10.5 晶圆表面问题 | 180 |
| | | 10.6 防反射涂层 | 181 |
| | | 10.7 高级光刻胶工艺 | 183 |
| | | 10.8 改进刻蚀工艺 | 193 |
| | | 10.9 自对准结构 | 193 |
| | | 10.10 刻蚀轮廓控制 | 194 |
| | | 习题 | 194 |
| | | 参考文献 | 195 |

| | | | | | |
|---------------|------------------|-----|---------------|-----------------|-----|
| 第 11 章 | 掺杂 | 197 | 第 13 章 | 金属化 | 241 |
| 11.1 | 引言 | 197 | 13.1 | 引言 | 241 |
| 11.2 | 扩散的概念 | 197 | 13.2 | 淀积方法 | 241 |
| 11.3 | 扩散形成的掺杂区和结 | 198 | 13.3 | 单层金属 | 241 |
| 11.4 | 扩散工艺的步骤 | 200 | 13.4 | 多层金属设计 | 242 |
| 11.5 | 淀积 | 200 | 13.5 | 导体材料 | 244 |
| 11.6 | 推进氧化 | 203 | 13.6 | 金属塞 | 246 |
| 11.7 | 离子注入简介 | 205 | 13.7 | 溅射淀积 | 246 |
| 11.8 | 离子注入的概念 | 205 | 13.8 | 电化学镀膜 | 252 |
| 11.9 | 离子注入系统 | 206 | 13.9 | 化学机械工艺 | 253 |
| 11.10 | 离子注入区域的杂质浓度 | 211 | 13.10 | CVD 金属淀积 | 253 |
| 11.11 | 离子注入层的评估 | 213 | 13.11 | 金属薄膜的用途 | 254 |
| 11.12 | 离子注入的应用 | 214 | 13.12 | 真空系统 | 254 |
| 11.13 | 掺杂前景展望 | 215 | 习题 | | 256 |
| 习题 | | 215 | 参考文献 | | 256 |
| 参考文献 | | 215 | | | |
| 第 12 章 | 薄膜淀积 | 217 | 第 14 章 | 工艺和器件的评估 | 257 |
| 12.1 | 引言 | 217 | 14.1 | 引言 | 257 |
| 12.2 | 化学气相淀积基础 | 220 | 14.2 | 晶圆的电特性测量 | 257 |
| 12.3 | CVD 的工艺步骤 | 222 | 14.3 | 工艺和器件评估 | 259 |
| 12.4 | CVD 系统分类 | 222 | 14.4 | 物理测试方法 | 260 |
| 12.5 | 常压 CVD 系统 | 222 | 14.5 | 层厚的测量 | 261 |
| 12.6 | 低压化学气相淀积 (LPCVD) | 224 | 14.6 | 栅氧化层完整性电学测量 | 264 |
| 12.7 | 原子层淀积 | 227 | 14.7 | 结深 | 265 |
| 12.8 | 气相外延 | 228 | 14.8 | 污染物和缺陷检测 | 268 |
| 12.9 | 分子束外延 | 229 | 14.9 | 总体表面特征 | 274 |
| 12.10 | 金属有机物 CVD | 230 | 14.10 | 污染认定 | 275 |
| 12.11 | 淀积膜 | 231 | 14.11 | 器件电学测量 | 277 |
| 12.12 | 淀积的半导体膜 | 231 | 习题 | | 282 |
| 12.13 | 外延硅 | 231 | 参考文献 | | 283 |
| 12.14 | 多晶硅和非晶硅淀积 | 235 | | | |
| 12.15 | SOS 和 SOI | 236 | | | |
| 12.16 | 在硅上生长砷化镓 | 236 | | | |
| 12.17 | 绝缘体和绝缘介质 | 237 | | | |
| 12.18 | 导体 | 239 | | | |
| 习题 | | 239 | | | |
| 参考文献 | | 239 | | | |

| | | | |
|---------------|---------------------|---------|-----|
| 15.8 | 质量控制和 ISO 9000 认证 | 300 | |
| 15.9 | 生产线组织架构 | 301 | |
| | 习题 | 302 | |
| | 参考文献 | 302 | |
| 第 16 章 | 形成器件和集成电路的介绍 | | |
| 16.1 | 引言 | 303 | |
| 16.2 | 半导体器件的形成 | 303 | |
| 16.3 | 可替换 MOSFET 按比例缩小的挑战 | 313 | |
| 16.4 | 集成电路的形成 | 315 | |
| 16.5 | Bi-MOS | 322 | |
| 16.6 | 超导体 | 322 | |
| | 习题 | 325 | |
| | 参考文献 | 325 | |
| 第 17 章 | 集成电路的介绍 | 326 | |
| 17.1 | 引言 | 326 | |
| | 17.2 | 电路基础 | 326 |
| | 17.3 | 集成电路的类型 | 328 |
| | 17.4 | 下一代产品 | 334 |
| | 习题 | 336 | |
| | 参考文献 | 336 | |
| 第 18 章 | 封装 | 337 | |
| 18.1 | 引言 | 337 | |
| 18.2 | 芯片的特性 | 338 | |
| 18.3 | 封装功能和设计 | 339 | |
| 18.4 | 引线键合工艺 | 342 | |
| 18.5 | 凸点或焊球工艺示例 | 349 | |
| 18.6 | 封装设计 | 355 | |
| 18.7 | 封装类型和技术小结 | 361 | |
| | 习题 | 362 | |
| | 参考文献 | 362 | |
| | 术语表 | 363 | |

第1章 半导体产业

1.1 引言

本章通过历史产品的描述和工艺发展，以及半导体上升为世界主要产业来介绍半导体产业。并将按照主流产品类型介绍主要生产阶段(从材料准备到封装生产)和解释晶体管结构与集成度水平。表征产业的产品和工艺发展趋势。

随着产业从小规模实验室生产到巨型自动化工厂转变，产业驱动和经济改变了。大量特种材料和设备业已经开发出来以支撑芯片制造。全球半导体是一个 3000 亿美元的产业，并且它已回馈 1.2 万亿美元到全球电子系统产业。进一步讲，纳米技术和世界范围消费市场的爆发正在以伸展的方式塑造半导体产业的未来^[1]。晶圆制造已经产生年销售约 600 亿美元的设备产业(代表性的销售每个晶圆的 15% ~ 20%)

1.2 一个产业的诞生

电子工业始于由李·德弗雷斯特(Lee DeForest)在 1906 年发现的真空三极管^[2]。真空三极管使得收音机、电视机和其他消费类电子产品得以存在。它也是世界上第一台电子计算机的大脑，这台称为电子数字集成器和计算器(ENIAC)的计算机于 1947 年在宾西法尼亚的摩尔工程学院进行首次演示。

这台电子计算机和现代计算机大相径庭。它占据约 1500 平方英尺^①的面积，质量达 30 吨，工作时产生大量的热，并需要一个小型发电站来供电，开销为 1940 年时的 400 000 美元。ENIAC 的制造用了 19 000 个真空管和数千个电阻器及电容器(见图 1.1)。

真空管有 3 个部件，由一个栅极和两个被栅极分开的电极在玻璃密封的空间中构成(见图 1.2)。密封空间内部为真空，以防止部件烧毁并易于电子的自由移动。

| | |
|------------|-----------|
| 尺寸(英尺) | 30 × 50 |
| 质量(吨) | 30 |
| 真空管数 | 18 000 |
| 电阻器数 | 70 000 |
| 电容器数 | 10 000 |
| 开关数 | 6000 |
| 功耗(W) | 150 000 |
| 成本(1940 年) | \$400 000 |




图 1.2 真空管

图 1.1 ENIAC 的统计数据(源自：计算机技术基础，J. G. Giarratano , Howard W. Sams&Co., Indianapolis , 1983)

真空管有两个重要的电子功能，开关(switching)和放大(amplification)。开关是指电子器

(1) 1 英尺 = 0.3048 m, 1 平方英尺 = 0.0929 m²——译者注。

件可接通和切断电流；放大则较为复杂，它是指电子器件可以把接收到的小信号(或电流)放大，并保持信号原有特征的功能。

真空管有一系列的缺点。如体积大，连接处易于变松导致真空泄漏、易碎、要求相对较多的电能来运行，并且元件老化很快。ENIAC 和其他基于真空管的计算机的主要缺点是由于真空管易烧毁而导致运行时间有限。然而，早期人们并未意识到计算机的潜力。1943 年，国际商业机器(IBM)公司的董事会主席，托马斯·沃森(Thomas Watson)大胆预言“我认为世界范围可能有 5 台计算机的市场”。

这些问题成为许多实验室寻找真空管替代品的动力，这一努力在 1947 年 12 月 23 日得以实现。贝尔实验室的三位科学家演示了由半导体材料锗制成的电子放大器件(见图 1.3)。

这种器件不但有真空管的功能，而且为固态(无真空)，且具有体积小、质量轻、耗电低并且寿命长的优点，起初命名为“传输电阻器”(transfer resistor)，而后很快更名为晶体管(transistor)。

John Bardeen、Walter Brattin 和 William Shockley 这三位科学家因这一发明而获得 1956 年的诺贝尔物理奖。




图 1.3 第一个晶体管

1.3 固态时代

第一个晶体管和今天的高密度集成电路相去甚远，但它和它的许多著名“后裔”赋予了固态电子时代的诞生。除晶体管之外，固态技术还用于制造二极管、电阻器和电容器。二极管为两个部件的器件，在电路中起到开关的作用；电阻器是单元件的器件，承担限制电流的作用；电容器为两个元件的器件，在电路中起储存电荷的作用，在有些电路中应用这种技术制造保险丝。有关这些概念和器件工作原理的解释可参阅第 14 章。

这些每个芯片中只含有一个元件的器件称为分立器件(见图 1.4)。大多数分立(discrete)器件在功能和制造上比集成电路的要求少。大体上，分立器件不被认为是尖端产品，然而它们却用于最精密复杂的电子系统中。在 1998 年它们的销售额占全部半导体器件销售额的 12%^[3]。20 世纪 50 年代，早期半导体工业进入了一个非常活跃的时期，为晶体管收音机和晶体管计算机提供器件。



图 1.4 固态分立器件

1.4 集成电路

分立器件的统治地位在 1959 年走到了尽头。那一年，在德州仪器公司工作的青年工程师 Jack Kilby 在一块锗半导体材料上制成了一个完整的电路。他的发明由几个晶体管、二极管、电容器和利用锗芯片天然电阻的电阻器组成。这一发明就是集成电路(integrated circuit)，这是第一次成功地在一块半导体基材上做出了完整的电路。

Kilby 的电路并不是现今所普遍应用的形式，它是经 Robert Noyce，然后最终在 Fairchild Camera 公司完成的。图 1.5 是 Kilby 的电路，我们可看到器件是用单独的线连接起来的。

早些时候在 Fairchild Camera 的 Jean Horni 就已经开发出一种在芯片表面上形成电子结来制作晶体管的平面制作工艺（见图 1.6）。平面形式利用了硅易于形成氧化硅并且为非导体（电绝缘体）的优点。Horni 的晶体管使用了铝蒸气镀膜并使之形成适当的形状来做器件的连线，这种技术称为平面技术（planar technology）。Noyce 应用这种技术把预先在硅表面上形成的分立器件连接起来（见图 1.7）。




图 1.5 Kilby 笔记本中记载的集成电路




图 1.6 Horni“滴状形”晶体管

NOYCE PATENT U.S. PATENT No. 2,981,877




FIG. 3




FIG. 4




FIG. 5

INVENTOR
ROBERT N. NOYCE
BY Leggatt & Teller
ATTORNEYS

图 1.7 Noyce 的集成电路专利（经 Semiconductor Reliability News, June 2003 允许）

Noyce 的集成电路成为所有集成电路的模式，这种技术不仅符合那个时代的需要，而且也是微型化和仍在推动工业发展的生产有效成本制造业的根源。Kilby 和 Noyce 共同享有集成电路的专利。

1.5 工艺和产品趋势

从 1947 年开始，半导体产业就已经呈现出在新工艺和工艺提高上的持续发展。工艺的提高导致了具有更高集成度和可靠性的集成电路的产生，从而推动了电子工业的革命。这些工艺的改进归为两大类：工艺和结构。工艺的改进(improvement)是指以更小尺寸来制造器件和电路，并使之具有更高密度、更多数量和更高的可靠性。结构的改进是指新器件设计上的发明使电路的性能更好，实现更佳的能耗控制和更高的可靠性。

集成电路中器件的尺寸和数量是集成电路发展的两个共同标志。器件的尺寸是以设计中的最小尺寸来表示的，称为特征图形尺寸(feature size)，通常用微米(μm)和纳米(nm)来表示。 $1 \mu\text{m}$ 是 $1/1\,000\,000 \text{ m}$ 或约为人头发直径的 $1/100$ 。 1 nm 是 $1/1\,000\,000\,000 \text{ m}$ 。半导体器件一个更专业的标志是栅条宽度(gate width)。晶体管由三部分构成，一部分是允许电流流过的通路。在当今的技术中，最流行的晶体管是金属氧化物-半导体场效应晶体管(MOSFET)结构(见第 16 章)，其控制部分被称为栅(gate)。通过生产更小和更快的晶体管及更高密度的电路，更小的栅条宽度推动着产业发展。目前，产业界正推向 5 nm 的栅条宽度，根据国际半导体技术路线图(ITRS)，在 2016 年左右将达到 5 nm 的尺寸^[4]。

1.5.1 摩尔定律

英特尔公司的创始人之一戈登·摩尔(Gordon Moore)在 1965 年预言在芯片的晶体管数量会每年翻一番，这个预言被称为摩尔定律。此后，他更新该定律为每两年翻一番。业界观察家们已经使用这个定律来预测未来芯片上的密度。多年来，它已被证明十分准确，并推动了技术的进步。如果保持下去，每个芯片上的晶体管数可能达到数十亿个(见图 1.8)。它是由半导体产业协会(SIA)开发的国际半导体技术路线图(ITRS)的基础。




图 1.8 摩尔定律(源自：Moore's Law Meets its Match, IEEE Spectrum, June 2006.)

有人猜测，芯片密度可能超过摩尔定律的预测。佐治亚理工学院的微系统封装的研究指出，从2004年每平方厘米约50个元器件，到2020年元器件的密度会攀升到每平方厘米一百万个^[5]。

在一个芯片中元器件的密度确实遵循摩尔定律持续增加。还有一个问题，这个行业现在已经适应摩尔定律作为未来芯片的密度和性能提高的推动者(目标)。这些目标被加入到半导体国际技术路线图最新的2011版本中。

集成度水平表示电路的密度，也就是电路中器件的数量。集成度水平(integration level)(见图1.9)的范围从小规模集成(SSI)到甚大规模集成电路(ULSI)，ULSI集成电路有时称为极大集成电路(VVLSI)，大众刊物上称最新的产品为百万芯片(megachip)。除集成规模外，存储器电路还由其存储比特的数量来衡量(一个4 MB的存储器可存储400万比特)，逻辑电路的规模经常用门的数量来评价。门电路是逻辑电路中基本的功能单元。

| 集成度等级 | 缩写 | 每个芯片上的器件数 |
|-------|------|---------------------|
| 小规模 | SSI | 2~50 |
| 中规模 | MSI | 50~5000 |
| 大规模 | LSI | 5000~10 000 |
| 超大规模 | VLSI | 超过100 000~1 000 000 |
| 甚大规模 | ULSI | >1 000 000 |

图1.9 集成电路集成度表

1.5.2 特征图形尺寸的减小

从小规模集成电路发展到今天的百万芯片，其中单个元件特征图形尺寸的减小起了重要的推动作用。这得益于被称为光刻的图形化工艺和多层连线技术的极大提高。半导体工业协会(SIA)已经预计到2016年^[6]特征尺寸减小到5 nm(0.005 μm)。能在芯片上制造出更小器件的能力得益于将它们做得更紧密，以进一步增加密度(见图1.10)。




图1.10 Intel特征尺寸预测

我们可以用一个家庭住宅区的布局做个比喻来解释这个发展趋势。住宅区的密度取决于房屋大小、占地面积和街道宽度。如果要居住更多的人口，可以增加住宅区的面积(增加芯片区域)，另一种可能则是减小单个房屋的尺寸并使它们占地较小。我们也可以用减小街道大小的办法来增加密度，然而，到一定程度时街道就不能再被减小了，或是就不够汽车通行的宽度了，而要保持房屋的可居住性，房屋也不能无限制地减小，此时一个办法就是用公寓楼来取代单个房屋。所有的这些办法都应用在了半导体技术中。

特征尺寸的减小和电路密度的增大带来了很多益处。在电路的性能方面是电路速度的提

高, 传输距离的缩短, 以及单个器件所占空间的减小使得信息通过芯片时所用的时间缩短, 这种更快的性能使那些曾经等待计算机来完成一个简单工作的人获益匪浅。电路密度的提高还使芯片或电路耗电量更小, 要小型电站来维持运行的 ENIAC 已经被靠使用电池、功能强大的便携式计算机所取代。

1.5.3 芯片和晶圆尺寸的增大

芯片密度从小规模集成电路(SSI)发展到甚大规模集成电路(ULSI)的进步推动了更大尺寸芯片的开发。分立器件和 SSI 芯片边长平均约为 100 mil(0.1 英寸), 而 ULSI 芯片每边长是 500~1000 mil(0.5~1.0 英寸)。集成电路是在称为晶圆(wafer)的薄硅片(或其他半导体材料薄片, 见第 2 章)上制造而成的。在圆形的晶圆上制造方形或长方形的芯片导致在晶圆的边缘处剩余一些不可使用的区域(见图 6.6), 当芯片的尺寸增大时这些不可使用的区域也随之增大(见图 1.11)。为了弥补这种损失, 半导体业界采用了更大尺寸的晶圆。随着芯片的尺寸增大, 1960 年时的 1 英寸直径的晶圆已经被 200 mm 和 300 mm(8 英寸和 12 英寸)的晶圆所取代。因为圆面积随着其半径平方的增加而增大, 生产效率也增加了。因此, 从 6 英寸到 12 英寸, 晶圆直径翻倍, 制造芯片可使用的面积增大 4 倍。




图 1.11 晶圆尺寸发展史(经 Future Fab International 允许)

预计引进 450 mm(18 英寸)直径的晶圆年份是 2012 年。尽管又一次推迟, 450 mm 晶圆变得可用, 英特尔(Intel)、台积电(TSMC)和三星(Samsung)宣布计划建立新的晶圆制造工厂(fab)。成本已经成为更大的晶圆加工的一个主要障碍。一般来说, 在技术层面上是不可能简单地扩大到 300 mm 生产线的。因此, 新的工厂设施是必要的, 但不是在设备供应商的设计、测试和建立可扩展能力的工艺设备之前。这些投入是昂贵和费时的。但是, 更高效的生产、良品率和先进的电路调节的真正结果已经驱动产业在不断进步^[7]。费用因素也导致了保留较小直径的晶圆生产线。对于已建立的已经长期折旧的老产品线, 几乎没有要移到更大晶圆上的经济诱因。事实上, 150 mm(5.9 in 又名 6 英寸)晶圆, 以及 200 mm 晶圆仍在使用。

1.5.4 缺陷密度的减小

随着特征图形尺寸的减小, 在制造工艺中减小缺陷密度和缺陷尺寸的需求就变得十分关键了。在尺寸为 100 μm 的晶体管上有一个 1 μm 的灰尘可能不是问题, 但对于一个 1 μm 的晶体管来说 1 μm 的灰尘会是一个导致元件失效的致命缺陷(见图 1.12)。污染控制措施已经成为成功的微芯片制造厂一个必备的条件(见第 5 章)。

1.5.5 内部连线水平的提高

元件密度的增加带来了连线问题。在住宅区的比喻中，用来增加密度的策略之一是减小街道的宽度，但是到一定的程度时街道对于汽车的通行来说就太窄了。同样的事情也会发生在集成电路设计中，元件密度的增加和紧密封装减小了连线所需的空间。解决方案是在元件形成的表面上使用多层绝缘层（见图 1.13）和导电层相互叠加的多层连线（见第 13 章）。

平坦化是在基片的有源晶体管和其他组件中形成的（通常是硅）。在 2011 年，英特尔公司宣布了具有源晶体管的栅极堆叠在晶圆上的一个新的三维（3D）器件（见图 1.14）^[8]。该器件被称为三栅晶体管。通过增加栅极的表面积，该器件的性能得以增强（见第 16 章）。




图 1.12 微粒和晶圆的相对尺寸




图 1.13 经过平坦化工艺具有两种金属的 VLSI 典型结构的截面图，它显示了
经过平坦化工艺后通孔深度的范围（经 Solid State Technology 允许）




图 1.14 随着英特尔重新使用的微芯片三栅晶体管变成 3D 器件

1.5.6 半导体产业协会的发展蓝图

主要的集成电路参数是相互关联的。摩尔定律预言了未来元件的密度，由此引发了集成度水平（元件密度）、芯片尺寸、缺陷密度（尺寸）和所要求的内部连线数量水平的计算。半导体产业协会和伙伴已将这些列入未来半导体国际技术路线图（International Technology Roadmap of Semiconductors），覆盖这些和其他关键器件以及生产参数。除了预测的元器件、工艺和晶圆参数，它确定需要支持先进的元器件相伴的材料和设备未来的性能标准。

1.5.7 芯片成本

也许工艺和产品提高所带来的最大影响就是芯片的成本。对于任何成熟的产品这种减少都有代表性。价格开始时高，但随着技术的成熟和制造效率的提高，价格会下降并最终达到稳定。虽然芯片的性能提高了，但价格却在持续下降。影响芯片成本的因素将会在第 15 章讨论。

成本降低和性能提高这两个因素推动了固态电子在产品中的使用。到 20 世纪 90 年代时，一辆汽车所有的计算能力已经超过了第一台月球太空探测器，个人计算机更是令人鼓舞。今天，中等价位的台式机便有 IBM 在 1970 年制造的大型机的计算能力。图 1.15 说明了芯片的主要工业用途。

| 年/系统 | 消费类 | 汽车 | 计算机 | 工业 | 商业 | 政府/军用 |
|--------------|--------|-------|--------|-------|--------|-------|
| 2010 | 29% | 1.70% | 34.20% | 4.90% | 29.90% | 0.20% |
| 2016 (预测) | 14.40% | 3.20% | 43.10% | 3.70% | 35.40% | 0.20% |

图 1.15 使用闪存的系统(引自 IC Insights 的市场驱动力 2013 年的产品和服务, Scottsdale, AZ)

在 20 世纪 90 年代中期半导体产业的历史是持续发展和在世界占主导的新兴产业。在这十年里，半导体行业成为全国领先的增值产业，超越汽车产业。

1.6 半导体产业的构成

电子工业可分为两个主要部分：半导体和系统(或产品)。半导体部分包括材料供应商、电路设计、芯片制造商和半导体工业设备及化学品供应商。系统部分包括设计和生产众多基于半导体器件的、涉及从消费类电子产品到太空飞船。电子工业还涵盖了印制电路板制造商。

半导体产业由两个主要部分组成。一部分是制造半导体固态器件和电路的企业，生产过程称为晶圆制造(wafer fabrication)。在这个行业中有三种类型的芯片供应商，一种是集设计、制造、封装和市场销售为一体的公司，称为集成器件制造商(IDM)；一种是为其他芯片供应商制造电路芯片，称为代工厂(Foundry)；还有一种是做设计和晶圆市场的公司，它们从晶圆工厂购买芯片，称为无加工厂公司(Fabless)。以产品为终端市场的经销商和为内部使用的生产商都生产芯片。以产品为终端市场的生产商制造并在市场上销售芯片，以产品为内部使用的生产商的终端产品为计算机、通信产品等，生产的芯片用于它们自己的终端产品，其中一些企业也向市场销售芯片。还有一些生产专业的芯片供内部使用，并在市场上购买其他芯片。20 世纪 80 年代，在以产品供内部使用的生产商中进行的芯片制造的比例有上升的趋势。

1.7 生产阶段

固态器件的制造有以下 5 个不同的阶段(见图 1.16)。

1. 材料准备
2. 晶体生长和晶圆准备
3. 晶圆制造和分选