

Lattice可编程器件 测试技术

吴丹 石坚 周红◎著



西北工业大学出版社

Lattice 可编程器件 测试技术

吴 丹 石 坚 周 红 著

西北工业大学出版社

【内容简介】 本书从工程实际应用出发,对 Lattice 可编程器件自动编程与测试的关键技术进行了分析和讨论。主要包括针对可编程单元测试的编程资源测试技术、基于可测性设计的逻辑资源测试技术、针对逻辑电路测试向量生成的功能测试生成算法、保证测试向量和测试程序开发效率和质量的可编程器件测试技术规范、研究结论及结果分析等。

本书可供相关工程技术人员、科研人员参考,也可作为高等学校有关专业教材或教学参考书。

图书在版编目 (CIP) 数据

Lattice 可编程器件测试技术/吴丹,石坚,周红著. —西安:西北工业大学出版社,2015.1

ISBN 978-7-5612-4253-7

I. ①L… II. ①吴… ②石… ③周… III. ①可编程序逻辑器件—测试技术 IV. ①TP332.1

中国版本图书馆 CIP 数据核字(2015)第 008732 号

出版发行:西北工业大学出版社

通信地址:西安市友谊西路 127 号 邮编 710072

电 话:(029)88493844 88491757

网 址:www.nwpup.com

印 刷 者:陕西丰源印务有限公司

开 本:727 mm×960 mm 1/16

印 张:3.5

字 数:39 千字

版 次:2015 年 1 月第 1 版 2015 年 1 月第 1 次印刷

定 价:30.00 元

前 言

可编程器件是一种由用户编程实现某种逻辑功能的器件,Lattice公司的在系统可编程技术(isp)给电子产品的设计、调试、生产、维护、升级、更新以及系统的可测性都带来了极大的灵活性和深刻的变化,同时也给该类器件的测试带来了前所未有的困难和挑战。

本书是笔者在多年科研工作的基础上,结合有关科研成果整理撰写而成的。本书从工程的实际应用出发,全面、系统地介绍了 Lattice 可编程器件自动编程与测试的关键技术,主要以 ispLSI 系列可编程器件为例进行研究试验,其他类型的可编程器件测试也可参考应用。

全书共分 6 章:第 1 章主要介绍 Lattice 可编程器件测试技术的研究现状;第 2 章主要介绍针对可编程单元测试的编程资源测试技术;第 3 章主要介绍基于可测性设计的逻辑资源测试技术;第 4 章主要介绍针对逻辑电路测试向量生成的“功能测试生成算法”;第 5 章主要介绍保证测试向量和测试程序开发效率和质量的《可编程器件测试技术规范》;第 6 章主要介绍研究结论并进行结果分析。

本书由吴丹、石坚、周红撰写,韩红星、夏强民参加了主要内容的撰写,并参加了本项目研究的各类试验、测试以及数据收集、整理等。在此表示诚挚的谢意。

由于水平有限,书中一定存在不少缺点和错误,恳请读者批评指正。

著 者

2014 年 11 月

目 录

第 1 章 绪论	1
1.1 研究背景	1
1.2 研究概况	2
1.2.1 GAL 编程与测试	2
1.2.2 ispLSI 编程与测试	3
1.2.3 自动测试生成	4
1.2.4 自动测试向量生成	5
1.2.5 自动测试程序生成	5
1.2.6 测试向量仿真	6
1.3 研究内容	7
1.3.1 在系统可编程技术、机理	7
1.3.2 边界扫描测试技术	8
1.3.3 编程功能测试方法	8
1.3.4 逻辑资源测试方法	9
1.3.5 测试图形开发技术	10
1.3.6 测试程序设计技术规范	10
第 2 章 编程资源测试技术	11
2.1 ispLSI 器件特性	11
2.2 ispLSI 器件测试的特殊性	12
2.3 编程资源测试解决方案	13

2.3.1	E ² CMOS 单元和编程通路测试	14
2.3.2	I/O 单元和 GLB, ORP 的测试	15
2.4	实现方法	16
2.4.1	辅助硬件设计	16
2.4.2	测试程序设计	18
2.5	小结	21
第 3 章	逻辑资源测试技术	23
3.1	逻辑资源模型	23
3.2	可测性设计	24
3.3	测试电路设计	25
3.4	逻辑资源测试方法	27
3.4.1	功能测试	27
3.4.2	直流测试	27
3.4.3	时延测试	27
3.5	小结	29
第 4 章	功能测试生成算法	30
4.1	测试生成方法	30
4.2	针群的概念	31
4.2.1	针群中的关系	31
4.2.2	针群中的运算及其优化	32
4.3	功能测试模型	32
4.3.1	电路的操作	32
4.3.2	功能描述方法	33
4.3.3	算法描述	34


4.4 硬件仿真技术	35
4.4.1 “金器件”的概念	35
4.4.2 硬件仿真原理	35
4.5 测试序列	37
4.5.1 测试序列的组成	37
4.5.2 功能测试序列产生规范	37
4.5.3 仿真序列与测试序列的一致性	38
4.5.4 故障词典的设计	38
4.6 小结	38
第5章 可编程器件测试技术规范	39
5.1 范围	39
5.2 引用标准	39
5.3 定义	40
5.4 设计依据	40
5.5 设计准则	41
5.6 设计内容	41
5.7 设计步骤	42
5.8 设计方法	43
5.9 设计验证项目与要求	46
5.10 文档要求	46
5.11 小结	47
第6章 研究结果分析与结论	48

第 1 章 绪 论

1.1 研究背景

可编程逻辑器件(Programmable Logic Device,PLD)是一种由用户编程实现某种逻辑功能的逻辑器件,诞生于 20 世纪 70 年代。PLD 自问世以来,经历了从 PROM,PLA,PAL,GAL 等低密度 PLD 到 CPLD,ispLSI,FPGA 等高密度 PLD 的发展过程。在此期间,PLD 的集成度、速度不断提高,功能不断增强,结构趋于更合理,使用变得更灵活、方便。PLD 的出现,打破了由中小规模通用型集成电路和大规模专用集成电路垄断天下的局面。与中小规模通用集成电路相比,用 PLD 实现数字系统具有集成度高、速度快、功耗小、可靠性高等优点;与大规模专用集成电路相比,用 PLD 实现数字系统具有研制周期短、先期投资少、无风险、修改逻辑设计方便、小批量生产成本低等优势。

自从世界上第一片 GAL 芯片在美国 Lattice 公司诞生以来,可编程逻辑器件的应用取得了日新月异的发展。特别是 Lattice 公司在 1991 年发明并率先推出了在系统可编程技术(isp),开拓了新一代在系统可编程逻辑器件,给电子产品的设计和生带来了革命性的变化。GAL 系列器件可以通过编程器对其进行反复编



程;而ispLSI系列器件则可以在器件装配到产品上去之后,通过下载电缆与计算机相连反复进行编程。Lattice 可编程器件的特点给电子产品的设计、调试、生产、维护、升级、更新以及系统的可测性都带来了极大的灵活性和深刻的变化。

在系统可编程技术的出现给电子系统研制带来了一场革命。同时,如何利用集成电路测试系统遍历和验证全部编程资源?如何测试结构非固定的、连接非确定的、编程次数有限的全部逻辑资源?如何确认可编程功能的正确性?如何判定器件编程与设计的一致性?如何对可编程器件构造的 ASIC 电路进行特性分析?给该类器件的测试带来了前所未有的困难和挑战。

本书的目的是研究基于集成电路测试系统的在系统可编程器件测试技术和方法,实现器件逻辑功能和交、直流参数测试。

1.2 研究概况

1.2.1 GAL 编程与测试

与 ispLSI 系列器件相比,GAL 器件在规模、功能结构、编程方法等方面都较为简单。采用结构控制字的编程单元验证法实现可编程功能测试。

以 GAL 系列中的 GAL16V8 为例,其基本组成为:①16 个具有互补输出的缓冲器,其中 8 个是输出缓冲器,另 8 个是从输出逻辑宏单元反馈到输入阵列的缓冲器;②8 个三态输出缓冲器,它们由同一控制端 OE 使能;③8 个输出逻辑宏单元 OLMC;④可编程与阵由 32 列、64 行共 2048 个编程单元,以及时钟、电源和地构成。

8 个输出逻辑宏单元 OLMC 内部结构完全相同,均由 8 个输

出或门、异或门、D 触发器和 4 个数据选择器组成。通过设置结构控制字使 OLMC 配置成不同组态,可以设置为组合输出,也可以设置为寄存器输出;可以高电平有效,也可以低电平有效;可以使对应引脚为输入,也可设其为输出;等等。

由于 GAL 系列器件相对来说规模较小,功能结构比较简单,又因为 GAL 器件可反复编程,所以,只要掌握了结构控制字、编程逻辑及其时序关系,就可以实现对每一可编程单元及所有输出逻辑宏单元工作方式的编程与测试。

1.2.2 ispLSI 编程与测试

ispLSI 器件采用 E2CMOS 工艺和 5V 在系统可编程技术。它主要由全局布线池 GRP、输出布线池 ORP、通用逻辑块 GLB 和 I/O 单元组成。

在一般的 ispLSI 器件使用当中,首先是逻辑设计,再将设计输入到 ispLSI 开发系统中,并对逻辑输入文件进行编译,产生 JED 文件,IEEE1149.1 编程测试接口对 ispLSI 器件进行编程。

以 ispLSI1032 为例,器件有 108×320 共 34 560 个可编程单元。开发系统对逻辑设计进行综合,并对可编程单元进行编程组合,从而实现逻辑设计。对于逻辑设计来说,在一个特定的逻辑下,可编程单元哪些被编成“0”,哪些被编成“1”,怎样组合,对设计者是透明的,但对于器件测试来说,正是要实现对所有可编程单元逐个进行编程,既要能够编成“0”,也要能够编成“1”,并且验证编程的正确性。

ispLSI 器件有两种工作模式:编程模式和普通模式。Lattice 公司根据 IEEE1149.1 边界扫描标准在 ispLSI 器件上设计了 5 个

编程与测试接口信号: ispEN/, SDI, SDO, MODE, SCLK。当 ispEN/ 为低时, 器件为编程模式。通过 MODE 和 SDI 信号加载并执行命令控制状态机来完成编程与测试。SCLK 对 SDI 和 SDO 针的数据输入、输出提供时钟。状态机有三种状态来控制编程: 空闲状态、移位状态和执行状态。

在器件进入编程模式后, 第一个状态就是空闲状态, 加载 8 位器件标识码 ID, 再通过 SDO 串行读出。ID 移出时, 先移低有效位 LSB。移位状态用来移入 5 位的状态机指令和数据, 一旦指令移入状态机, 下一状态必须为执行状态。在执行状态, 状态机执行移入的指令。isp 器件包括地址移位寄存器 and 数据移位寄存器。地址移位寄存器的长度表明器件有多少行数据可被编程; 数据移位寄存器的长度表明每一行有多少单元可被编程。寄存器按先进先出的原则操作, 低有效位 LSB 先移, 高有效位后移。以 ispLSI1032 为例, 地址移位寄存器长度为 108 位, 数据移位寄存器长度位 320 位, 共编址 $108 \times 320 = 34\,560$ 个可编程单元。

通过符合 IEEE1149.1 边界扫描标准的编程与测试接口将计算机或测试系统(集成电路计算机辅助测试系统)与 ispLSI 器件相连接, 对器件进行控制和操作。根据 isp 器件的编程方法, 即下载 JED 文件的数据流实现器件编程的原理, 利用测试系统逐个进行所有可编程单元的编程及测试。

1.2.3 自动测试生成

PLDTEST 系统是把 PC 机和 S-10 测试系统连为一体的, 用于 PLD 器件自动测试程序生成, 并实现自动测试的系统, 其功能是根据用户提供的 PLD 器件的编程文件, 对其进行阅读、分析、理

解,按照功能测试生成算法,自动的生成 S-10 测试系统测试向量及测试程序,并自动加载到 S-10 测试系统上测试的软、硬件系统。系统结构如图 1-1 所示。




图 1-1 PLDTEST 系统

1.2.4 自动测试向量生成

自动测试向量生成原理如图 1-2 所示。输入激励生成器根据器件设计文件进行基本输入向量生成,并根据优化器提供的优化规则进行优化,形成优化的输入激励向量;仿真器根据优化的输入向量进行仿真,并将仿真结果传送给测试向量组装器;测试向量组装器对当前输入、输出向量进行分析,并将结果信息反馈给输入激励生成器和扩展器,以决定下一个输入激励向量的生成。




图 1-2 自动测试向量生成原理

1.2.5 自动测试程序生成

测试程序生成器的目的是生成可在测试系统上运行并能对

GAL 器件编程后的功能特性进行全面、严格测试的测试程序。自动测试程序生成需要解决如下问题:对测试系统的测试资源进行合理分配;对被测试器件的各种测试项目的测试方法进行设计生成;器件管脚波形格式化设置与分配;测试环境的生成与互换;等等。

器件功能特性测试项目有 FC(功能测试),包括拉偏电源下的功能测试;AC(交流参数测试),包括各种延迟时间测试;DC(直流参数测试)。对于不同的测试项目,必须采用不同的测试方法进行测试。PLDTEST 系统采用测试方法库和测试参数库的方法自动生成各种测试方法及其相应参数测试。

1.2.6 测试向量仿真

根据电路设计的仿真文件生成电路的测试图形和测试程序是实现 ATPG 的有效途径。在种类繁多的仿真输出文件类型当中,值变转储(VCD)文件是一个对波形进行描述并且只在信号变量值发生变化时才进行记录存储的波形记录文件。因此,值变转储文件包含了设计、测试中指定的变量取值变化信息。VCD 文件基于 IEEE1364—1995 规范设定。目前,EDA 中所使用的各种大型仿真器和仿真后处理程序都支持这种格式。如:verilog 和 Modesim 仿真器。VCD 文件(ASC2 格式)分为三个部分:头文件、变量信息、值变信息。头文件信息包含文件产生日期、仿真器版本号、仿真时间刻度等。变量信息包含描述模块及定义变量名称等。值变信息显示变量在某刻度的改变。由于 VCD 文件包含了器件设计和仿真信息,因此,可确定 VCD 文件是测试图形和测试程序生成的输入文件。同时,也保证了本研究项目对其他系列可编程器件

测试程序开发的适用性。测试图形及测试程序的生成原理如图 1-3 所示。




图 1-3 测试图形及测试程序的生成原理

FPGATEST 采用 C 语言编制并在 SUN 工作站上运行。它对 VCD 文件进行阅读、分析、理解、建库、制表，并依据集成电路测试程序设计方法生成测试源程序文件；依据测试文件构造方法从 VCD 文件值变记录中提取数据组装生成测试图形文件。

当 VCD 文件不含测试图形和不含完善的测试图形时，采用功能测试生成算法并利用硬件仿真技术进行测试图形生成。集成电路测试系统对测试程序文件和测试图形文件进行编辑、加载、安装和初始化过程，通过测试适配器就可以实现器件测试。

1.3 研究内容

1.3.1 在系统可编程技术、机理

在系统可编程器件技术及机理研究主要包括工艺技术、编程机理、逻辑结构、开发环境和应用方法研究；在系统可编程器件的

测试内容及故障模型研究;在系统可编程技术、测试设备应具备能力条件以及器件测试所需的关键技术与方法研究;测试向量生成的途径和方法以及所需环境技术条件研究;分析国外在系统可编程器件测试技术和方法;分析国内在该研究领域所取得的最新进展。

1.3.2 边界扫描测试技术

在系统可编程器件满足 IEEE1149.1 协议(边界扫描技术标准),研究如何利用边界扫描接口(5 线制的 TAP 串型口)进行编程与测试;研究 IEEE1149.1 协议;研究在系统可编程器件边界扫描管脚定义、指令系统、定时序列;研究在系统可编程器件边界扫描状态机及其转换;研究在系统可编程器件边界扫描可编程单元读、写操作方法与控制序列;研究在系统可编程器件边界扫描接口驱动与控制要求;研究利用集成电路测试系统,通过边界扫描接口对在系统可编程器件进行测试的技术和方法。

1.3.3 编程功能测试方法

在系统可编程器件是通过 TAP 接口向器件提供串行地址、数据和指令的。编程控制器执行相应的指令集合,将数据写入数据移位寄存器和地址移位寄存器所决定的可编程单元之中,从而实现器件的编程。编程控制器也可以将可编程单元的内容读回,通过 TAP 接口串行输出,从而实现器件的测试。

这一部分主要研究内容是:①根据边界扫描接口串型工作方式,研究串型测试向量生成方法;②根据地址、数据移位寄存器长度及可编程单元数量,研究在系统可编程器件单元编址方式及数

据编程方法;③根据边界扫描指令系统及汇编码和指令码,研究边界扫描汇编/描述语言(BSDL)编程方法;④根据 TAP 口的定时逻辑要求,研究边界扫描定时序列;⑤根据在系统可编程器件故障模型分析,研究可编程单元遍历方法和测试图形;⑥根据在系统可编程器件编程控制器的编程机理和工作方式,研究单个可编程单元的读操作、写操作指令序列,从而生成编程功能测试向量、图形。

1.3.4 逻辑资源测试方法

在系统可编程器件经过编程,对内部的逻辑资源进行有机的整合,使器件具有特定的逻辑功能。逻辑资源主要由 GRP, GLB, ORP, IB 和 I/O 等部件组成。逻辑资源的正确性直接关系到器件逻辑功能的正确性,逻辑资源交、直流特性将影响器件的参数特性。

对在系统可编程器件的逻辑资源进行整合和编程,可以构造出千变万化的逻辑功能。编程既可以对逻辑部件的结构和特性重新定义,又可以对各部件之间的连接重新确定。对器件的设计和编程在一定的条件下可以是任意的。但是,信号在器件中的流向却有一定的规律性。这一部分的研究内容主要有:①根据逻辑资源信号流向的规律性研究建立逻辑资源模型;②根据逻辑资源模型,研究逻辑资源测试方法;③运用可测性设计的思想,将整个逻辑资源设计成为可测电路,再对测试电路进行测试,从而保证逻辑资源的正确性;④根据可测性设计原理,研究逻辑资源测试电路;⑤根据测试电路设计,研究利用测试系统对在系统可编程器件进行测试电路编程的方法;⑥根据功能测试生成算法,研究测试电路测试图形。

1.3.5 测试图形开发技术

这一部分主要研究内容是:①根据 TAP 接口要求,研制并行测试向量到串行测试向量转换软件;②根据 JED 文件格式,研制开发系统下载文件到测试系统下载文件转换软件;③根据编程单元读写序列和编程阵列测试方法,研制编程功能测试图形生成软件;④研究功能测试生成算法,研制逻辑资源测试图形生成软件。由上述软件组成在系统可编程器件测试向量开发平台。

1.3.6 测试程序设计技术规范

根据在系统可编程器件测试要求,编制《在系统可编程器件测试程序设计技术规范》。其中包括编程功能测试图形要求,逻辑资源测试图形要求,直流参数测试技术要求,交流参数测试技术要求以及测试适配器研制技术要求和测试程序内容与结构要求等。这一部分研究测试图形、测试程序在不同类型测试系统中的兼容性。