

高等学校电子信息类专业


“十二五”规划教材

ELECTRONIC  
INFORMATION SPECIALTY

# TMS320C55x DSP 应用及实践

武奇生 黄 鹤 白 璐 编著

西安电子科技大学出版社  
<http://www.xdph.com>



高等学校电子信息类专业“十二五”规划教材

# **TMS320C55x DSP 应用及实践**

武奇生 黄鹤 白璘 编著

西安电子科技大学出版社

## 内 容 简 介

本书的内容涵盖了 DSP 技术的原理、技术和应用，反映了 TMS320C55x DSP 技术的最新进展。全书共分 9 章，分别介绍了 DSP 技术概述、CCSv 4.2 集成开发环境、DSP 汇编语言和 C 语言程序编写规则、DSP 芯片结构与基本例程、DSP 指令特点、DSP 软件开发过程、DSP 硬件系统的典型设计、DSP 系统的典型应用程序设计和 OMAP 双核处理器等内容。

本书论述严谨、内容新颖、图文并茂，注重基本原理和基本概念的阐述，强调理论联系实际，突出应用技术和实践，可以作为高等院校电子信息与自动化相关专业本科高年级学生和研究生的教材或参考教材，也可以作为从事信号处理工作的广大科技人员及工程技术人员的参考用书。

## 图书在版编目(CIP)数据

TMS320C55x DSP 应用及实践/武奇生，黄鹤，白璘编著. —西安：西安电子科技大学出版社，2015.1  
高等学校电子信息类专业“十二五”规划教材

ISBN 978-7-5606-3523-1

I. ① T… II. ① 武… ② 黄… ③ 白… III. ① 数字信号处理—高等学校—教材  
IV. ① TN911.72

中国版本图书馆 CIP 数据核字(2014)第 223668 号

策 划 刘玉芳

责任编辑 陈 婷

出版发行 西安电子科技大学出版社(西安市太白南路 2 号)

电 话 (029)88242885 88201467 邮 编 710071

网 址 www.xduph.com 电子邮箱 xdupfxb001@163.com

经 销 新华书店

印刷单位 陕西天意印务有限责任公司

版 次 2015 年 1 月第 1 版 2015 年 1 月第 1 次印刷

开 本 787 毫米×1092 毫米 1/16 印 张 20.5

字 数 485 千字

印 数 1~3000 册

定 价 36.00 元

ISBN 978-7-5606-3523-1/TN

**XDUP 3815001-1**

\*\*\*如有印装问题可调换\*\*\*

本社图书封面为激光防伪覆膜，谨防盗版。

## 前　　言

DSP(Digital Signal Processor)，即数字信号处理器，是可用于信号加工数值计算的专用芯片技术，也是数字信号处理(Digital Signal Processing)算法的专用处理平台。DSP 技术紧密结合电子信息、通信和控制技术，是正在迅速发展并获得广泛应用的一门综合性学科。DSP 芯片的发展水平是衡量一个国家科技水平和信息产业尖端技术的发展水平的重要标志。如何推动信息产业的发展，培养 DSP 技术的专业应用人才，已经成为我国政府高度重视的战略问题。

目前，DSP 技术发展迅速，新的技术、新的芯片不断推出。编者依据多年来从事本科生和研究生“DSP 原理及应用”课程教学及相关科研工作的实践经验，在征求了电子信息与自动化专业相关教师和高年级学生及工程技术人员意见的基础上，从工程实践和应用的角度出发，编写了本书。

本书在介绍 DSP 理论的基础上，从工程和实际应用角度全面介绍最新 DSP 技术。全书共分 9 章：第 1 章是 DSP 技术概述，对 DSP 的技术发展、特点、应用领域、主要技术指标以及系统的设计做了简单介绍；第 2 章是 CCSv4.2 集成开发环境，着重介绍了 CCSv4.2 基本框架、CCSv4.2 的安装、CCSv4.2 的初始配置、CCSv4 的基本使用方法、软件代码调试、GEL 文件以及利用 RTDX 实现 DSP 与 Matlab 的数据交换的方法；第 3 章着重介绍了 DSP 汇编语言的基本指令、编写方法、指令系统、程序规则以 C 语言与汇编混合编程方法；第 4 章是 DSP 芯片结构与基本例程，着重介绍了 TMS320C55x 芯片的基本性能、CPU 结构、内部总线结构、存储器结构、中断、在片外围电路、自举加载等内容；第 5 章着重介绍了 TMS320C55x DSP 的寻址方式和流水线操作技术；第 6 章是 DSP 软件开发过程，着重介绍了 DSP 软件开发基本流程、汇编过程、公共目标文件格式、目标文件链接器；第 7 章是 DSP 硬件系统的典型设计，着重介绍了 TMS320C5509 DSP 的最小系统设计、电机控制系统设计、无线蓝牙系统设计、自平衡直立车系统设计及芯片与外设的接口设计；第 8 章是 DSP 系统的典型应用程序设计，着重介绍了 FFT、IIR 滤波器、FIR 滤波器和变步长 LMS 自适应滤波器算法的 TMS320C5509 DSP 程序设计；第 9 章是 OMAP 双核处理器，着

重介绍了 OMAP 的体系结构、OMAP4470 处理器、OMAP5912 处理器、OMAP-DM5x 协处理器系列芯片以及 OMAP-Vox 平台。每章末均附有思考题。本书参考学时为 32~48 学时，可根据具体情况酌情选择讲解或学习。

本书由武奇生负责统稿。武奇生编写了第 1 章，黄鹤编写了第 2~6 章，白璘编写了第 7~9 章。本书在编写过程中得到了作者单位的支持和同事的帮助，研究生强立宏、李泽瑞、张蕊、冯仰刚和本科生王京浩参与了本书部分程序的调试和插图的绘制工作，在此深表谢意。同时对编写本书时所参考书籍的作者也一并表示诚挚的感谢。

本书的完成获得了 2013 年陕西省高等教育教学改革研究一般项目(陕教高[2013]45 号-13BY28)，国家自然科学基金(61402052)和中国博士后科学基金(2013M542309)的资助。

鉴于 DSP 芯片技术的迅速发展，加之编者水平和时间有限，书中难免存在疏漏和不妥之处，恳请同行专家和读者批评指正。

编 者

2014 年 5 月

# 目 录

<b>第 1 章 DSP 技术概述</b>	1
1.1 DSP 系统概述	2
1.2 DSP 芯片技术的发展	2
1.3 DSP 芯片的分类和应用领域	5
1.3.1 TI 公司的 DSP 芯片	6
1.3.2 AD 公司的 DSP 芯片	9
1.3.3 AT&T 公司的 DSP 芯片	11
1.3.4 Motorola 公司的 DSP 芯片	11
1.4 DSP 芯片的运算速度和 DSP 应用系统的运算量	12
1.4.1 DSP 芯片的运算速度	12
1.4.2 DSP 应用系统的运算量	13
1.5 DSP 系统设计概要	13
本章小结	18
思考题	18
<b>第 2 章 CCSv4.2 集成开发环境</b>	19
2.1 CCS 集成开发环境简介	19
2.2 CCSv4.2 基本框架	20
2.3 CCSv4.2 的安装	22
2.4 CCSv4.2 的初始配置	26
2.5 CCSv4.2 创建和调用项目方法	31
2.5.1 导入	31
2.5.2 创建项目	34
2.5.3 目标配置文件的设置	37
2.6 软件代码调试	40
2.6.1 代码的两次加载	40
2.6.2 仿真调试	41
2.6.3 变量和寄存器的监控	42
2.6.4 反汇编功能的使用	42
2.6.5 内存查看器	43
2.6.6 断点的设置	44
2.6.7 程序固化	45
2.7 GEL 文件	45
2.7.1 定义	45
2.7.2 GEL 文件——回调函数	46
2.7.3 GEL 文件——存储器映射	47
<b>第 3 章 DSP 汇编语言和 C 语言程序编写规则</b>	51
3.1 汇编语言的基本指令	51
3.1.1 汇编语言源程序格式	51
3.1.2 术语、符号与缩写	56
3.1.3 伪指令操作	66
3.1.4 宏操作	70
3.2 汇编语言程序编写方法	72
3.3 汇编指令系统的概述	75
3.3.1 C55x 指令的并行执行	75
3.3.2 TMS320C55x DSP 的汇编指令	78
3.4 C 语言程序规则	100
3.4.1 面向 DSP 的 C/C++ 程序设计原则	100
3.4.2 TMS320C55x C/C++ 语言的特性	102
3.5 C 语言与汇编混合编程	103
3.5.1 混合编程中的参数传递和寄存器使用	103
3.5.2 C 语言和汇编语言混合编程实例	106
本章小结	109
思考题	109
<b>第 4 章 DSP 芯片结构与基本例程</b>	110
4.1 TMS320C55x 芯片的基本性能	110
4.1.1 TMS320C55x DSP 的特性和	

基本配置 .....	110	4.9 TMS320C55x 芯片的引脚 .....	184
4.1.2 C54x 与 C55x 的区别 .....	113	本章小结 .....	190
4.2 TMS320C55x 芯片的 CPU 结构 .....	114	思考题 .....	191
4.2.1 算数逻辑运算单元 .....	115	<b>第 5 章 DSP 指令特点</b> .....	192
4.2.2 累加器 .....	115	5.1 TMS320C55x 的寻址方式 .....	192
4.2.3 桶形移位器 .....	116	5.1.1 绝对寻址模式 .....	192
4.2.4 乘加器 .....	116	5.1.2 直接寻址模式 .....	195
4.2.5 CPU 状态和控制寄存器 .....	116	5.1.3 间接寻址模式 .....	197
4.3 TMS320C55x 的内部总线结构 .....	126	5.2 指令流水线 .....	204
4.3.1 指令缓冲单元 .....	128	5.2.1 C55x 的指令流水线的两个阶段 .....	204
4.3.2 程序流程单元 .....	128	5.2.2 C55x 指令流水线的自动保护机制 .....	205
4.3.3 地址流程单元 .....	129	5.2.3 流水线的优化 .....	207
4.3.4 数据计算单元 .....	130	本章小结 .....	208
4.4 TMS320C55x 芯片的存储器结构 .....	131	思考题 .....	208
4.4.1 改进的哈佛结构 .....	131	<b>第 6 章 DSP 软件开发过程</b> .....	210
4.4.2 存储空间分配 .....	131	6.1 DSP 软件开发基本流程 .....	210
4.4.3 实验案例 1 .....	138	6.2 汇编过程 .....	211
4.4.4 实验案例 2 .....	141	6.2.1 字节/字寻址 .....	212
4.5 TMS320C55x 芯片的中断 .....	144	6.2.2 并行指令规则 .....	213
4.5.1 中断的定义和类别 .....	144	6.2.3 可变长度指令大小分辨 .....	213
4.5.2 中断向量及其优先级 .....	145	6.2.4 存储器模式 .....	214
4.5.3 中断寄存器 .....	147	6.2.5 使用 MMR 寻址的汇编器警告 .....	215
4.5.4 可屏蔽中断 .....	149	6.3 公用目标文件格式(COFF) .....	216
4.5.5 非屏蔽中断 .....	150	6.3.1 段 .....	216
4.5.6 DSP 复位 .....	151	6.3.2 汇编器对段的处理 .....	217
4.5.7 实验案例 .....	155	6.3.3 链接器对段的处理 .....	221
4.6 TMS320C55x 芯片的在片外围电路 .....	155	6.3.4 COFF 文件中的符号 .....	222
4.6.1 通用 I/O 引脚 .....	155	6.4 目标文件链接器 .....	223
4.6.2 通用定时器 .....	156	6.4.1 链接器概述 .....	223
4.6.3 时钟发生器 .....	159	6.4.2 链接器的运行 .....	224
4.7 TMS320C55x 芯片的串行口 .....	161	6.4.3 链接器命令文件的编写与使用 .....	227
4.7.1 标准串行口 .....	161	6.4.4 MEMORY 伪指令 .....	227
4.7.2 缓冲串行口 .....	163	6.4.5 SECTIONS 伪指令 .....	228
4.7.3 时分多路缓冲串行口 .....	166	本章小结 .....	232
4.7.4 多通道缓冲串行口(McBSP) .....	167	思考题 .....	232
4.7.5 串行口程序案例 .....	180		
4.8 TMS320C55x 芯片的自举加载 .....	182		
4.8.1 DSP bootloader 模式电路 .....	182		
4.8.2 DSP bootloader 烧写步骤 .....	183		

<b>第 7 章 DSP 硬件系统的典型设计</b>	233
7.1 TMS320C5509 的最小系统设计	233
7.1.1 复位电路设计	233
7.1.2 时钟电路设计	233
7.1.3 JTAG 接口设计	234
7.1.4 电源设计	235
7.2 基于 TMS320C5509 的电机控制 系统设计	237
7.2.1 PWM 调压调速原理	237
7.2.2 PWM 调速方法	238
7.2.3 控制原理	238
7.2.4 程序编制	239
7.3 基于 TMS320C5509 的无线蓝牙 系统设计	239
7.3.1 ROK101 007 蓝牙模块	239
7.3.2 DSP 与蓝牙模块 UART 口 通信设计	240
7.3.3 DSP 与蓝牙模块 USB 口 通信设计	241
7.3.4 软件设计	242
7.4 基于 TMS320C5509 的自平衡 直立车系统设计	243
7.5 TMS320C55x 芯片与外设的接口	248
7.5.1 TMS320C55x 系列 DSP 与 SDRAM 接口设计	248
7.5.2 外部存储器接口 EMIF	248
7.5.3 硬件接口设计	251
本章小结	255
思考题	255
<b>第 8 章 DSP 系统的典型应用</b>	
<b>程序设计</b>	256
8.1 FFT 在 DSP 中的实现	256
8.1.1 FFT 算法原理	256
8.1.2 库利-图基算法	257
8.1.3 FFT 算法的 DSP 实现	260
8.2 IIR 滤波器的 DSP 设计	264
8.2.1 IIR 滤波器的基本概念	264
8.2.2 直接形式三阶 IIR 滤波器	265
8.2.3 IIR 滤波器的 Matlab 设计	265
8.2.4 IIR 滤波器的 DSP 实现	270
8.3 FIR 滤波器的 DSP 设计	274
8.3.1 FIR 滤波器的基本概念	274
8.3.2 滤波器的 Matlab 语言设计	275
8.3.3 从 Matlab 语言转换成通用语言	277
8.3.4 FIR 滤波器的 DSP 实现	279
8.4 变步长 LMS 自适应滤波器算法	283
8.4.1 LMS 自适应滤波器简介	283
8.4.2 LMS 算法的 Matlab 仿真	284
8.4.3 LMS 算法的 DSP 实现	289
本章小结	297
思考题	297
<b>第 9 章 OMAP 双核处理器</b>	298
9.1 OMAP 的体系结构	298
9.1.1 OMAP 体系及发展趋势	298
9.1.2 OMAP 平台的开放式 软硬件架构	303
9.2 OMAP4470 处理器	304
9.3 OMAP5430 处理器	305
9.4 OMAP5912 处理器	308
9.5 OMAP-DM5x 协处理器系列芯片	309
9.6 OMAP-Vox 平台	311
9.6.1 OMAPV1030 处理器	312
9.6.2 OMAPV1035 处理器	313
9.6.3 OMAPV2230 处理器	314
本章小结	316
思考题	316
<b>参考文献</b>	317

# 第1章 DSP技术概述

数字信号处理(Digital Signal Processing, DSP)是一门涉及许多领域且获得广泛应用的新兴学科。20世纪60年代以来，随着微电子技术、信息技术和计算机技术的迅猛发展，数字信号处理技术应运而生，发展迅速，并且日趋完善和成熟。

数字信号处理是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，从而得到人们所需的信号形式。数字信号处理以众多学科为理论基础，微积分、复变函数、概率统计、随机过程、数值分析、高等代数、线性代数、泛函数等都是数字信号处理的数学工具，并与网络、信号与系统、控制、通信、故障诊断等领域密切相关。同时数字信号处理理论又是现代控制理论(包括人工智能、模式识别、神经网络、模糊控制)、现代通信理论、故障理论和现代测量等的理论基础，并与它们相互交叉、相辅相成、相互促进。

通常，实现数字信号处理的方法有如下几种：

(1) 在通用的微型计算机(PC机)上用软件(如C语言、Fortran语言)实现。其缺点是速度慢，不适合做信号处理，仅仅用于简单的微机控制。

(2) 用单片机(如MCS-51、96系列等)实现。这种方法只能实现一些不太复杂的数字信号处理，所搭建的数字信号处理系统比较简单，其应用场合有限。

(3) 利用通用的可编程数字信号处理器(Digital Signal Processor, DSP)芯片实现，这是一种集成电路芯片。与单片机相比，DSP有着更适合于数字信号处理的软件和硬件资源，适用于复杂的数字信号处理算法。该方法非常适合于通用数字信号处理的开发，为数字信号处理的应用打开了新局面。

(4) 用专用的DSP芯片实现。在一些特殊场合，要求信号处理速度极高，用通用的DSP芯片很难实现，只能使用专用的DSP芯片。国际上已经推出了不少专用DSP芯片，如用于完成FFT、FIR、卷积、相关等运算的专用芯片，这些芯片中，算法已在芯片内部用硬件实现。这种实现方法的缺点是灵活性差，开发工具不完善。这种方法是数字信号处理实现的一个分支方向。

(5) 在通用的计算机系统中加上加速卡实现。加速卡可以使用通用处理器构成加速处理器，也可以是由DSP开发的用户加速卡。该方法的核心是用DSP开发用户加速卡，如AD卡、DSP扩展卡等。

(6) 用FPGA等可编程阵列产品开发ASIC芯片以实现数字信号处理。由于FPGA产品的发展，人们可以利用Altera、Xilinx等公司的产品及其相应软件或VHDL等开发语言，通过软件编程，用硬件实现特定的数字信号处理算法，如FT、FIR等。该方法的缺点是专用性太强，而且这种方法的研发工作也主要不是由一般的用户来完成的。

## 1.1 DSP 系统概述

DSP 系统是不同于模拟电路和数字逻辑电路的电路系统，它所要处理的信号必须是数字信号，并且强调运算过程。DSP 系统基于数字信号处理理论所提供的各种算法，用 DSP 芯片完成系统所要求的各种运算，以达到对数字信号进行处理的目的。

数字信号处理系统以数字电路为基础，因此具有数字电路的全部优点：

(1) 精度高。模拟电路中元件(R、L、C 等)精度很难达到  $10^{-3}$  以上，所以由模拟电路组成的系统的精度要达到  $10^{-3}$  以上就非常困难。而数字系统 17 位字长就可以达到  $10^{-3}$  精度。因此，如果使用 DSP、D/A 来代替系统中的模拟器件，并有效地提高 A/D 和 D/A 的精度，就可有效地提高系统的整体精度。在一些高精度的系统中，有时甚至只有采用数字技术才能达到精度要求。

(2) 可靠性强。这是由数字电路的特点决定的。数字系统只有“0”和“1”两种电平，抗干扰能力强，可靠性高。此外，由于 DSP 系统多采用大规模、超大规模集成电路构成，也提高了系统可靠性。

(3) 集成度高。在对体积要求很小(如家用和商用计算机、航空航天处理器等)的场合，高集成度的数字电路不可缺少。在 DSP 系统中，由于 DSP、CPLD、FPGA 等都是高集成度的产品，加上采用表面贴装技术，体积大幅度压缩。此外，在系统开发完成之后，还可将产品开发成 ASIC 芯片，进一步压缩体积，降低成本。

(4) 接口方便。随着科学技术的发展，电子系统变得越来越复杂。系统设计中接口技术是关键。DSP 系统与其他以现代数字技术为基础的系统或设备都是兼容的，接口连接方便。

(5) 灵活性好。系统中的 DSP 芯片及 FPGA、CPLD(如果有的话)等都是可编程的，只要改变它们的软件，即可完成不同的功能。同时产品具有在线可编程能力，使得其使用更加简单。正是由于这些优点使 DSP 系统大大缩短了产品的开发周期。

(6) 保密性好。保密性是高科技产品的一个重要要求。由于 DSP 系统中的 DSP、FPGA、CPU 等器件在保密上的优越性能，使它与模拟系统或简单的数字系统相比，具有高度保密性能。如 DSP 的内部总线地址变化可以被隐蔽，这时外部地址总线上的内容是不变的。如果做成 ASIC，则保密性能几乎无懈可击。

(7) 时分复用。信号的采样频率与 DSP 系统的运算速度相比较低的场合，同时是实时性要求不高的场合，可使用同一套 DSP 系统分时处理几个通道的信号。

综上所述，DSP 系统无论是在性能上、成本上，还是在经济效益上，与模拟系统比较，都有明显的优势。随着 DSP 技术、计算机技术与微电子技术的发展和先进工艺的不断采用，DSP 技术将获得更广泛的应用。

## 1.2 DSP 芯片技术的发展

### 1. DSP 芯片的发展历史

DSP 芯片诞生于 20 世纪 70 年代末，三十多年来，DSP 芯片发展迅猛，其各阶段的标

志性产品简述如下：

(1) 1978年，AMI公司生产出第一个DSP芯片S2811。1979年，美国Intel公司推出了商用可编程DSP芯片Intel2920。S2811和Intel2920是DSP芯片的一个重要里程碑，但由于没有单周期硬件乘法器，芯片的运算速度、数据处理能力和运算精度受到了很大的限制，单指令周期也仅为200 ns~500 ns，应用领域仅局限于军事和航空航天部门。

(2) 1980年，日本NEC公司推出μPD7720，这是第一个具有乘法器的商用DSP芯片。1982年，TI公司成功地推出了其第一代DSP芯片TMS32010及其系列产品TMS32011、TMS320C10/C14/C15/C16/C17。日本Hitachi公司第一个采用CMOS工艺生产出浮点DSP芯片。1983年，日本Fujitsu公司推出的MB8764，其指令周期为120 ns，具有双内部总线，数据吞吐量发生了一个飞跃。1984年，AT&T公司推出了DSP32，它是较早具备较高性能的浮点DSP芯片。

(3) 20世纪80年代后期和90年代初期，DSP的硬件结构更适合数字信号处理的要求，能进行硬件乘法和单指令滤波处理，其单指令周期为80 ns~100 ns。TI公司的TMS320C20和TMS320C30，采用了CMOS制造工艺，存储容量和运算速度成倍提高，为语音处理和图像处理技术的发展奠定了基础。伴随着运算速度的进一步提高，其应用范围也逐步扩大到通信和计算机领域。这个时期的DSP产品种类繁多，其中有代表性的有：TI公司的TMS320C20、30、40和50系列，Freescale公司的DSP5600和9600系列，AT&T公司的DSP32等。

(4) 20世纪末，DSP的信号处理能力更加完善，系统开发更加方便，程序编辑调试更加灵活，功耗也进一步降低，同时成本不断下降。各种通用外设陆续被集成到芯片上，从而大大提高了数字信号的处理能力。这一时期的DSP运算速度可达到单指令周期10 ns左右，并可在Windows环境下直接用C语言编程，使用方便灵活。DSP芯片不仅在通信、计算机领域得到了广泛的应用，而且也逐渐渗透到人们的日常消费领域中。

## 2. DSP芯片的发展现状

(1) 制造工艺。现在的DSP芯片普遍采用亚微米0.25 μm、0.18 μm甚至90 nm的CMOS工艺。芯片引脚从原来的40个增加到200个以上，需要设计的外围电路越来越少，成本、体积和功耗不断下降。

(2) 存储器容量。目前，DSP芯片的片内程序和数据存储器可达到几十KB，而片外程序存储器和数据存储器允许扩展到16 M×48 bit和4 G×40 bit以上。

(3) 内部结构。目前，DSP芯片内部均采用多总线、多处理单元和多级流水线结构，加上完善的接口功能，使DSP的系统功能、数据处理能力和与外部设备的通信功能都有了很大的提高。

(4) 运算速度。三十多年的发展，使DSP的指令周期从400 ns缩短到10 ns以下，其相应的速度从2.5 MIPS提高到2000 MIPS以上。如TMS320C6201执行一次1024点复数FFT运算的时间只有66 μs。

(5) 高度集成化。集滤波、A/D、D/A、ROM、RAM和DSP内核于一体的模拟混合式DSP芯片已有较大的发展和应用。TI公司在2005年12月发布的达芬奇系统已经把音视频部件集成在了DSP片内。

(6) 运算精度和动态范围。DSP 的字长从 8 位已增加到 64 位，累加器的长度也增加到 40 位，从而提高了运算精度。同时，采用超长字指令字(VLIW)结构和高性能的浮点运算，扩大了数据处理的动态范围。

(7) 开发工具。具有较完善的软件和硬件开发工具，如：软件仿真器 Simulator、在线仿真器 Emulator、C 编译器和集成开发环境 CCS 等，给开发应用带来了很大方便。其中 CCS 是 TI 公司针对本公司的 DSP 产品开发的集成开发环境，它集成了代码的编辑、编译、链接和调试等诸多功能，而且支持 C/C++ 和汇编的混合编程，开放式的结构允许用户外扩自身的模块。

### 3. DSP 芯片的发展趋势

DSP 产品将向着高性能、低功耗、加强融合和拓展多种应用的趋势发展，DSP 芯片将越来越多地渗透到各种电子产品当中，成为各种电子产品，尤其是通信、音视频和娱乐类电子产品的技术核心。DSP 技术的发展趋势如下：

(1) DSP 的内核结构将进一步改善。在新的高性能处理器中占主导地位的将会是多通道结构和单指令多重数据(SIMD)和特大指令字组(VLIM)。

(2) DSP 和微控制器的互补结合。微控制器凭借其强大的控制功能，广泛地用于消费电子、通信、汽车电子、工业等领域。但微控制器数据存取和指令没有分开，运算速度较低，运算单元较少，且内部存储器不大。但微控制器接口相当灵活，并集成了 FLASH、ADC、DAC、OSC、SRAM、PWM、温度传感器、看门狗、总线、定时器/计时器、I/O、串行口等功能单元，因此非常适合于各种控制应用。DSP 一般采用哈佛架构、超长指令字架构等，数据存取和指令分开，内部运算单元多，有专门的硬件乘加结构、因此运算速度极高。其内部存储器(RAM 和 ROM)很大，并且可以扩展，外部接口丰富，配合流水线操作，特别适合进行大量数字信号的实时处理。随着系统需求的增加，在某些应用中，既要求系统具有良好的控制功能，又需要有高速的数据处理能力，因此，融合了 DSP 和微控制器各自优点的混合处理架构无疑是一种良好的解决方案。DSP 和微控制器在实际应用中有一个相同的地方，即它们都是面向嵌入式系统的应用，要么是基于需要进行大量数据处理的实时系统，要么是需要实施许多控制功能的即时系统。这种实时性和多功能性也为 DSP 与微控制器的融合提供了很好的基础。

(3) DSP 和高端 CPU 的互补结合。大多数高端 MCU，如 Pentium 和 PowerPC 都采用了基于单指令多数据流(Single Instruction Multiple Data， SIMD)指令组的超标量体系结构，速度很快。在 DSP 中融入高档 CPU 的分支预示和动态缓冲技术，具有结构规范、利于编程和不用进行指令排队的特点，可使 DSP 性能大幅度提高。

(4) DSP 和 FPGA 的互补结合。FPGA 是现场可编程门阵列器件，将其与 DSP 集成在一块芯片上，可各取所长进行协调工作，大大提高处理速度。DSP + FPGA 系统的最大优点是结构灵活，有较强的通用性，适合于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统容易维护和扩展，适合实时信号处理。DSP + FPGA 系统的核心由 DSP 芯片和可重构器件 FPGA 组成，另外还包括一些外围的辅助电路，如存储器、先进先出(FIFO)器件及 Flash ROM 等。FPGA 电路与 DSP 相连，利用 DSP 处理器强大的 I/O 功能实现系统内部的通信。从 DSP 角度看，FPGA 相当于它的宏功能协处理器。DSP 和 FPGA 各自带有

RAM，用于存放处理过程所需要的数据及中间结果。FLASH ROM 中存储了 DSP 执行程序和 FPGA 的配置数据。先进先出(FIFO)器件则用于实现信号处理中常用到的一些操作，如延迟线、顺序存储等。

(5) 实时操作系统 RTOS 与 DSP 的互补结合。随着 DSP 处理能力的增强，DSP 软件开发越来越复杂，一方面必须对底层代码优化以满足实时应用，同时由于系统越来越复杂，需要高层次的设计手段，包括使用库和第三方软件包。对 DSP 应用提供 RTOS 支持，是 DSP 的性能和功能日益增加的必然结果。DSP 正在从高速数字信号处理引擎转变为包含主流控制器具有的特性的芯片，因此需要集中精力解决应用问题，而不是重复实施系统级功能。嵌入式 RTOS 的主要功能是为 DSP 之间的实时协调与通信提供一个标准化的环境，包括中断处理和存储区分配等，以及和主机 OS 握手的所有功能。面向 DSP 的嵌入式 RTOS 的主要功能是：多任务、动态进程、同步消息传递、信号机、时钟管理等。

(6) DSP 的并行处理结构。随着科技的发展，DSP 的性能得到极大的提高，但是单 DSP 系统还是不能满足某些大运算量的科学计算和高速的实时信号处理的要求。在主频受到限制的情况下，目前通用的做法就是采用多片 DSP 并行处理，这样，可以在同一时刻将不同的 DSP 与不同的存储器连通，大大提高数据传输的速率，从而使处理速度大大提高。

(7) 进一步降低功耗和几何尺寸。随着超大规模集成电路技术和先进的电源管理设计技术的发展，DSP 芯片内核的电源电压将会越来越低。同时，为了满足便携式手提产品的要求，功耗和尺寸也需要进一步降低。

### 1.3 DSP 芯片的分类和应用领域

目前 DSP 芯片的应用主要包括如下几个方面：

(1) 信号处理，如数字滤波、自适应滤波、快速傅里叶变换、希尔伯特变换、小波变换、相关运算、谱分析、卷积、模式匹配、加窗和波形产生等。

(2) 通信，如调制解调器、自适应均衡、数据加密、数据压缩、回波抵消、多路复用、传真、扩频通信、纠错编码、可视电话、个人通信系统、移动通信、个人数字助手(PDA)和 X.25 分组交换开关等。

(3) 语音，如语音编码、语音合成、语音识别、语音增强、说话人辨认、说话人确认、语音邮件、语音存储、扬声器检验和文本转语音等。

(4) 军事，如保密通信、雷达处理、声纳处理、导航、全球定位、跳频电台、搜索和反搜索、图像处理、射频调制解调、导航和导弹制导等。

(5) 图形与图像，如二维和三维图形处理、图像压缩与传输、图像增强、图像识别、多媒体、电子地图、动画与数字地图、机器人视觉、模式识别和工作站等。

(6) 仪器仪表，如频谱分析、函数发生、数据采集、地震处理锁相环、地震处理、数字滤波、模式匹配和暂态分析等。

(7) 自动控制，如控制、深空作业、自动驾驶、引擎控制、声控、机器人控制、磁盘控制器、激光打印机控制和电动机控制等。

(8) 家用电器，如数字音响、数字电视、可视电话、音乐合成、音调控制、玩具与游戏等。

(9) 医疗, 如助听器、超声设备、诊断工具、病人监护、心电图等。

DSP 芯片按其分类不同, 应用范围不同。

C6000 系列已经推出了 C62x/C67x/C64x 三个系列, 其主要应用领域为:

(1) 数字通信, 如 ADSL、FFT/IFFT、Read—Solomon 编解码、循环回声综合滤波器、星座编解码、卷积编码、Viterbi 解码等信号处理算法的实时实现。电缆调制解调器(Cable Modem)是另一类重要应用, 如采样率变换、加到符号的变换、最小均方(LMS)均衡等重要算法。移动通信也是其重要应用领域, 如移动电话基站、3G 基站里的收发器、智能天线、无线本地环(WLL)、无线局域网。以基站的收发器为例, 载波频率为 2.4 GHz, 下变频到 6 MHz~12 MHz, 对于每个突发周期要处理 4 个信道。DSP 的主要功能是完成 FFT、信道和噪声估计、信道纠错、干扰估计和检测等。

(2) 图像处理, 如数字电视、数码照相机与摄像机、打印机、数字扫描仪、雷达/声纳、医用图像处理等。在这些应用中, DSP 主要用来进行图像压缩、图像传输、模式及光学特性识别、加密/解密、图像增强等。

C6000 系列的 CPU 包含 2 个通用寄存器组(C62x/C67x 为 A0~A15、B0~B15, C64x 为 A0~A31、B0~B31)、8 个功能单元(L1, L2, S1, S2, M1, M2, D1, D2)、2 个从存储器装入的通道(LDI, LD2)、2 个存入存储器的通道(ST1, ST2)、2 个数据地址通道(DS1, DA2)、2 个寄存器组数据跨接通道(1X, 2X)。CPU 里的大多数数据线支持 32 位运算, 有些支持长字(40 位)和双字(64 位)运算。C6000 系列芯片有两层 cache 结构, 可提供 2 Gb/s 的片外带宽的强化 DMA 控制器(EDMA)、3 组片外总线(2 组片外存储器接口 EMIF 和 1 组 32 位主机接口 HPI, EMIF 的最大总线速率为 133 MHz)、3 个多通道缓冲串口(McBSP)、ATM 通用测试和操作接口、通用 I/O。

### 1.3.1 TI 公司的 DSP 芯片

#### 1. TI 公司的 DSP 芯片命名规则

TI 公司常用的 DSP 芯片为 TMS320 系列, 其命名规则如图 1-1 所示。

前缀	TMS	320	C	5x	PGE	(L)	温度范围(缺省为 0°C~70°C)
TMX=实验设备(experimental device)						L=0°C~70°C	
TMP=原型设备(prototype device)						A=-40°C~85°C	
TMS=合格设备(qualified device)						Q=40°C~125°C	
系列号							封装形式
320=TMS320™ DSP Family							N=塑料 DIP
工艺(TECHNOLOGY)							J=陶瓷 DIP
C=CMOS							JD=陶瓷 DIP
E=CMOS EPROM							GB=陶瓷 PGA
F=Flash EEPROM							FZ=陶瓷 CC
LG=Low-voltage CMOS(3.3v)							FN=塑料 无导线 CC
VC=Low-voltage CMOS(3v)							FD=陶瓷 无导线 CC
DIP=Dual-In-Line Package							PJ=100脚塑料 EIAJ QFP
PGA=Pin Grid Array							PQ=132脚塑料 bumped QFP
CC=Chip Carrier							PZ=100脚塑料 TQFP
QFP=Quad Flat Package							PBK=128脚塑料 TQFP
TQFP=Thin Quad Flat Package							PGE=144脚塑料 TQFP
							GGU=144脚 BGA

图 1-1 TMS320 系列产品命名规则

## 2. TI公司的代表性DSP芯片

TI公司常用的DSP芯片可以归纳为三大系列:TMS320C2000系列(包括TMS320C2xx/C24x/C28x等)、TMS320C5000系列(包括TM5320C54x/C55x)、TMS320C6000系列(包括TMS320C62x/C67x/C64x)。

### 1) TMS320C2000系列

TMS320C2000又称为DSP控制器,它集成了DSP核、Flash存储器、高速A/D转换器以及可靠的CAN模块及数字马达控制的外围模块,适用于三相电动机、变频器等高速实时工控产品等需要数字化的控制领域。

#### (1) TMS320C24x系列。

TMS320C24x系列为定点DSP芯片,该系列中的许多品种的速度高于20MIPS(MIPS表示每秒百万条指令),可用于自适应控制、Kalman滤波、状态控制等先进的控制算法。C24x原代码与早先的C2x系列原代码兼容,向上与C5x原代码兼容。其CPU包括:一个32位的中心算术逻辑单元(CALU)、一个32位的累加器(ACC),CALU具有输入和输出数据定标移位器、一个 $16 \times 16$ 位乘法器、一个输出定标移位器,数据地址产生逻辑单元(包括8个辅助寄存器和1个辅助寄存器算术单元)、程序地址产生单元。有6组16位数据与程序总线,即程序地址总线PAB(Program Addr. Bus)、数据读地址总线DRAB(Data-Read Addr. Bus)、数据写地址总线DWAB(Data-Write Addr. Bus)、程序读总线PRDB(Program Read Bus)、数据读总线DRDB(Data Read Bus)、数据写总线DWEB(Data Write Bus)。C2x的片内存储器有双访问RAM(DARAM)和Flash EEPROM或工厂掩模的ROM,分为单独可选择的4个空间,即程序存储器(64K字)、局部数据存储器(32K字)、全局数据存储器(64K字)、输入/输出(64K字),总共的地址范围为224K字。工作在4级流水线。

#### (2) TMS320C28x系列。

TMS320C28x系列是TI公司近几年推出的高性能32位定点DSP芯片,它和C27x源代码和目标代码兼容。凡为C2LP CPU编写的代码,都可以重新编译后在C28x上运行。而所有C24x和C2xx系列的DSP的CPU都是C2xLP。C28x的CPU是低成本的32位定点处理器,包括:受保护的8级流水、独立的寄存器空间、32位的算术逻辑单元、地址寄存器算术单元(ARAU)、16位桶形移位器、 $32 \times 32$ 位乘法器。C28x使用32位的数据地址和22位的程序地址,可访问4G字的数据空间地址和4M字的程序空间地址。

### 2) TMS320C5000系列

TMS320C5000系列DSP芯片主要包括了TMS320C54x和1MS320C55x两大类。这两类芯片软件完全兼容,所不同的是TMS320C55x具有更低的功耗和更高的性能。如果进一步区分,则还可以细分为C54x DSP+ARM7和C55x DSP+ARM9的双核结构处理器芯片。其中,TI将C55xDSP+ARM9双核芯片称为OMAP(Open Multimedia Applications Platform)系列。

(1) C54x子系列:16位定点DSP,速度为100MIPS~532MIPS,代表器件是TMS320VC5402、TMS320VC5416、TMS320VC5441。

(2) C55x子系列:16位定点DSP,速度为300MIPS~600MIPS,代表器件是TMS320VC5510、TMS320VC5509、TMSS320VC5502。

(3) C55x DSP+AM7 子系列：速度为 100 MIPS 的 RISC 芯片，其主频频率 47.5 MHz，代表器件是 TMS320VC5470、TMS320VC5471。

(4) C55x DSP+AM9 子系列：即 OMAP 芯片，代表器件是 OMAP5910。

TMS320C5000 系列 DSP 在代码上是完全兼容的，但 C55x 的内部结构相对于 C54x 更加复杂，采用了 1 个 40 位算术逻辑单元(ALU)和 1 个 16 位 ALU，2 个乘加器(MAC)和 4 个累加器，而 C54x 分别只有 1 个 40 位 ALU、1 个 MAC 和 2 个累加器。另外，C55x 的程序和地址总线也进行了扩展。

### 3) TMS320C6000 系列

TMS320C600 系列是 1997 年 TI 公司开始推出的系列产品，目前仍广泛使用，采用 TI 的专利技术 VelociTI 和新的超长指令字(VLIW)结构设计。其中 C6201 在 200 MHz 时钟频率时，达到 1600 MIPS 的运算速度，而 2000 年以后推出的 C64x，在时钟频率为 1.1 GHz 时，可达到 8800 MIPS 以上，即每秒执行 90 亿条指令。

TI 的 DaVinci 平台即为一款多媒体处理器，它采用了 ARM+DSP 的多核结构的片上系统，是高度集成的硬件多媒体处理平台。该 DSP 核采用了 C64+，ARM 为 ARM9 的核。TI 提供的达芬奇参考软件框架基于应用层、信号处理层和 I/O 层三部分结构。其结构示意图如图 1-2 所示。

Davinci 平台具有如下技术优越性：

(1) 显著地增强了 DSP 的可操控性，引入 ARM 处理器后，DSP 在处理上就可以专心应用于视频流信号的处理。而对于 ARM 来说，DSP 可以当作其中的一个处理进程来操控。

(2) 在软件方面，通过编程接口 API 将对视频流的操作封装成为简单的 API 函数，由此工程师不用再将注意力放在如何获取视频的细节上面，而可以更加注重应用程序的开发。

TI 比较有代表性的两款达芬奇芯片为 TMS320DM6446 和 TMS320DM6467。它们与 DM64x 系列芯片除了在双核上的区别外，还增强了视频端口功能。其视频处理子系统有两个接口，分别为用于视频输入的视频前端输入(VPFE)接口和用于图像输出的视频末端输出(VPBE)接口。TMS320DM6467 带有高清晰视频/影像协处理器(HDVICP)、视频数据转换引擎(VDCE)，且在执行高达 H.264 HP@L4(1080p 30fps、1080i 60fps、720p 60fps)的同步多格式高清编码、解码与转码方面，比前一代处理器性能提高了 10 倍。它主要的特点就在于它的高清转码，被广泛应用在媒体网关、数字媒体适配器、数字视频服务器和 IP 机顶盒等市场领域。

DM642 的全名为 TMS320DM642，是 TI 公司 C6000 系列 DSP 中最新的定点 DSP，其核心是 C6416 型高性能数字信号处理器，具有极强的处理性能，高度的灵活性和可编程性，同时外围集成了非常完整的音频、视频和网络通信等设备及接口，特别适用于机器视觉、




图 1-2 DaVinci 平台结构示意图

医学成像、网络视频监控、数字广播以及基于数字视频/图像处理的消费类电子产品等高速 DSP 应用领域。

TMS320DM642 采用第二代高性能、先进的超长指令字 veloci T1.2 结构的 DSP 核及增强的并行机制，当工作在 720 MHz 的时钟频率下，其处理性能最高可达 5760 MIPS，使得该款 DSP 成为数字媒体解决方案的首选产品，它不仅拥有高速控制器的操作灵活性，而且具有阵列处理器的数字处理能力，TMS320DM642 的外围集成了非常完整的音频、视频和网络通信接口。其主要构成有：

3 个可配置的视频端口(VPORT 0~2)能够与通用的视频编、解码器实现无缝连接，支持多种视频分辨率及视频标准，支持 RAW 视频输入/输出，传输流模式；

1 个(10/100)Mb/s 以太网接口(EMAC)，符合 IEEE 802.3 标准；

1 个多通道带缓冲音频串行端口(McASP)，支持 I2S, DIT, S/PDIF, IEC60958-1, AES-3、CP-430 等音频格式；

2 个多通道带缓冲串行端口(McBSP)，采用 RS232 电平驱动；

1 个 VCXO 内插控制单元(VIC)，支持音/视频同步；

1 个 32 位、66 MHz、3.3 V 主/从 PCI 接口，遵循 PCI2.2 规范；

1 个用户可配置的 16/32 主机接口(HPI)；

1 个 16 位通用输入/输出端口(GPIO)；

1 个 64 位外部存储器接口(EMIF)，能够与大多数异步存储器(SRAM、EPROM)及同步存储器(SDRAM, SBSRAM, ZBT SRAM, FIFO)无缝连接，最大可寻址外部存储器空间为 1024 MB；

1 个具有 64 路独立通道的增强型直接内存访问控制器(EDMA)；

1 个数据管理输入/输出模块(MDIO)；

1 个 I<sup>2</sup>C 总线模块；

3 个 32 位通用定时器；

1 个符合 IEEE 1149.1 标准的 JTAG 接口及子板接口等。

4) TI 公司其他的 DSP 芯片

TMS320C8x 是包含 4 个定点处理器与 1 个精简指令集处理器的多 DSP 芯片，可应用于视频会议与虚拟环境领域；TMS320AV7000 是针对机顶盒需求设计的 DSP 芯片。TI 公司的 TMS320C3x、TMS320C4x 和 TMS320C8x 属于支持浮点运算的 DSP 芯片，TMS320C2x、TMS320C2xx、TMS320C5x、TMS320C54x 属于支持定点运算的 DSP 芯片，而 TMS320C6x 则支持两种运算。

### 1.3.2 AD 公司的 DSP 芯片

美国 AD 公司的 DSP 芯片在 DSP 芯片市场上也占有一定的份额。与 TI 公司相比，AD 公司的 DSP 芯片有自己的特点，如系统时钟一般不经分频直接使用，串行口带有硬件压扩，可从 8 位 EPROM 引导程序，可编程等待状态发生器等。

AD 公司的 DSP 芯片可分为定点 DSP 芯片和浮点 DSP 芯片。定点 DSP 芯片的程序字长为 24 位，数据字长为 16 位；运算速度较快，内部具有较为丰富的硬件资源，一般具有 2 个串行口、1 个内部定时器和 3 个以上的外部中断源，此外还提供 8 位 EPROM 程序引导