

集成电路制造技术教程

Manufacture Technology Course of Integrated Circuit

李惠军 编著



清华大学出版社



集成电路制造技术教程

Manufacture Technology Course of Integrated Circuit

李惠军 编著

清华大学出版社

北京

内 容 简 介

本教材本着深入浅出、通俗易懂、内容全面、操作性强等编写原则,简化了不少理论性的推导及内容,使得本书接近于一本较为实用的工具书特征,既符合本科院校的系统化教学需要,又适用于高等高职高专院校的可操作性要求,也可用于半导体器件及集成电路芯片晶圆制造企业的技术培训。

本课程教学内容讲授现代集成电路制造基础工艺,重点阐述核心及关键制造工艺的基本原理。教学内容共分为15章。前9章以常规平面工艺为主要教学内容,包括:集成制造技术基础;硅材料及衬底制备;外延生长工艺原理;氧化介质薄膜生长;半导体的高温掺杂;离子注入低温掺杂;薄膜气相淀积工艺;图形光刻工艺原理;掩膜制备工艺原理等章节。后6章包括:超大规模集成工艺;集成结构测试图形;电路管芯键合封装;工艺过程理化分析;管芯失效及可靠性;芯片产业质量管理等教学内容。

本书内容丰富、文字简练、图文并茂、结合实际,较为详尽地阐述了当代集成电路制造领域的核心知识点。本课程教学安排为三学分(48学时)为宜,任课教师可根据本校的教学大纲设置适当取舍教学内容,统筹教学学时的安排。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

图书在版编目(CIP)数据

集成电路制造技术教程/李惠军编著. —北京:清华大学出版社,2014
ISBN 978-7-302-37032-1

I. ①集… II. ①李… III. ①集成电路工艺—教材 IV. ①TN405

中国版本图书馆CIP数据核字(2014)第143069号

责任编辑:刘向威 薛 阳

封面设计:何凤霞

责任校对:梁 毅

责任印制:李红英

出版发行:清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址:北京清华大学学研大厦A座 邮 编:100084

社总机:010-62770175 邮 购:010-62786544

投稿与读者服务:010-62776969, c-service@tup.tsinghua.edu.cn

质 量 反 馈:010-62772015, zhiliang@tup.tsinghua.edu.cn

课 件 下 载: <http://www.tup.com.cn>, 010-62795954

印 刷 者:北京富博印刷有限公司

装 订 者:北京市密云县京文制本装订厂

经 销:全国新华书店

开 本:185mm×260mm 印 张:20.5 字 数:512千字

版 次:2014年9月第1版 印 次:2014年9月第1次印刷

印 数:1~3000

定 价:39.00元

编 者 的 话

其实,许多要讲的话、学习本书前想要告诉读者的话,都已经迫不及待地写到本书的绪论里了。

为什么要编写这部书呢?本课程为普通高校、高等职业院校电子科学技术、集成电路制造工程、微电子技术等专业方向的专业必修课,也是集成电路芯片制造企业的培训必修课程。我认为,本书所涉及的内容都是大学微电子技术和集成电路设计等相关专业的在校生产所必须掌握的。我不否认,在微电子业界内有这样的观点:如今已进入了集成工艺过程的高度自动化控制阶段、工艺级设计的高度计算机化阶段、集成电路的设计已与工艺无关的阶段。一句话,微电子领域的技术人员甚至无须了解集成电路制造工艺过程的基本原理和细节。我可以负责任地说,此观点有误。其一,再高度自动化的设备,也是由人来控制的,不能够知其然而不知其所以然;其二,实现集成电路制造工艺的计算机仿真,并最终完成工艺级的模拟、验证、设计和工艺条件的优化实验,都是建立在工艺过程的建模基础之上的。工艺模拟精度的调试首先必须把握住工艺过程的细节。否则,工艺级别的设计和优化就无从谈起。所有这些都告诉我们,集成电路制造工艺原理是从事集成电路底层设计和微电子领域生产、研究的技术人员所必须掌握的。

当代集成电路的设计大体上分为顶层设计和底层设计两大部分。所谓顶层设计,泛指系统级的描述、仿真、综合与验证环节,又被称为 ECAD 设计层次。所谓底层设计,又被称为 TCAD 设计层次,大体上包括布局布线、版图设计与优化、互连设计及寄生参数的提取、工艺级仿真及器件物理特性级的模拟和验证。可见,特别是集成电路的底层设计知识,是微电子和集成电路设计相关专业的学生所必备的知识。而底层设计知识与集成电路工艺制程关系密切。

作者从事该类课程的教学及该领域的教学研究已有 35 年,本书集中了作者在该领域多年的教学实践及科学研究成果,在笔者多部教材与著作的基础之上精心提炼,为当前半导体器件及集成电路制造产业的发展、为当前普通高等院校及高等高职高专类院校微电子与集成电路类专业的教学需要量身定做、编写而成。

本教材本着深入浅出、通俗易懂、内容全面、操作性强等编写原则,简化了不少理论性的推导及内容,使得本书接近于一本较为实用的工具书特征,既符合本科院校的系统化教学需要,又适用于高等高职高专类院校的可操作性要求,也可用于半导体器件及集成电路芯片晶圆制造企业的技术培训。

学习本书的课堂学时以 3 学分、48 学时为宜。学习本课程,为达到更好的学习效果,山

东大学孟尧微电子研发中心另有《集成电路制造技术》交互式、多媒体教学辅助课件及《现代集成电路制造技术——原理与实践》多媒体、交互式、立体化教程供选购。可与山东大学孟尧微电子研发中心联系：<http://www.sdmy.sdu.edu.cn>。

在本书将要出版之际，我要特别感谢北京大学吉利久教授、清华大学杨之廉教授、东南大学王志功教授、北京工业大学吴武臣教授、董利民教授和北京理工大学仲顺安教授对笔者的一贯支持；在笔者教学、科研和本书成书的过程中，孟尧微电子研发中心的研发团队和我的研究生们给予了我极大的帮助，在此一并致谢。

我的学生张培伟作为《现代集成电路制造技术——原理与实践》多媒体、交互式、立体化教程的系统核心开发者，对我的教学资源开发的帮助是巨大的。我的学生马风勇精心完成了本书全部教学插图的电脑绘制任务，绘制的各类教学用图十分精致，为本书增色不小。借此机会，向这两位同学鸣谢。

该教材多年来的教学应用得到了社会同人一定的认可，算是对所有关心和帮助过我的同事、朋友和学生们的回馈，这当然是我最大的欣慰。

限于作者的水平及成书时间的关系，书中不妥和错误之处在所难免，诚望读者批评指正、不吝赐教。

李惠军

2014年2月于山东大学

目 录

CONTENTS

绪论	1
本章小结	10
习题与解答	11
第 1 章 集成制造技术基础	12
1.1 常规集成电路制造技术基础 ^[1,2]	12
1.1.1 常规双极晶体管的工艺结构	12
1.1.2 常规双极性晶体管平面工艺流程	16
1.2 常规 PN 结隔离集成电路工艺 ^[3,4]	16
1.2.1 常规 PN 结隔离集成电路的工艺结构	16
1.2.2 常规 PN 结隔离集成电路的工艺流程	18
本章小结	19
习题与解答	20
参考文献	21
第 2 章 硅材料及衬底制备	22
2.1 半导体材料的特征与属性 ^[1,2,3]	23
2.2 半导体材料硅的结构特征	23
2.3 半导体单晶制备过程中的晶体缺陷 ^[4,5]	24
2.4 集成电路技术的发展和硅材料的关系 ^[6,7]	28
2.5 半导体硅材料及硅衬底晶片的制备	30
2.6 半导体硅材料的提纯技术	31
2.6.1 精馏提纯四氯化硅技术及其提纯装置	31
2.6.2 精馏提纯四氯化硅的产业化流程	32
2.7 半导体单晶材料的制备流程 ^[8,9,10]	33
2.8 硅单晶的各向异性在管芯制造中的应用	37
本章小结	38
习题与解答	40

参考文献	41
第3章 外延生长工艺原理	42
3.1 关于外延生长技术 ^[1~6]	42
3.2 外延生长工艺方法概论	47
3.2.1 典型的水平反应器硅气相外延生长系统简介	48
3.2.2 硅化学气相淀积外延生长反应过程的一般描述 ^[7~9]	48
3.3 常规硅气相外延生长过程的动力学原理 ^[10~12]	51
3.4 常规硅气相外延生长过程的结晶学原理	53
3.5 关于气相外延生长的工艺环境和工艺条件 ^[13~15]	55
3.5.1 外延生长过程中的掺杂	55
3.5.2 外延生长速率与反应温度的关系 ^[16,17]	56
3.5.3 外延生长层内的杂质分布 ^[18,19]	56
3.5.4 外延生长缺陷	57
3.5.5 外延生长之前的氯化氢气相抛光	59
3.5.6 典型的外延生长工艺流程 ^[20,21]	59
3.5.7 工业化外延工序的质量控制	60
本章小结	60
习题与解答	63
参考文献	64
第4章 氧化介质薄膜生长	66
4.1 氧化硅介质膜的基本结构 ^[1~4]	66
4.2 二氧化硅介质膜的主要性质	68
4.3 氧化硅介质膜影响杂质迁移行为的内在机理 ^[5~12]	69
4.4 氧化硅介质膜的热生长动力学原理 ^[13~15]	72
4.5 典型热生长氧化介质膜的常规生长模式 ^[16,17]	75
本章小结	77
习题与解答	82
参考文献	83
第5章 半导体的高温掺杂	85
5.1 固体中的热扩散现象及扩散方程 ^[1~9]	87
5.2 常规高温热扩散的数学描述 ^[10,11]	90
5.2.1 恒定表面源扩散问题的数学分析	90
5.2.2 有限表面源扩散问题的数学分析	92
5.3 常规热扩散工艺简介	93
5.3.1 典型的常规液态源硼扩散	93
5.3.2 典型的常规液态源磷扩散	93

5.3.3 典型的常规固态氮化硼源扩散	94
5.4 实际扩散行为与理论分布的差异	94
5.4.1 发生在氧化硅-硅界面处的杂质再分布行为	94
5.4.2 发生在氧化过程中的氧化增强扩散行为 ^[12]	96
5.5 扩散行为的仿真及影响扩散行为的效应	97
5.5.1 杂质热扩散及热迁移工艺模型	97
5.5.2 氧化增强扩散模型	98
5.5.3 对杂质在可动界面处变化的一维描述	98
5.5.4 对杂质在可动界面处变化的二维描述	99
5.5.5 对常规扩散行为进行的二维描述	99
5.6 深亚微米工艺仿真系统所设置的小尺寸效应模型	100
本章小结	101
习题与解答	104
参考文献	106
第 6 章 离子注入低温掺杂	107
6.1 离子注入掺杂技术的特点 ^[1]	107
6.2 关于离子注入技术的理论描述 ^[2~6]	109
6.3 关于离子注入损伤	112
6.4 离子注入退火 ^[7]	115
6.5 离子注入设备 ^[8~11]	117
6.6 离子注入的工艺实现 ^[12~16]	119
本章小结	121
习题与解答	126
参考文献	127
第 7 章 薄膜气相淀积工艺	128
7.1 常用的几种化学气相淀积方法 ^[1~13]	129
7.1.1 常压化学气相淀积	130
7.1.2 低压化学气相淀积	131
7.1.3 等离子体增强化学气相淀积	133
7.2 晶圆 CVD 加工需求最多的几种介质薄膜 ^[14]	134
7.2.1 二氧化硅介质薄膜	134
7.2.2 多晶硅介质薄膜	135
7.2.3 氮化硅介质薄膜	137
7.3 化学气相淀积的安全性 ^[15~18]	138
本章小结	138
习题与解答	143
参考文献	144

第 8 章 图形光刻工艺原理	145
8.1 关于光致抗蚀剂 ^[1~9]	147
8.2 典型的光刻工艺原理 ^[10,11]	151
8.2.1 涂胶工序.....	151
8.2.2 前烘工序.....	152
8.2.3 曝光工序.....	152
8.2.4 显影工序.....	153
8.2.5 坚膜工序.....	153
8.2.6 腐蚀工序.....	153
8.2.7 去胶工序.....	153
本章小结.....	155
习题与解答.....	158
参考文献.....	159
第 9 章 掩膜制备工艺原理	160
9.1 集成电路掩膜版制备简述 ^[1~4]	160
9.2 光刻掩膜版设计和制备的基本过程	160
9.2.1 原图绘制.....	160
9.2.2 初缩.....	162
9.2.3 精缩与分步重复.....	162
9.3 当代计算机辅助掩膜制造技术	163
9.3.1 原图数据处理系统.....	163
9.3.2 版图修改.....	165
9.3.3 版图验证.....	165
9.3.4 版图尺寸修正.....	165
本章小结.....	168
习题与解答.....	169
参考文献.....	170
第 10 章 超大规模集成工艺	171
10.1 当代微电子技术的飞速发展与技术进步 ^[1,2]	171
10.2 当代超深亚微米级层次的技术特征 ^[3]	172
10.3 超深亚微米层次下的小尺寸效应 ^[4,5]	173
10.3.1 热载流子退化效应 ^[6~8]	173
10.3.2 短沟道效应 ^[9,10]	173
10.3.3 漏、源穿通效应.....	174
10.3.4 载流子速度饱和效应	174
10.4 典型的超深亚微米 CMOS 制造工艺 ^[11,12]	174

10.5 超深亚微米 CMOS 工艺技术模块简介	177
10.5.1 CMOS 体结构中的隔离工艺模块	178
10.5.2 CMOS 体结构中阱结构形成工艺模块 ^[13,14]	179
10.5.3 CMOS 体结构中自对准硅化物形成工艺模块	181
10.5.4 小尺寸 MOS 器件轻掺杂漏技术 ^[15~17]	182
10.5.5 大规模集成电路多层互连技术 ^[18~23]	183
10.5.6 集成电路互连表面的平坦化技术 ^[24~26]	185
本章小结	186
习题与解答	187
参考文献	189
第 11 章 集成结构测试图形^[1~3]	191
11.1 微电子测试图形的配置及作用	192
11.2 常用的微电子测试结构及其测试原理简介	194
11.2.1 常用的扩散薄层电阻测试结构	194
11.2.2 用于 MOS 电容测定和 C-V 特性分析的测试结构	196
11.2.3 用于工艺过程腐蚀性能监控的测试结构	197
11.2.4 用于分辨率测定的测试结构	198
11.2.5 用于掩膜套刻精度测试的测试结构	198
11.3 微电子测试图形在集成电路工艺流片监控中的应用	199
本章小结	203
习题与解答	204
参考文献	205
第 12 章 电路管芯键合封装^[1~4]	206
12.1 集成电路晶圆芯片的减薄及划片技术	206
12.1.1 晶圆片的背面减薄	206
12.1.2 晶圆片的定向划片	207
12.2 集成电路晶圆管芯的装片技术	209
12.2.1 共晶焊装片方式	209
12.2.2 聚合物黏接装片方式	209
12.3 集成电路管芯内引线键合工艺	210
12.3.1 管芯内引线键合用引线材料	211
12.3.2 常用的管芯内引线键合工艺	212
12.4 集成电路管芯的外封装技术	213
本章小结	214
习题与解答	216
参考文献	217

第 13 章 工艺过程理化分析^[1~3]	218
13.1 集成电路生产过程中进行理化分析的目的	218
13.2 IC 生产中常用的理化分析仪器	220
13.2.1 扫描电子显微镜	220
13.2.2 电子微探针	223
13.2.3 扫描俄歇微探针	224
13.2.4 离子探针显微分析仪	226
13.2.5 透射电子显微镜	228
13.2.6 透射扫描电子显微镜	230
本章小结	231
习题与解答	232
参考文献	233
第 14 章 管芯失效及可靠性	234
14.1 半导体器件的可靠性及其包含的内容	234
14.2 集成电路常见的失效模式和失效机理 ^[1~3]	236
14.3 关于金属化系统的失效	238
14.3.1 铝层的电迁移造成的失效	238
14.3.2 氧化层台阶处金属膜断裂造成的失效	239
14.4 高能粒子辐射造成的失效行为	239
14.4.1 位移辐射效应	239
14.4.2 电离辐射效应	239
14.5 辐射效应对硅集成电路性能的影响	240
14.5.1 辐射效应对双极性集成电路性能的影响	240
14.5.2 辐射效应对 MOS 集成电路性能的影响	240
14.6 集成电路性能的可靠性保证	241
14.6.1 电路性能设计	242
14.6.2 电路结构设计	242
本章小结	244
习题与解答	246
参考文献	248
第 15 章 芯片产业质量管理	249
15.1 质量管理理论基础 ^[1~10]	249
15.2 集成电路芯片产业的生产管理模式 ^[11~13]	252
15.2.1 管理体制的选择	252
15.2.2 管理体制的特点	253
15.2.3 生产计划的管理	254

15.3 集成电路芯片产业的技术管理模式 ^[14~16]	257
15.4 集成电路芯片产业的质量管理	260
本章小结	261
习题与解答	263
参考文献	265
附录 A 集成制造术语详解	266
附录 B 集成电路制造技术缩略语	299
附录 C 常用系数	312
附录 D 集成电路制造技术领域常用科学数据	313

绪 论

学习这门课程的过程,就是引导着你们走进“半导体的王国”的过程!首先,你会听到一个“美丽”的故事,这个�故事的信息量之大,给你带来的震撼之强,一定会出乎你的预料。越早地受到这样的震撼,会越早地激发出你超乎常人的智慧。

这个故事“主角”是谁呢?这个“主角”和我们一起居住在地球上,并且广泛存在于我们脚下的地壳中。这个“主角”可是“大明星”,它的名字叫做“硅”。在此之前,你可能不曾想到,从巨大的岩石到细小的沙粒,“硅”无处不在。然而,“硅”是那样的不起眼,以至于人们千百年来都未曾感知到“硅”的存在及“硅”的奇妙之处。直到近代出现了载入人类发展历史的巨大“奇迹”,那就是人类发现了“半导体”的存在。于是,“奇迹”一个接着一个。由电子管到晶体管,由晶体管到集成电路,人们终于开创出了科学之路,将人类带入了“微电子时代”。毫无疑问,如果没有半导体和集成电路,人类就没有高度现代化的今天。

跟着这门课程走进“半导体的王国”,你会了解到近百年来电子技术的发展轨迹。若将硕大的电真空器件与极其小巧的晶体管放在一起,就会形成巨大的反差;大直径的单晶硅晶柱及大直径的晶圆会给你带来无限的遐想。至此,你就身不由己地走进了“半导体的王国”。你会不由自主地感叹:世界真奇妙!

自20世纪40年代中期,科学家们就对半导体材料产生了浓厚的兴趣。第一只“晶体管”的发明就预示着晶体管在不远的将来会取代当时还处于鼎盛时期的电子器件——真空电子管。如图0-1所示,一只硕大的、玻璃壳封装的大功率真空电子管和它右下角的一枚电学参数与其十分接近的大功率晶体管,将两者放在一起,可谓对比强烈。

以各类二极管和各类三极管为代表的是常规晶体管(统称为半导体器件)、集成电路就是以硅片为载体(通常称为衬底),经过完整而冗长的精密、细微的加工而完成的,如图0-2所示。

在现代集成电路制造工艺原理课程中,半导体硅材料始终是主角。硅在地球上的含量是极大的。从自然界采集到的富含硅成分的化合物,经过产业化物化精馏提纯而得




图0-1 电子管与晶体管

到高纯度的多晶硅。以高纯多晶硅为原料,经加工、掺杂得到符合集成电路制造要求的单晶硅棒。单晶硅棒再按特定的晶体取向要求切割成薄片,这就是人们通常所说的硅片。

1947年12月23日,世界上第一只晶体管诞生,主要发明者(见图0-3)是美国贝尔实验室的三位半导体物理学家:威廉·肖克莱、沃尔特·布拉顿和约翰·巴丁。1956年,他们因此项重大发明而被授予诺贝尔物理奖。

图0-4所描述的是第一只晶体管的发明者肖克莱在讲课的情景,由照片可见,肖克莱先生在向学生们讲授半导体中的能带理论。正是能带理论使半导体理论的研究步步深入,并取得了一系列重大的理论和应用成果。




图0-2 各类集成电路



图0-3 左起为巴丁、肖克莱和布拉顿




图0-4 肖克莱讲授半导体能带理论

晶体管很快成为计算机“理想的神经细胞”。在此之前,只有美国的军方和大型公司才有实力拥有像“电子管数字化计算机”这样的计算机。他们必须专门为它建造大型机房、配置极为复杂的工作条件,以使这个庞然大物(“电子管数字化计算机”)能够正常运转。你难以想象,“电子管数字化计算机”工作时犹如一头饥饿的美洲虎(十分惊恐而暴躁)在咆哮。开动并使它保持正常运行需要消耗大量的能量。晶体管、特别是能够包容数百万只晶体管的集成电路芯片的问世,使得计算器在奇迹般“瘦身”的同时,功能和性能更让世人为之惊叹。如今,学生们可以在他们的书包里携带远比当时的“电子管数字化计算机”先进得多的内嵌超大规模集成电路微处理器的计算器。学生们将它们置于课桌之上,给它配上几节五号电池即可正常工作。

1. 半导体及半导体工业的起源

图0-5是第一只晶体管的实物照片。第一只晶体管的问世,激发了人们对半导体材料和半导体材料特性的研究热潮。具有各种结构特征的半导体晶体管相继研究成功,特别是逐步完善的“硅晶体管外延平面工艺”使半导体器件的性能日趋完善。接着,将分立器件集成化、缩小器件的结构尺寸、降低器件的功耗摆在了科学家们的面前。特别是计算机技术对半导体器件的要求,一直是半导体工业高速发展的技术驱动力。可以说,半导体产业是伴随

着计算机技术的发展而发展起来的。集成电路也由小规模、中规模,逐步发展到大规模和超大规模。

当代的微电子产业是由半导体工业过渡而来的。集成电路追求高集成度、高速度、短开发周期和低成本、低功耗。力求更好地解决适应电子设备的小型化要求与不断增加的功耗和布线延迟之间的复杂矛盾。

随着科学技术的不断发展,晶体管已不能满足电子装置小型化、轻量化的要求。将分立器件“集成”化的愿望又在吸引着科学家们。随着半导体制造工艺的不断成熟,第一块“集成电路”很快问世了。1958年,第一块集成电路问世,带来了一场震撼世界的技术革命。计算机、卫星、导弹、通信设备、家用电器都离不开集成电路。它从根本上改变了我们的生活方式。集成电路的基础材料硅也一跃成为半导体材料中最耀眼的明星。图0-6为第一枚集成电路的实物照片。




图 0-5 第一只晶体管实物




图 0-6 第一枚集成电路

我们知道,Pentium III微处理器集成有2800万只晶体管,而Pentium 4微处理器则集成了4200万只晶体管。

Pentium 4微处理器比Pentium III微处理器有着更高的工作速度。回顾集成电路制造业的发展历史,有许多令人深思的东西值得我们去回味。

1965年,戈登·摩尔(Intel公司的创始人之一)注意到工程师们(其中大多数成为Intel公司的第一批雇员)取得了能使集成电路上单位面积内晶体管数目每年翻一倍的成绩。根据他对半导体行业和集成电路制造工艺技术及其发展趋势的了解与把握,他提出了被人们称为摩尔定律(Moore Law)的构想——这种增长速度将在未来十年左右的时间内继续保持下去。随着晶体管结构尺寸的进一步缩小和集成电路“集成度”的不断增加,势必使集成电路变得功能更强、价格更加便宜、模块化程度更高。四十多年过去了,半导体工业的发展突破了一个又一个看似不可能跨越的技术瓶颈,神奇地遵循着摩尔定律。图0-7和图0-8分别是1970年和1971年推出的大规模集成电路管芯照片。




图 0-7 1970 年第一块 1103DRAM 芯片




图 0-8 1971 年第一块 4004CPU 芯片

2. 半导体工业的发展规律

摩尔定律并不是科学界或自然界的一个定律,它只是对以往半导体业界技术规律的一种归纳和经验总结。摩尔定律描述了由不断改进的半导体制造工艺技术所带来的指数级增长的独特趋势和规律。摩尔定律的首次发表是在摩尔为美国 *Electronics* 杂志 35 周年庆典撰写的一篇文章里。时至 1975 年,半导体工艺技术的迅猛发展产生了超乎寻常的技术更新和技术进步,使得晶圆管芯的“集成度”一度超出摩尔的预言。于是,摩尔将翻倍的周期调整到了 24 个月,以给半导体技术有可能更加复杂而接近技术极限留下一定的空间,20 世纪 80 年代末,这个时间最终被确定为 18 个月。毫无疑问,在过去的 40 年里,摩尔定律起到了推动微电子技术科技进步的作用。

摩尔定律是一种总是具有滞后特征、人为既定的所谓定律。以它来预测未来是没有实际意义的。它只能是对过去的技术规律和技术总结的一种数学抽象,并将这种抽象转化为技术成就的肯定和技术驱动力。我们可以用微电子技术发展进程中的个例来阐述以上所说明的思想。例如,传统的光刻技术日益成为半导体集成电路制造工艺的技术瓶颈。在由 $0.18\mu\text{m}$ 向 $0.13\mu\text{m}$ 的工艺转换过程中,各大集成电路芯片制造厂商都遇到了很多困难(如现阶段在 CPU 制造过程中,晶体管本身存在的突出的漏电流问题)。“特征尺寸”更小的 90nm 工艺线因技术受限而迟迟实现不了规模化的量产。这一技术障碍导致了半导体集成电路芯片价格的攀升。摩尔定律因此而面临严峻的挑战,这是不足为怪的。

图 0-9 中的 Pentium 4 微处理器芯片是 Intel 公司推出的一款微处理芯片。这一款微处理器芯片的特征尺寸是 $0.18\mu\text{m}$ (使用 $0.18\mu\text{m}$ 工艺),主频为 1.7GHz,由 4200 万只晶体管组成。

显然,制约集成电路制造工艺技术的重要障碍之一是所谓的“光刻技术”。实施光刻技术的光刻工艺是 IC 制造的关键工序之一。微处理器(CPU)上复杂的元器件排布将稠密到连紫外激光也无法解决的程度。由于无法找到能够对更短波长的光吸收较少的特殊材料来做聚焦透镜,因此,业界必须找到一种新的方法克服这一障碍,以保证集成电路产业的稳定持续发展。




图 0-9 Pentium 4 微处理器芯片

半导体、微电子产业仍然是决定信息产业竞争力的根本所在。计算机网络产业将迎来全盛时期,生物产业将接踵而至,这一切将有待于微电子技术进步。硅技术作为半导体、微电子技术的核心技术,不会受到太大的威胁。迄今为止,强劲发展的仍是微细化技术。但微细化技术并不能决定一切,还有待电路级的仿真与验证技术、电路的分析与测试技术、器件级仿真技术、工艺级仿真技术、器件设计技术、整体工艺制造水平及封装技术的突破性进展和提高。

半导体、微电子技术的发展已历经半个多世纪,这期间,主要的技术驱动因素是计算机发展的技术需求。微电子产业伴随着计算机产业的成长而成长。近年来,半导体产业的技术牵引因素正从 PC(个人计算机)变为数字化信息家电,半导体产业更为关注的器件也从计算机专用电路转向信息家电所需要的系统芯片。

电子工业在过去 40 年得到了迅速的增长,这一增长一直被微电子学革命所驱动。20 世纪 60 年代初,在一片半导体芯片上制作几只晶体管,就被认为是划时代的。当时的数字计算机体积庞大,运算速度又极慢,且价格昂贵。图 0-10 是宏观与微观(蚂蚁与芯片)的有趣对比。

21 世纪是信息时代,是新材料和先进技术迅速发展和广泛应用的时代,是人类向空间、海洋、地球内部不断拓展的世纪,是自然科学发生重大变革、取得突破性进展的时代。科学技术的发展、




图 0-10 宏观与微观——蚂蚁与芯片