



电子设计与嵌入式开发实践丛书

面向FPGA/CPLD初学者，实例丰富，深入浅出，带您轻松入门！

配套资源丰富，可通过网站论坛和书友会与作者互动！

Altera公司大学计划中国区经理作序推荐！



Practice-based Learning of FPGA Logic Level Design

FPGA设计

实战演练（逻辑篇）


吴厚航 编著

Wu Houhang



清华大学出版社

 电子设计与嵌入式开发实践丛书



Practice-based Learning of FPGA Logic Level Design

FPGA设计
实战演练 (逻辑篇)

吴厚航 编著
Wu Houhang

清华大学出版社
北京

内 容 简 介

本书面向广大的FPGA/CPLD初学者,从零基础开始讲述FPGA/CPLD以及相关的基础知识,并以一个支持各种入门、进阶的子母板形式的学习套件为实验平台,针对Altera公司的Cyclone III器件量身打造的24个应用实例贯穿其中。实例讲解深入浅出,不仅有基本的Verilog语法讲解,也有设计思路和背景知识的详细描述;开发工具(Quartus II + ModelSim)的使用更是手把手、图文并茂地展示给读者。

本书内容由浅入深,很适合广大可编程逻辑器件的初学者作为入门和进阶的教材,也适合作为电子信息、计算机等专业本科生、研究生以及具有一定电子专业知识背景的电子工程师的参考用书。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

图书在版编目(CIP)数据

FPGA设计实战演练(逻辑篇)/吴厚航编著. —北京:清华大学出版社,2015

电子设计与嵌入式开发实践丛书

ISBN 978-7-302-37543-2

I. ①F… II. ①吴… III. ①可程序逻辑器件—系统设计 IV. ①TP332.1

中国版本图书馆CIP数据核字(2014)第174634号

责任编辑:刘 星

封面设计:迷底书装

责任校对:梁 毅

责任印制:杨 艳

出版发行:清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址:北京清华大学学研大厦A座 邮 编:100084

社总机:010-62770175 邮 购:010-62786544

投稿与读者服务:010-62776969, c-service@tup.tsinghua.edu.cn

质 量 反 馈:010-62772015, zhiliang@tup.tsinghua.edu.cn

课 件 下 载: <http://www.tup.com.cn>, 010-62795954

印 刷 者:北京富博印刷有限公司

装 订 者:北京市密云县京文制本装订厂

经 销:全国新华书店

开 本:185mm×260mm

印 张:20.75

字 数:515千字

版 次:2015年1月第1版

印 次:2015年1月第1次印刷

印 数:1~2500

定 价:55.00元

序言

很高兴再次为吴厚航(网络大名:特权同学)的书《FPGA 设计实战演练(逻辑篇)》作序。

逻辑与时序是 FPGA 设计的核心,也是所有学习 FPGA 设计的根本。

大学里学习的数字电路,讲的就是逻辑。要成为合格的工程师,首先要具备“逻辑”思维;其次还要了解和掌握数字电路、FPGA 本身的硬件结构特点和软件的使用方法,才能设计出所希望得到的产品。

那么,时序在 FPGA 中扮演的角色更加不能或缺,它是完成逻辑功能的流程实现。数字电路中的时钟信号就好比人的心脏,整个电路的运作完全靠它来实现。在完成宏伟的“逻辑”定制之后,能否顺利地忠于设计者的思路去很好地执行计划,就要靠“时序”了。

FPGA 由最初的“粘合逻辑”发展到今天的“SoC-片上系统”,最根本的原因是 FPGA 包含了所有数字电路的元素。其突出的特点是灵活、并行运算速度最快、客户化定制、在线可重构等,是其他可编程器件(如 CPU、GPU、DSP)所不具备的重要特征。

目前,最热门的技术在 FPGA 上上演:OpenCL、SoC、Hard-Floating DSP 等,使得 FPGA 有一统天下的趋势。我希望特权同学能在这几个方面有所斩获,使广大 FPGA 爱好者、工程师以及在校和将要走上工作岗位的同学们能够分享他的经验。

我推荐这本书,同时也希望特权同学能再接再厉,不断地写出更优秀的作品。

陈卫中

Altera 公司大学计划中国区经理

2014 年 10 月于成都

Preface

前言

FPGA 技术在当前的电子设计领域越来越火热,它的成本虽然还是高高在上,但是它给电子系统所带来的不可限量的速度和带宽,及其在灵活性、小型性方面的优势,越来越被各种对性能要求高、偏重定制化需求的开发者所青睐。因此,越来越多的电子工程师和电子专业在校学生希望能够掌握这门技术。而一门电子技能,单凭几本初级入门图书是很难掌握的。笔者结合自身的学习经历,为广大学习者量身打造了子母板形式的 FPGA 硬件开发学习平台。基于这个平台,配套本书的各种基础概念阐释和例程讲解,相信可以帮助读者快速地掌握这一门新技术。

本书面向广大的 FPGA/CPLD 初学者,从零基础开始讲述 FPGA/CPLD 以及相关的基础知识,并以一个支持各种入门、进阶的子母板形式的学习套件为实验平台,针对 Altera 公司的 Cyclone III 器件量身打造的 24 个应用实例贯穿其中。实例讲解深入浅出,不仅有基本的 Verilog 语法讲解,也有设计思路和背景知识的详细描述;开发工具(Quartus II + ModelSim)的使用更是手把手图文并茂地展示给大家。

全书共 11 章。

第 1 章是基础中的基础,讲述可编程器件的一些基本概念、主要应用领域、相比于传统技术的优势以及开发流程。

第 2 章从最基础的 0 和 1 开始回顾数字电路的基础,深入探讨读者所关心的可编程器件的内部架构和原理。

第 3 章对后续例程中将要使用到的硬件开发学习平台进行介绍,深入详细地剖析整个实验平台的硬件板级设计。

第 4 章讲述开发环境的搭建,解决读者在学习上的最棘手的“软”问题。

第 5 章是 HDL 语言基础,介绍使用最广泛的 Verilog 语言的基本语法及优良的代码书写规范和风格。

第 6 章手把手地带领读者完成 11 个最基本的入门实例。

第 7 章用 6 个实例来熟悉 FPGA 除了逻辑资源以外的其他丰富资源,如 PLL 和可配置为 ROM、RAM、FIFO 的内嵌存储器资源。

第 8 章用 2 个实例着重时序设计的应用解析。

第 9 章是设计仿真概述。

第 10 章用 4 个实例来展示 FPGA 的一些灵活、实用的在线调试手段。

Foreword

第 11 章是一个完整的视频图像采集工程实例。

本书有对基础理论知识专门的讲解,也有非常详细的实例演练和讲解,更多的是在实践中传递实用的设计技巧和方法。书中内容由浅入深,很适合广大可编程逻辑器件的初学者作为入门和进阶的教材,也适合作为电子信息、计算机等专业本科生、研究生以及具有一定电子专业知识背景的电子工程师的参考用书。

在此要感谢广大的 FPGA/CPLD 爱好者们,你们的学习热情是我编写此书的源动力。感谢就职于骏龙科技的“师弟”张亚峰一直以来给予的技术支持。另外,也要特别感谢著名电子网站 EDN China 的王志华和 Tina,ChinaAET 的杨晖、曾超宇、乐卫平、陈颖莹和贾志梅,电子发烧友的高美笛和钱姗姗,你们为广大网友们提供了一个非常友好的交流互动平台。

最后,要向我的家人致敬,你们是我前进路上最坚强的后盾,尤其要感谢我的妻子一直以来所给予我的鼓励和支持。身为一名基督徒,我同时也要感谢那些或在网络上,或在家庭聚会中相互扶持、相互鼓励的兄弟姐妹们,我的人生因你们变得愈加平安、满足和喜乐,这是我能够一直积极向上、精力充沛地面对工作和生活的秘诀。


吴厚航(特权同学)

2014 年 10 月于上海

附:

书中给出的源代码都经过了实际项目的经验,读者可在清华大学出版社网站(www.tup.com.cn)本书页面下载相关的源代码。

本书所讲述的内容基于以下的硬件开发套件,如有需要请与作者联系。



欢迎读者朋友们加入作者在 EDN China 网站创建的 FPGA/CPLD 助学小组和书友会,可以与作者以及众多同行高手们相互交流学习。

吴厚航【网名 特权同学】: 热爱 FPGA 开发设计工作,擅长记录、分析并总结经验及技巧。个人技术博客在业内有极佳的口碑。在著名电子网站 EDN China 创建的 FPGA/CPLD 助学小组成员过万,提供了众多适合入门和进阶的 FPGA/CPLD 实验例程以及相关资料,帮助众多的初学者迈入 FPGA 开发的殿堂。已出版《深入浅出玩转 FPGA》、《FPGA/CPLD 边练边学——快速入门 Verilog/VHDL》、《爱上 FPGA 开发——特权和你一起学 NIOS II》、《FPGA 快速系统原型设计权威指南》(译者)等广受好评的 FPGA 技术图书。

个人博客:

http://bbs.ednchina.com/BLOG_ilove314_178509.HTM

<http://blog.chinaaet.com/ilove314>

http://www.eefocus.com/ilove314/blog/cate_9457_0.html

FPGA/CPLD 助学小组:

http://group.ednchina.com/GROUP_GRO_14596_1375.HTM

特权同学 FPGA 书友会:

http://group.ednchina.com/GROUP_GRO_14596_1957.HTM

本书开发套件资料共享:

<http://pan.baidu.com/s/1c0nf6Qc>

本书开发套件购买链接:

<http://myfpga.taobao.com>

目 录

第 1 章 概念扫盲	1
1.1 FPGA 简单入门	1
1.2 FPGA 应用领域	4
1.3 FPGA 的优势	5
1.4 开发流程	6
思考	7
第 2 章 逻辑设计基础	8
2.1 0 和 1——精彩世界由此开始	8
2.2 表面现象揭秘——逻辑关系	10
2.3 内里本质探索——器件结构	14
思考	18
第 3 章 实验平台板级设计	19
3.1 FPGA 板级电路设计五要素	19
3.1.1 能量供应——电源电路	21
3.1.2 心脏跳动——时钟电路	22
3.1.3 状态初始——复位电路	24
3.1.4 灵活定制——配置电路	24
3.1.5 自由扩展——外设电路	25
3.2 FPGA 核心板设计	26
3.2.1 读懂器件手册	26
3.2.2 核心板电路设计架构	28
3.2.3 电源电路设计	30
3.2.4 时钟和复位电路设计	31
3.2.5 配置电路设计	34
3.2.6 SDRAM 电路设计	38
3.2.7 引脚分配规划和扩展 I/O 电路	39

Contents

3.3	扩展子板设计	40
3.3.1	基本外设子板	41
3.3.2	LCD 显示驱动子板	45
3.3.3	VGA 显示驱动子板	50
3.3.4	USB 和 UART 串口子板	54
3.3.5	超声波与视频采集子板	60
思考		64
第 4 章	开发工具简介	65
4.1	软件下载和 license 申请	65
4.2	Quartus II 的安装	68
4.3	ModelSim-Altera 的安装	71
4.4	USB-Blaster 的驱动安装	71
思考		73
第 5 章	Verilog 语法概述	74
5.1	语法学习的经验之谈	74
5.2	可综合的语法子集	76
5.3	代码风格与书写规范	82
思考		95
第 6 章	入门实例	96
6.1	分频计数之 LED 闪烁	96
6.1.1	功能概述	96
6.1.2	设计说明	96
6.1.3	源码解析	110
6.1.4	板级调试	111
6.2	分频计数之蜂鸣器	112
6.2.1	功能概述	112
6.2.2	设计说明	113
6.2.3	源码解析	116
6.2.4	板级调试	116
6.3	流水灯控制	117
6.3.1	功能概述	117
6.3.2	设计说明	117
6.3.3	源码解析	120
6.3.4	板级调试	121
6.4	模式流水灯	121
6.4.1	功能概述	121
6.4.2	设计说明	122

6.4.3	源码解析	126
6.4.4	板级调试	127
6.5	数码管显示驱动	127
6.5.1	功能概述	127
6.5.2	设计说明	128
6.5.3	源码解析	131
6.5.4	板级调试	134
6.6	LCD 显示驱动	134
6.6.1	功能概述	134
6.6.2	设计说明	135
6.6.3	源码解析	137
6.6.4	板级调试	140
6.7	LCD 的 32 级红色显示	141
6.7.1	功能概述	141
6.7.2	设计说明	141
6.7.3	源码解析	141
6.7.4	板级调试	143
6.8	VGA/SVGA 显示驱动	144
6.8.1	功能概述	144
6.8.2	设计说明	145
6.8.3	源码解析	153
6.8.4	板级调试	160
6.9	超声波测距数据采集	161
6.9.1	功能概述	161
6.9.2	设计说明	161
6.9.3	源码解析	163
6.9.4	板级调试	164
6.10	倒车雷达	167
6.10.1	功能概述	167
6.10.2	设计说明	167
6.10.3	源码解析	168
6.10.4	板级调试	170
6.11	UART 串口收发测试	171
6.11.1	功能概述	171
6.11.2	设计说明	171
6.11.3	源码解析	173
6.11.4	板级调试	182
第 7 章	片内资源应用	184
7.1	PLL 配置	184

7.1.1	功能概述	184
7.1.2	源码解析	188
7.1.3	板级调试	189
7.2	片内存储器应用之 ROM	189
7.2.1	功能概述	190
7.2.2	设计说明	191
7.2.3	源码解析	199
7.2.4	板级调试	200
7.3	片内存储器应用之单口 RAM	204
7.3.1	功能概述	204
7.3.2	设计说明	204
7.3.3	源码解析	210
7.3.4	板级调试	211
7.4	片内存储器应用之移位寄存器	212
7.4.1	功能概述	212
7.4.2	设计说明	213
7.4.3	源码解析	216
7.4.4	板级调试	218
7.5	片内存储器应用之 FIFO	219
7.5.1	功能概述	219
7.5.2	设计说明	219
7.5.3	源码解析	224
7.5.4	板级调试	227
7.6	基于 FPGA 内嵌 RAM 的 LCD 字符显示	227
7.6.1	功能概述	227
7.6.2	设计说明	228
7.6.3	源码解析	236
7.6.4	板级调试	240
思考		241
第 8 章	时序设计实例	242
8.1	时序分析基础	242
8.1.1	基本的时序分析理论	242
8.1.2	时钟、建立时间和保持时间	245
8.1.3	基本时序路径	247
8.1.4	reg2reg 路径的时序分析	249
8.2	VGA 驱动接口时序设计	251
8.3	CMOS 摄像头接口时序设计	261
第 9 章	设计仿真	271
9.1	仿真验证概述	271

9.2 ModelSim 软件概述	275
思考	278
第 10 章 在线调试实例	279
10.1 基于 FPGA 的在线系统调试概述	279
10.2 基于 In-System Logic Analyzer 的 UART 串口接收数据采集	281
10.2.1 功能概述	281
10.2.2 设计说明	282
10.2.3 源码解析	284
10.2.4 板级调试	285
10.3 基于 In-System Sources and Probes Editor 的 A/D 采集	286
10.3.1 功能概述	286
10.3.2 设计说明	287
10.3.3 源码解析	290
10.3.4 板级调试	293
10.4 基于 In-System Sources and Probes Editor 的 D/A 采集	295
10.4.1 功能概述	295
10.4.2 设计说明	295
10.4.3 源码解析	297
10.4.4 板级调试	301
10.5 基于 In-System Memory Content Editor 的 LCD 实时显示字符更改	302
10.5.1 功能概述	302
10.5.2 设计说明	302
10.5.3 源码解析	303
10.5.4 板级调试	303
思考	305
第 11 章 视频图像采集设计	306
11.1 CMOS 摄像头应用背景与驱动原理	306
11.2 视频采集系统设计概述	307
11.3 I ² C 接口配置模块设计	309
11.4 视频流采集设计	313
11.5 SDRAM 控制器设计	315
11.6 LCD 控制器设计	316
11.7 工程实践与板级调试	316
思考	316
参考文献	318

第1章

概念扫盲

1.1 FPGA 简单入门

在电子产品开发的各種关键器件中,FPGA 已经受到了越来越多的关注。如果说作为电子设计链中某个“小喽喽”角色的你,对 FPGA 还闻所未闻,那只能说明你 OUT 了。相信阅读此书的大多数读者,可能听说过 FPGA,但不是很了解;或者已经知道 FPGA 的存在,但不清楚近期的动向;或许打算在不久的将来对 FPGA 进行初步的尝试。不管怎样,只要您对 FPGA 感兴趣,那么就让我们一起踏出通往 FPGA 世界的第一步吧!

简单来说,FPGA 就是“可反复编程的逻辑器件”。如图 1.1 所示,这是一颗 Altera 公司最新的 Cyclone V FPGA 器件,从外观上看,貌似和一般的 CPU 芯片没有太大差别。




图 1.1 Altera 公司最新的 Cyclone V FPGA 器件

FPGA 取自 Field Programmable Gate Array 这 4 个英文单词的首个字母,译为“现场(Field)可编程(Programmable)门阵列(Gate Array)”。至于 FPGA 到底是什么,能够干什么,又有什么过人之处?可以把它和它的“师兄师弟”们摆在一起,一一呈现这些问题的答案。

1. FPGA 与 ASIC

抛开 FPGA 不提,读者一定都很熟悉 ASIC。所谓 ASIC,即专用集成电路(Application specific integrated circuit)的简称,在电子产品中,它无所不在,还真是比 FPGA 普及得多。但是 ASIC 的功能相对固定,它是为了专一功能而生的,希望对它进行任何的功能和性能的改善往往无济于事。打个浅显的比喻,如图 1.2 所示,如果说 ASIC 是布满铅字的印刷品,那么 FPGA 就是一张可以自由发挥的白纸。




图 1.2 ASIC 和 FPGA 就如同印刷品和白纸

使用了 FPGA 器件的电子产品,在产品发布后仍然可以对产品设计作出修改,大大方便了产品的更新以及针对新的协议标准作出的相应改进,从而可以加速产品的上市时间,并降低产品的失败风险和维护成本。相对于无法对售后产品设计进行修改的 ASIC 和 ASSP 来说,这是 FPGA 特有的一个优势。由于 FPGA 可编程的灵活性以及近年来电子技术领域的快速发展,FPGA 也正向高集成、高性能、低功耗、低价格的方向发展,并且逐渐具备了与 ASIC 和 ASSP 相当的性能,使其被广泛地应用在各行各业的电子及通信设备中。

2. FPGA 与 CPLD

尽管很多人听说过 FPGA 和 CPLD,但是关于 FPGA 与 CPLD 之间的区别,了解的人可能不是很多。虽然 FPGA 与 CPLD 都是“可反复编程的逻辑器件”,但是在技术上却有一些差异。简单地说,FPGA 就是将 CPLD 的电路规模、功能、性能等方面强化之后的产物。

一般而言,FPGA 与 CPLD 之间的区别如表 1.1 所示。

表 1.1 FPGA 和 CPLD 的比较

项 目	FPGA	CPLD
组合逻辑实现方式	查找表	乘积项(product term)和查找表(look up table, LUT)
存储结构	易失性(SRAM)	非易失性(Flash, EEPROM)
特点	内建高性能硬核功能: PLL、DLL; 存储器模块; DSP 模块; 高速串行收发器 用最先进的技术实现高集成度和高性能 需要外部配置 ROM	非易失性: 即使切断电源,电路上的数据也不会丢失 立即上电: 上电后立即开始工作 可在单芯片上工作
应用领域	偏向于较复杂且高速的控制通道应用以及数据处理	偏向于简单的控制应用以及粘合逻辑
集成度	中大规模	中小规模

总而言之,FPGA 和 CPLD 最大的区别是它们的存储结构不一样,这同时也决定了它们的规模也不一样。但是从使用和实现的角度来看,其实它们所使用的语言以及开发流程的各个步骤几乎是一致的。对于大多数的初学者来说,学 FPGA 还是 CPLD 都是没问题

的,只要掌握好它们的开发设计流程,你甚至会发现它们的应用方法和技巧都是相通的。对于大多数的电子工程师来说,将来不一定都有机会用 FPGA 做一些高性能的产品,但是用一颗小小的 CPLD 来实现一些辅助功能的开发倒是很有可能的。

3. Verilog 与 VHDL

Verilog 和 VHDL,它们的历史渊源、孰优孰劣这里就不提了。美国和中国台湾地区的逻辑设计公司大都以 Verilog 语言为主,国内目前学习和使用 Verilog 的人数也在逐渐超过 VHDL。从高校刚出来的同学大都熟悉 VHDL,估计是因为国内高校的老师们接触 VHDL 早一些,所以学校里开设 VHDL 课程也多一些。但是从学习的角度来讲,Verilog 相对 VHDL 有着快速上手、易于使用的特点,博得了更多工程师的青睐。即便是学校里没接触过 Verilog 的初学者,只要凭着一丝 C 语言的底子加上一些硬件基础,两三个月就可以熟悉 Verilog 语法。当然,仅是入门还是远远不够的,真正掌握 Verilog 必须花费很多时间和精力,再加上一些项目的实践,才会慢慢地对可编程逻辑器件的设计有更深入的理解和认识。

4. USB 与并口

并口是什么?

回答这个问题,其实真的很让人“狂汗”,身为工科男,计算机背后的那些接口都没摸清门道,情何以堪啊!不过,本着扫盲的态度,还是勉为其难地再强调一下 USB 和并口的区别,因为 FPGA 的下载编程器主要是并口和 USB 接口,很多人容易混淆。

先来说并口。如今要在笔记本电脑甚至台式计算机后面找个并口还真不容易了,连在网上找个示意图都要费九牛二虎之力。图 1.3 左侧 25PIN 的接口便是并口,早期的打印机多是用此接口进行通信的,如今也都被 USB 取代了,所以再也寻觅不到它的身影了,也难怪 90 后听到“并口”便一脸茫然。图 1.3 右侧是并口下载线(学名 Blaster-II),它的 25PIN 大头端可以插到左图的并口座上去,而 10PIN 的小头端是插到 FPGA 器件引出的配置插座里去,这样便连接了 PC 和 FPGA,可以进行下载通信了。





图 1.3 并口和并口下载线

再看看 USB。如图 1.4 所示,左图是一台笔记本电脑的 USB 接口,右图是 USB 下载线(学名 USB-Blaster),有两条线用于连接 USB-Blaster,一条连接 PC 端的 USB,另一条和并口下载线一样要连接到 FPGA 器件引出的配置插座上。

USB-Blaster 下载器相比于并口下载器,除了接口方便连接外,最大的优势莫过于速率上有较大的提升。



图 1.4 USB 接口和 USB-Blaster 下载器

1.2 FPGA 应用领域

如今的嵌入式系统应用中,ARM、DSP、FPGA 可谓三足鼎立,它们三者之间各有所长。ARM 有丰富的外设接口,精于控制;DSP 有优化的超强运算能力,专于运算处理;而 FPGA 则极其灵活,加之具备硬件独有的并行架构,使其在某些特殊应用场合如鱼得水。而 FPGA 目前虽然还受制于较高的学习门槛以及器件本身昂贵的价格,其应用的普及率和 ARM、DSP 还是有一定的差距,但是在非常多的应用场合,工程师们还是要别无选择地使用它。FPGA 所固有的灵活性和并行性比其他芯片所不具备的,所以它的应用领域很广,如图 1.5 所示。从技术角度来看,主要有以下的应用场合:

- 逻辑粘合,如简单的地址或外设扩展,CPLD 器件尤其适合。




图 1.5 FPGA 应用精彩纷呈

- 实时控制,如液晶屏或电机等设备的驱动控制,此类应用也以 CPLD 或低端 FPGA 为主。
- 高速信号采集和处理,如高速 A/D 前端采集或图像的预处理。
- 协议实现,如更新较快的各种通信标准,使用 FPGA 比 ASIC 更有竞争力。
- 各种仿真验证系统,由于工艺的提升,流片成本也不断攀升,而在流片前使用 FPGA 做前期的验证已成为非常流行的做法。
- 片上系统,如当下炒得火热的 SoC FPGA。

1.3 FPGA 的优势

FPGA 技术之所以在最近十年中得到越来越多的重视,无外乎它所固有的灵活性、并行性和集成性等特点,并且它也迎合了如今电子产品对快速上市、性能卓越且小型化的需求。

如前所述,与众多功能固定、引脚有限、应用范围也相对较窄的 ASIC(包括各种 MCU、MPU、DSP 等)相比,FPGA 器件则有着更大的可选择性和灵活性,可用于各种不同数字逻辑电路功能的实现。如果把各种 ASIC 比作是风格迥异、功能不同、可拎包即住的房屋楼宇;那么 FPGA 就是堆满各种原始建筑材料的“荒地”一块,没有“免费的午餐”,必须“自己动手”,方可“丰衣足食”,但也正是这种灵活自由性,使得用户可以根据具体的需求设计出定制化的产品。

硬件有着与生俱来的并行特点,它不同于软件编程的顺序特性。在 FPGA 器件内部,所有的硬件逻辑都可以同时工作运行,正是这样,很多需要多条软件程序指令实现的功能,用硬件逻辑瞬间便可搞定。因此,尤其对于一些大吞吐量、重复执行的数据传输、处理操作,软件往往无法胜任,必须要借助微处理器所支持的专用的硬件加速模块或者 FPGA 器件来实现。

FPGA 器件内部丰富的数字逻辑资源可以替代各种分立的数字芯片;丰富的 I/O 引脚支持各种常见协议,这也能够免去很多外围接口芯片;器件内部大都能够很好地支持可编程的端接匹配元件,这也能够降低 BOM 成本,减少元器件数量;而如今正时髦的 SoC FPGA 更是将整个嵌入式系统的大多数重要芯片都集成到了单颗 FPGA 器件之中,大大简化了板级设计。这样一颗集成性极高的芯片,可谓“集万千宠爱于一身”。

FPGA 的三大特点和优势归纳如下。

1) 灵活性

- 可重编程,可定制。
- 易于维护,方便移植、升级或扩展。
- 降低 NRE 成本,加速产品上市时间。
- 支持丰富的外设接口,可根据需求配置。

2) 并行性

- 更快的速度,更高的带宽。
- 满足实时处理的要求。

3) 集成性

- 更多的接口和协议支持。