


F QINGSONG XUEHUI
FPGA
SHEJI YU
KAIFA

轻松学会 **FPGA** 设计与开发

■周 新 主 编 ■刘 杰 张海洁 副主编



一看就懂 一学就会

助你全面掌握FPGA设计与开发



化学工业出版社

F QINGSONG XUEHUI
PGA
SHEJI YU
KAIFA

轻松学会

FPGA

设计与开发

■周 新 主 编 ■刘 杰 张海洁 副主编



化学工业出版社

·北京·

本书从 FPGA 开发入门和工程实践角度出发，深入浅出，逐步引导读者学习 FPGA 设计所需的基础理论基础和工具应用。书中针对 Verilog HDL 的基础语法进行了系统的介绍，对 Verilog HDL 中一些常接触并容易出错的概念进行了详细说明。同时，书中还介绍了在数字电路设计中常用的 EDA 工具，全书内容介绍深入浅出，结合作者多年来使用 Verilog HDL 的心得体会和积累，列举了丰富的设计实例，展现了许多仿真设计流程，全面总结和深入阐述了在 Verilog HDL 中一些设计技巧、设计理念，使读者快速、全面地掌握 FPGA 的设计思路和设计细节。

本书适合广大电路设计开发人员阅读，也可作为相关专业师生的教材。

图书在版编目 (CIP) 数据

轻松学会 FPGA 设计与开发/周新主编. —北京：
化学工业出版社，2014. 9
ISBN 978-7-122-21004-3

I. ①轻… II. ①周… III. ①可编程序逻辑器
件-系统设计 IV. ①TP332. 1

中国版本图书馆 CIP 数据核字 (2014) 第 133811 号

责任编辑：刘丽宏

责任校对：宋 玮

文字编辑：吴开亮

装帧设计：刘丽华

出版发行：化学工业出版社（北京市东城区青年湖南街 13 号 邮政编码 100011）

印 装：化学工业出版社印刷厂

787mm×1092mm 1/16 印张 18½ 字数 504 千字 2015 年 2 月北京第 1 版第 1 次印刷

购书咨询：010-64518888（传真：010-64519686） 售后服务：010-64518899

网 址：<http://www.cip.com.cn>

凡购买本书，如有缺损质量问题，本社销售中心负责调换。

定 价：69.00 元

版权所有 违者必究

前言



随着电子技术的不断发展，现在数字电路设计思想和方法都进入了一个全新阶段。FPGA/CPLD 可编程逻辑器件的功能越来越强大，应用也越来越广泛，为了能够快速地应用 FPGA/CPLD 进行项目开发，那么选择一种快速的开发方式很重要，而基于硬件描述语言的设计是最高效的一种。所以要想应用 FPGA/CPLD 进行系统设计，掌握一种硬件描述语言是必不可少的。

硬件描述语言中 Verilog HDL 和 VHDL 是首选。这两种语言都是 IEEE 标准的描述语言。本书就是基于 Verilog HDL 进行讲解的。Verilog HDL 与 C 语言语法相似，具有简洁、易掌握的特点。本书针对 Verilog HDL 的基础语法进行了系统的介绍，同时，对 Verilog HDL 中一些常接触并容易出错的概念进行了详细的说明。深入的讨论。书中详细说明了 Verilog HDL 的基础语法、常用语句、常用函数和任务，深入讲解了 Verilog HDL 的有关设计理念、设计技巧和使用要点。此外，书中还介绍了在数字电路设计中常用的 EDA 工具，这些工具可以帮助我们高效、高质量的将设计代码转换为物理电路，同时一些工具例如 Modelsim 还可以为我们提供模拟仿真手段，它们的应用极大地方便了系统设计。

本书在对基础语法讲解的同时结合作者使用 Verilog HDL 的心得体会和积累，以通俗易懂的方式与读者共享，摒弃晦涩难懂的说教方式，结合实例以简单明了的方式呈现给读者。相信可以很好地帮助读者熟悉设计开发流程并轻松进行设计。

本书由周新主编，刘杰、张海洁副主编，参加编写的还有王佳、侯永恒、孙玉倩、贾永翠、张海洁、戴斌、邹全、张杰、孔海颖等。

因编者水平所限，书中不足之处难免，恳请广大读者及同行批评指正，以便改进。

编者

目录

| | |
|-----------------------------|----------|
| 第一章 Verilog HDL 设计入门 | 1 |
| 第一节 Verilog HDL 语言概述 | 1 |
| 第二节 数字电路设计方法简介 | 3 |
| 一、布尔方程设计 | 3 |
| 二、原理图的设计 | 3 |
| 三、硬件描述语言 | 3 |
| 第三节 Verilog HDL 与 VHDL 对比 | 4 |
| 第四节 Verilog HDL 与 C 语言对比 | 5 |
| 第二章 Verilog HDL 基本语法 | 9 |
| 第一节 Verilog HDL 注释及格式 | 9 |
| 一、注释说明 | 9 |
| 二、书写格式 | 9 |
| 第二节 Verilog HDL 标识符 | 9 |
| 第三节 关键字 | 10 |
| 第四节 常量 | 11 |
| 一、数字常量 | 11 |
| 二、字符串 | 13 |
| 三、其他 | 13 |
| 第五节 数据类型 | 13 |
| 一、线网类型 | 14 |
| 二、寄存器类型 | 15 |
| 三、参数型 (parameter) | 16 |
| 第六节 运算符 | 16 |
| 一、算术运算符 | 17 |
| 二、等式运算符 | 18 |
| 三、关系运算符 | 19 |
| 四、逻辑运算符 | 19 |
| 五、移位运算符 | 20 |
| 六、位运算符 | 20 |
| 七、位拼接运算符 | 22 |

| | |
|--|-----------|
| 八、缩减运算符..... | 22 |
| 九、条件运算符..... | 23 |
| 十、赋值运算符..... | 23 |
| 第七节 运算符的优先级..... | 23 |
| 第三章 Verilog HDL 基本语句 | 25 |
| 第一节 连续赋值语句..... | 26 |
| 一、缺省连续赋值..... | 26 |
| 二、缺省线网声明..... | 26 |
| 第二节 单元块语句..... | 27 |
| 一、顺序块 begin-end | 27 |
| 二、fork-join 语句..... | 28 |
| 第三节 条件语句..... | 30 |
| 一、if-else 语句 | 30 |
| 二、case 语句..... | 32 |
| 三、条件语句使用要点..... | 35 |
| 第四节 循环语句..... | 37 |
| 一、forever 语句 | 37 |
| 二、repeat 语句 | 37 |
| 三、while 语句 | 38 |
| 四、for 语句 | 38 |
| 五、循环语句对比举例..... | 39 |
| 第五节 过程语句..... | 40 |
| 一、always 语句 | 40 |
| 二、initial 语句 | 42 |
| 第四章 Verilog HDL 的模块化设计和描述方式 | 44 |
| 第一节 Verilog HDL 的模块结构 | 44 |
| 一、模块声明..... | 44 |
| 二、Verilog HDL 的模块例化..... | 45 |
| 三、模块的使用要点..... | 46 |
| 第二节 Verilog HDL 的描述方式概述 | 47 |
| 第三节 结构描述..... | 47 |
| 一、门级结构描述..... | 48 |
| 二、单元模块例化的结构描述..... | 52 |
| 三、UDP 的结构描述 | 53 |
| 第四节 数据流描述..... | 56 |
| 第五节 行为描述..... | 57 |
| 第六节 混合建模..... | 58 |
| 第五章 函数、任务和编译命令 | 59 |
| 第一节 函数和任务..... | 59 |

| | |
|--------------------------------|------------|
| 一、函数 | 59 |
| 二、任务 | 60 |
| 第二节 任务和函数间的区别 | 62 |
| 第三节 系统函数和系统任务 | 62 |
| 一、\$ display 任务 | 63 |
| 二、\$ write 任务 | 64 |
| 三、\$ monitor 任务 | 64 |
| 四、\$ strobe 任务 | 64 |
| 五、\$ stop 任务 | 65 |
| 六、\$ finish 任务 | 65 |
| 七、\$ readmemb 与 \$ readmemh 任务 | 65 |
| 八、\$ random 函数 | 66 |
| 九、\$ time 函数 | 66 |
| 十、\$ realtime 函数 | 67 |
| 十一、其他任务 | 67 |
| 十二、系统任务和系统函数的使用要点 | 68 |
| 第四节 编译命令 | 68 |
| 一、'define | 68 |
| 二、'undef | 70 |
| 三、'ifdef、'else 和'endif | 70 |
| 四、'include | 70 |
| 五、'timescale | 72 |
| 第六章 数字电路基础 | 74 |
| 第一节 组合逻辑 | 74 |
| 一、组合逻辑电路概述 | 74 |
| 二、几种基本组合逻辑电路设计 | 75 |
| 三、几种常用组合电路设计 | 80 |
| 四、组合逻辑电路设计要点 | 95 |
| 第二节 组合逻辑电路中的竞争冒险 | 98 |
| 一、竞争冒险 | 98 |
| 二、竞争冒险的产生 | 98 |
| 三、竞争冒险的避免 | 98 |
| 第三节 时序逻辑 | 99 |
| 一、时序逻辑电路概述 | 99 |
| 二、几种基本时序电路设计 | 99 |
| 第四节 时序逻辑电路中的建立时间和保持时间 | 116 |
| 第七章 状态机 | 118 |
| 第一节 状态机概述与分类 | 118 |
| 一、状态机概述 | 118 |
| 二、状态机分类 | 118 |

| | |
|---------------------------------|------------|
| 第二节 状态机设计要点 | 122 |
| 一、有限状态机的设计流程 | 122 |
| 二、有限状态机的设计要点 | 122 |
| 三、状态机的描述方法 | 124 |
| 第八章 仿真 | 132 |
| 第一节 仿真概述 | 132 |
| 第二节 Testbench | 133 |
| 第三节 仿真中的延时描述 | 133 |
| 一、延时的表示方法 | 133 |
| 二、路径延迟声明 specify | 134 |
| 第四节 Testbench 设计与使用要点 | 134 |
| 一、Testbench 设计 | 134 |
| 二、Testbench 使用要点 | 137 |
| 第五节 仿真实例 | 138 |
| 一、组合逻辑电路仿真实例 | 138 |
| 二、时序电路仿真实例 | 141 |
| 第九章 EDA 的设计流程及设计工具 | 145 |
| 第一节 EDA 的设计实现流程 | 145 |
| 一、设计输入 | 145 |
| 二、综合 | 146 |
| 三、功能仿真 | 146 |
| 四、布局布线 | 146 |
| 五、时序仿真 | 146 |
| 六、编程下载 | 146 |
| 七、在线调试 | 146 |
| 八、板级测试 | 146 |
| 第二节 EDA 常用设计工具汇总 | 147 |
| 一、常用工具汇总一览表 | 147 |
| 二、HDL 前端输入与系统管理软件 | 147 |
| 三、HDL 逻辑综合软件 | 148 |
| 四、仿真软件 | 148 |
| 第三节 推荐工具——文本编辑器 gVim | 148 |
| 一、gVim 概述 | 148 |
| 二、下载和安装 | 149 |
| 三、gVim 7.3 的界面和功能介绍 | 150 |
| 四、gVim 常用快捷键和功能 | 152 |
| 第四节 推荐工具——ModelSim 仿真工具 | 154 |
| 一、ModelSim 概述 | 154 |
| 二、安装 | 154 |
| 三、界面介绍——菜单栏 | 155 |

| | |
|---|------------|
| 四、界面介绍——工具栏 | 160 |
| 五、界面介绍——工作区 | 160 |
| 六、界面介绍——控制台 | 160 |
| 七、仿真流程 | 161 |
| 第十章 Verilog HDL 设计经验 | 166 |
| 第一节 数据类型定义规则 | 166 |
| 一、模块内部定义的变量数据类型定义规则 | 166 |
| 二、模块端口数据类型定义规则 | 166 |
| 第二节 可综合的基础语法 | 169 |
| 一、可综合的 Verilog HDL 结构 | 169 |
| 二、可综合设计的要点 | 170 |
| 第三节 if-else 与 case 语句的使用分析 | 170 |
| 第四节 阻塞赋值与非阻塞赋值分析 | 174 |
| 一、“=” 阻塞赋值 | 174 |
| 二、“<=” 非阻塞赋值 | 174 |
| 三、举例说明 | 174 |
| 四、阻塞和非阻塞的使用要点 | 179 |
| 第五节 模块层次化设计 | 180 |
| 一、结构层次化设计 | 180 |
| 二、模块划分的技巧 | 180 |
| 第六节 复位方式的分析 | 181 |
| 一、概述 | 181 |
| 二、同步复位 | 181 |
| 三、异步复位 | 182 |
| 四、异步复位、同步释放的复位方式 | 185 |
| 第七节 同步时序设计的重要性 | 187 |
| 一、异步时序设计 | 187 |
| 二、同步时序设计 | 187 |
| 第八节 如何提高系统速度 | 188 |
| 一、提高系统时钟 | 188 |
| 二、提高系统运行效率 | 189 |
| 第九节 Verilog HDL 新增语法 | 189 |
| 一、模块声明扩展 | 189 |
| 二、always 块的敏感变量扩展 | 189 |
| 三、always (*) | 190 |
| 第十节 Coding Style | 190 |
| 第十一节 Verilog HDL 的理解误区 | 197 |
| 第十一章 Verilog 设计实例 | 198 |
| 第一节 语法练习实例 | 198 |
| 一、简单组合逻辑电路设计 | 198 |

| | |
|-------------------------------------|------------|
| 二、简单时序电路设计 | 199 |
| 三、用 always 块设计组合逻辑电路 | 199 |
| 四、简单状态机设计 | 200 |
| 第二节 Verilog HDL 入门设计实例 | 201 |
| 一、点亮 LED 灯设计..... | 201 |
| 二、闪烁 LED 灯设计..... | 202 |
| 三、流水灯设计 | 202 |
| 四、按键控制不同灯的亮灭设计 | 203 |
| 五、有源蜂鸣器电路设计 | 205 |
| 六、数码管动态扫描显示设计 | 206 |
| 七、步进电机控制电路设计 | 209 |
| 八、数字秒表设计 | 211 |
| 九、抢答器设计 | 216 |
| 第三节 Verilog HDL 进阶设计实例 | 225 |
| 一、串口通信 | 225 |
| 二、红外遥控进阶实验设计 | 237 |
| 三、利用 DS1302 芯片进行电子表设计 | 247 |
| 四、利用 18B20 芯片进行简易温度计设计 | 265 |
| 参考文献 | 286 |

Verilog HDL 设计入门

第一节 Verilog HDL 语言概述

Verilog HDL (Hardware Description Language) 即 Verilog 硬件描述语言，它主要应用于数字电路和系统设计、数字电路和系统仿真等，即利用计算机和相关软件对用 Verilog HDL 等硬件语言建模的复杂数字逻辑电路设计进行仿真验证，再利用综合软件将设计的数字电路自动综合，以得到符合功能需求并且在相应的硬件电路结构上可以映射实现的数字逻辑网表 (Netlist)，然后布局布线，根据网表和选定的实现器件工艺特性自动生成具体电路，同时软件生成选定器件的延时模型，经过仿真验证确定无误后，用来制造 ASIC 芯片或写入 FPGA 和 CPLD 器件中，最终实现电路设计。

在 EDA 领域中把用 Verilog HDL 或 VHDL 等其他硬件设计语言建立的数字模型称为 Soft Core 即软核，用 Verilog HDL 或 VHDL 等其他硬件设计语言建模和综合后生成的网表称为 Hard Core 即固核。在数字电路和系统设计时可以将这些设计封装为模块，重复利用，以缩短开发时间，提高产品的开发效率和设计效率。

目前常用的有两种标准的硬件描述语言是 Verilog 和 VHDL。1998 年我国国家技术监督局正式将《集成电路/硬件描述语言 Verilog》列入了国家标准，国家标准编号为 GB/T 18349—2001，从 2001 年 10 月 1 日起正式实施。近年来，该标准的制定对我国集成电路设计技术的发展起到了重要的推动作用，现在 EDA 技术在我国集成电路设计领域越来越普遍，扮演的角色越来越重要。

硬件描述语言是继 EDA 原理图 (Schematic) 设计输入方式之后出现的，它是目前应用于 ASIC、FPGA、CPLD 等开发的最重要的一种设计输入方式，它与原理图 (Schematic) 设计输入方式相比，具有以下特点：

- ① 可以自顶向下设计，利于模块划分及模块复用；
- ② 可移植性好、通用性强，设计不因芯片的工艺和结构变化而变化；
- ③ 便于维护升级；
- ④ 易于实现较复杂的设计。

硬件描述语言是一种分层次的设计语言，这样对于设计开发更灵活方便，最常用的层次概念有系统级（System Level）、功能模块级（Functional Model Level）、行为级（Behavioral Level）、寄存器传输级（Register Transfer Level, RTL）和门级（Gate Level）。其概念如下。

（1）系统级 在进行大型复杂系统的设计与实现之前，首先对要实现的设计进行详细的分析和系统规划并利用硬件设计语言进行描述。此阶段硬件设计描述侧重于整体系统划分和实现，同时对本阶段的仿真则侧重于对整个系统的功能和性能指标验证。系统级常用语言包括 C 语言和抽象程度较高的 HDL 语言，例如 SystemC、CoWareC、SystemVerilog、Superlog 等。

（2）功能模块级 功能模块级主要完成描述系统的功能划分，其主要工作内容是将系统整体功能按需求进行划分，并完成实现具体功能模块，大致确定模块间的接口，例如时钟、控制信号、读写信号、数据流等。在某些情况下，还需要根据系统需求，完成每个模块或进程的时序约束描述。通常每个系统功能都可以利用多种方式实现，所以在本层次中需要对多种实现方式进行对比，以便筛选出性能指标最优和实现效率最高的设计方案。这个层次的仿真主要是考察每个功能的功能和基本时序情况。这个层次适合用抽象程度较高的 HDL 语言描述。本层次仿真主要是针对每个功能的时序是否满足设计要求。功能模块级适合利用较高层次的硬件描述语言实现。

（3）行为级 经过行为级模块描述可以得到每个模块的具体设计，此时模块间的所有接口，例如时钟、控制信号、读写信号、数据流等都已清晰地确定，同时每个模块的功能已经明确，在 FPGA 和 CPLD 的设计流程中，常用行为级描述方式编写测试激励、延时、输入输出监测描述等，以便进行仿真。行为级描述常用 HDL 语言如 Verilog 和 VHDL 等。

（4）寄存器传输级 寄存器传输级描述通常是利用综合工具将设计自动综合为门级网表，此时模块间的引脚接口、功能结构、时钟等都已经明确，通过相关综合工具的自动编译、映射等步骤，可以将模块中描述的功能用 FPGA 内部的查找表（LUT）、寄存器（Register）和基本的硬件原语（Primitive）实现。硬件原语是 FPGA 的基本功能模块和实现单元，如 Block RAM、DLL/PLL 等，不同厂家的 FPGA 具有不同的硬件原语结构。目前最常见 FPGA、CPLD 设计流程如下。

- ① 首先根据功能需求，设计 RTL 级代码。
- ② 使用综合工具，综合生成网表。
- ③ 利用厂商的相关布局布线工具，实现布局布线。
- ④ 利用厂商相关开发软件生成器件下载配置文件。

其中，RTL 代码设计是整个设计的第一步，直接决定着设计的功能和效率。好的 RTL 代码的判定标准是既能满足逻辑功能又能使最终设计实现速度和面积最优平衡。好的代码设计不仅需要最优的实现方案、匹配的综合开发软件，同时还需要具有良好的 Coding Style 即代码设计规范，一个具有良好 Coding Style 的代码设计不仅有助于高效的设计开发并且方便以后的升级维护。关于 Coding Style，在后面章节进行详细介绍。

（5）门级 在目前 FPGA、CPLD 的设计中，大部分设计依靠专业综合工具自动完成从 RTL 级代码向门级代码的转换，高效的综合工具替代设计者完成复杂繁琐门级描述，所以现在设计者直接利用硬件描述语言设计门级电路的情况很少。目前只有在 ASIC 和 FPGA 设计中有些速度和时序要求较高的情况下会直接使用门级描述实现。门级描述即在整个设计中利用逻辑门实现，通过不同逻辑门的组合来实现设计的所有功能。

第二节 数字电路设计方法简介

一、布尔方程设计

很多基于门和触发器的逻辑电路传统上都是用布尔方程设计的，如果不清楚门和触发器这些基本的组件，是很难设计数字电路系统的。利用布尔方程式可以化简设计，同时由此产生了很多技术来优化设计，包括简化方程式来节约设计中所使用的门和触发器。

由于利用布尔方程设计对于每一个触发器和逻辑门组成的块都需一个方程进行标示，因此当进行拥有成百上千的触发器的设计时实现起来非常不实际，因为这将导致很多的逻辑方程。

理论上任何系统都可以用布尔方程设计方法进行设计，但是要处理描述系统的上千个逻辑方程是非常困难的，所以在实际操作中并不适用。

二、原理图的设计

原理图的设计方法扩展了布尔方程设计方法的设计能力，它既可以利用逻辑门和触发器，也可以利用封装好的电路模块进行设计。原理图设计方法突出了设计的层次结构，层次结构设计使得进行上千元件的电路设计变得更简单。对于设计人员来说，原理图设计方法比布尔方程设计方法更友好和更加容易实现电路设计。

由于原理图提供图形表示的设计方法，它更清楚地显示不同设计模块的关系，所以大部分设计人员喜欢用原理图设计方法来进行电路设计。在较早时期，原理图设计得到了发展，被设计人员广泛应用，原理图设计方法被认为是一种最优的设计方法。但是近些年来，电子技术不断发展，系统功能越来越强大，电路结构越来越复杂，器件密度越来越大，设计人员发现，利用原理图设计已不能满足研发的需求，原理图设计方法在当今的设计中显得能力有限，而且这种设计方法非常耗时，不易升级和维护。

以上介绍的两种传统设计方法尽管容易使用，但都有一些缺点，最重要的缺点是一个系统常被定义为一个内部相连的网络，但这不是建立系统的真正定义。

另外一个缺点很难处理太复杂的设计。处理上百个的逻辑方程虽然很困难但还是可行的，但是处理上千个逻辑方程就很难想像了。一个普遍接受的事实是：超过 6000 个门的原理图就很难理解。由于最新的集成电路包含上百万个门，而且这种密度还在增加，这就需要一种新的设计方法。

三、硬件描述语言

相对于以上提到的几种传统的设计方法，硬件描述语言将使电路设计方案的实现变得更加容易和方便，通用性和可行性更好，因为 HDL 的灵活性和可操作性强，所以在对设计进行修改时相对于传统的设计方法更加方便。传统设计的一个最主要的缺点就是需要将设计转换成布尔方程或原理图，而通常这一步对于复杂电路来说不易实现。硬件描述语言可以替代传统设计方法方便地进行电路设计。大部分 HDL 允许对时序电路使用有限状态机，而对于组合电路可以使用真值表，这种设计描述可以自动被转化为 HDL，然后经过自动综合实现电路设计。

HDL 在各种不同密度可编程逻辑器件中得到了应用，从简单的 PLD 到复杂的可编程逻辑器件 CPLD 和现场可编程阵列 FPGA 都能较好地应用。目前有好几种硬件描述语言在使用，最受欢迎的有在小规模器件中使用的 Abel、在大规模的 FPGA 和 CPLD 中使用的 VHDL 及 Verilog HDL。

HDL 可以处理不同的描述层次。从硅片级到复杂的系统有几个级别的系统描述，这些级可用它们的结构和行为描述，今天的技术已经相当复杂，因此，传统的设计方法不能覆盖不同设计层的方方面面。近些年来，一些面向低层（硅）和设计处理集成化的工具已经出现。

前面所描述的设计方法好像很完美，但是它们大部分在整个设计流程中只起很小的作用。要完成一个设计，可能需要从一种设计描述转到另一种，或从一种工具转到另一种。这就产生了工具兼容及学习新环境的问题。

这个问题可由一个覆盖所有设计层和类型的可能描述方法解决。Verilog 就是一个能处理不同设计层的设计工具，它可在不同设计阶段形成标准化数据传输。

第三节 Verilog HDL 与 VHDL 对比

Verilog HDL 很容易理解且方便使用。在近些年，Verilog HDL 已成为需要仿真和综合的 EDA 行业应用中的首选语言，但是它同时也存在一缺点，就是在系统级别的描述结构比较匮乏。

相对于 Verilog HDL，VHDL 相对复杂些，难以学习和使用。但是它可允许的编码风格丰富，提供了许多便利。由于 VHDL 特别适合处理复杂设计，因此它也获得了广泛使用。

Verilog HDL 和 VHDL 都是应用于逻辑设计的硬件描述语言，并且都已成为 IEEE 标准。VHDL 在较早的 1987 年成为 IEEE 标准，而 Verilog HDL 则在 1995 年才正式成为 IEEE 标准。Verilog HDL 是从一个普通的民间公司的“私有财产”转化而来的，凭借其优越性和更强的生命力，才成为 IEEE 标准；而 VHDL 是美国军方组织开发的，VHDL 的英文全名为“VHSIC Hardware Description Language”，而 VHSIC 则是“Very High Speed Integrated Circuit”的缩写词，意为“甚高速集成电路”，故 VHDL 准确的中文译名为“甚高速集成电路的硬件描述语言”。

Verilog HDL 和 VHDL 同为描述硬件电路设计的语言，其共同的特点在于：

- ① 能形式化地抽象表示电路的行为和结构；
- ② 支持逻辑设计中层次与范围的描述；
- ③ 可借用高级语言的精巧结构来简化电路行为的描述；
- ④ 具有电路仿真与验证机制以保证设计的正确性；
- ⑤ 支持电路描述由高层到低层的综合转换；
- ⑥ 硬件描述与实现工艺无关；
- ⑦ 便于文档管理；
- ⑧ 易于理解和设计重用。

Verilog HDL 和 VHDL 又各有其自己的特点。由于 Verilog HDL 早在 1993 年就已推出，至今已有 20 多年的应用历史，因而 Verilog HDL 拥有更广泛的设计群体，成熟的资源也远比 VHDL 丰富。与 VHDL 相比，Verilog HDL 的最大优点为：它是一种非常容易掌握的硬件描述语言，与 C 语言的语法相似，只要有 C 语言的编程基础，通过几十学时的学习，再经过一段时间的实际操作，一般可在 2~3 个月内掌握这种设计技术。而掌握 VHDL 设计技术比较困难，这是因为 VHDL 不很直观，需要有 Ada 编程基础，一般认为至少需要半年以上的专业培训，才能掌握 VHDL 的基本设计技术。目前版本的 Verilog HDL 和 VHDL 在行为级抽象建模的覆盖范围方面也有所不同，一般认为 Verilog HDL 在系统级抽象方面比 VHDL 略差一些，而在门级开关电路描述方面比 VHDL 强得多。图 1-1 所示为 Verilog HDL、VHDL 及由 HDL 衍生出的几种硬件描述语言如 System Verilog、Superlog、SystemC 等的使用层次对比图，其中 System Verilog、Superlog、SystemC 这些高级 HDL 语言的语法结构更加丰富，




图 1-1 语言使用层次对比图

更适合作系统级、功能模块级等高层次的设计描述和仿真。

硬件描述语言仍处在不断完善的过程中，2000 年公布的 IEEE Verilog 2001 标准，使 Verilog 在系统级和可综合性能方面都有大幅度的提高，因此 Verilog HDL 作为学习 HDL 设计方法的入门和基础是比较合适的。学习掌握 Verilog HDL 建模、仿真和综合技术不仅可以使读者对数字电路设计技术有更进一步的了解，而且可以为以后学习高级的行为综合和物理综合打下坚实的基础。

第四节 Verilog HDL 与 C 语言对比

Verilog HDL 语言是在 C 语言的基础上发展而来的，Verilog HDL 和 C 语言在语法结构上有许多的相似之处，继承和借鉴了 C 语言的很多语法结构。当然，应该明确在 FPGA/CPLD、ASIC 的逻辑设计领域所采用的硬件描述语言（HDL）与软件语言例如 C、C++ 等是有本质区别的！以 Verilog HDL 语言为例，虽然 Verilog 很多语法规则和 C 语言相似，但是 Verilog 作为硬件描述语言，它的本质作用在于利用语言描述要实现的硬件电路。设计者要清楚硬件描述语言最终实现的硬件电路结构，做到对描述语言的更深层次的理解；设计者应该认识到 Verilog HDL 虽然是采用了 C 语言形式的硬件的抽象，但它的最终实现结果是芯片内部的实际电路。所以评判一段 HDL 代码的优劣的最终标准是：其描述并实现的硬件电路的性能（主要是面积和速度间的最优平衡）。评价一个设计的代码水平较高，仅仅是说这个设计由 HDL 代码向硬件这种表现形式转换得更流畅、合理。而一个设计的最终性能，在更大程度上取决于设计工程师所构想的硬件实现方案的效率以及合理性。

进行硬件电路设计不能按照 C、C++ 的代码设计规范进行，片面追求代码的整洁、简短是错误的，是与评价 HDL 的标准背道而驰的。正确的编码方法是：首先要做到对所需实现的硬件电路“胸有成竹”，对该部分硬件的结构与连接十分清楚，然后用适当的 HDL 语句表达出来即可。

另外，在前面的小节中已经提到 Verilog HDL 作为一种硬件描述语言是分层次的。主要的设计层次有：系统级、功能模块级、行为级、寄存器传输级、门级等。系统级、功能模块

级和行为级与 C 语言更相似，可用的语法和表现形式也更丰富。自 RTL 级以后，HDL 语言的功能就越来越侧重于硬件电路的描述，可用的语法和表现形式的局限性也越大。相比之下，C 语言与系统级、功能模块级和行为级的 Verilog HDL 描述更相近一些，而与 RTL 级、Gate 级描述相比，从描述目标和表现形式上都有较大的差异。

C 语言与 Verilog HDL 间的对比如下。

- ① C 语言由函数组成，Verilog HDL 由模块（module）组成。
- ② C 语言通过函数名及其端口变量实现调用，Verilog HDL 也通过模块名和端口变量实现调用。

③ C 语言有主函数 main ()，Verilog HDL 由一个或几个 module 组成，但其中必有一个顶层模块，包含芯片系统与外界的所有 I/O 信号。

④ C 语言是顺序执行，而 Verilog HDL 的所有 module 均并发执行。

相对于 C 语言来说，Verilog HDL 具有以下特点。

- ① 既可以进行电路仿真，也可以进行电路设计。
- ② Verilog HDL 可以在同一个电路模块中进行不同抽象层次的描述设计。从门、RTL 到行为等各个层次设计者均可以对电路模型进行定义。同时，设计者只需要学习一种语言就能够使用它来描述电路的激励，进行层次化设计。
- ③ 目前 EDA 技术领域中绝大部分的综合工具都支持 Verilog HDL，这也是设计者首选 Verilog HDL 作为设计语言的重要原因之一。
- ④ 各个制造厂商都提供关于 Verilog HDL 的逻辑仿真元件库，因此使用 Verilog HDL 进行设计，即可在更广泛的范围内选择委托制造的厂商。
- ⑤ Verilog 语言最重要的特性之一是编程语言接口（PLI），设计者可以利用此功能通过自己编写 C 代码与 Verilog HDL 设计的电路模块内部数据结构进行传输访问，同时设计者可以使用 PLI 按照自己的需求来配置 Verilog HDL 仿真器，这样极大地方便了验证仿真。

表 1-1 和表 1-2 为对比 Verilog HDL 与 C 语言的相似之处。

表 1-1 Verilog HDL 与 C 语言的对比一

| Verilog HDL | C 语言 | Verilog HDL | C 语言 |
|-------------|---------|-------------|--------|
| if-else | if-else | case | case |
| for | for | define | define |
| while | while | printf | printf |

表 1-2 Verilog HDL 与 C 语言的对比二

| Verilog HDL | C 语言 | Verilog HDL | C 语言 |
|-------------|------|-------------|------|
| + | + | ! | ! |
| - | - | > | > |
| * | * | < | < |
| / | / | >= | >= |
| % | % | <= | <= |
| && | && | == | == |
| | | ~ | ~ |

下面进行举例说明 RTL 级 Verilog HDL 描述语法和 C 语言描述语法的一些区别。

在 C 语言的代码设计中, 为了代码执行效率高, 遵循代码表述简洁的原则, 经常用到如下所示的 for 循环语句:

```
for(i = 0; i < 32; i++)
    DONEXT(); //调用函数。
```

但是在用 Verilog HDL 进行硬件电路设计时, 除了在进行描述仿真测试激励即 testbench 时常会用到 for 循环语句外, 极少在 RTL 级编码中使用 for 循环。其原因是 for 循环会被综合器展开为所有变量情况的执行语句, 每个变量独立占用寄存器资源, 每条执行语句并不能有效地复用硬件逻辑资源, 造成巨大的资源浪费。for 语句在 RTL 级编码设计中的可综合性不强。那么在 RTL 硬件描述中, 遇到类似情况该如何实现呢? 首先搞清楚设计的时序要求, 可以设计一个 reg 型计数器, 在每个时钟沿累加, 并在每个时钟沿判断计数器情况? 根据需求在相应的计数器值执行相应的处理, 可以采用 if...else 语句进行判断执行或者在较复杂的情况下利用 case 语句罗列出相应的执行操作。如下所示:

```
reg [4 : 0] COUNTER; //计数寄存器
wire [4 : 0] COUNTER_N; //计数寄存器的下一个状态
always @ (posedge SYSCLK or negedge RST_B) //时序逻辑电路, 系统时钟 SYSCLK 的上升沿或者系统复位
    RST_B 的下降沿触发
begin
    if (! RST_B)
        COUNTER <= 4'b0;
    else
        COUNTER <= COUNTER_N;
    end
    assign COUNTER_N = COUNTER + 4'h1;
    always @ (posedge CLK or negedge RST_B)
    begin
        case (COUNTER)
            4'b0000: //需要执行的操作
            4'b0001: //需要执行的操作
            default: //需要执行的操作
                endcase
            end
    
```

再例如, C 语句描述中有 if...else 和 switch 条件判断语句, 其语法如下所示:

```
if(comeon)
    ...;           //若 comeon 为真则执行此操作
else
    ...;           //否则执行此操作
```

switch 语句的基本格式是:

```
switch(comeon)
{
    case comeon1:... //若 comeon 的值为 comeon1 则执行此操作
    break;
    case comeon2:... //若 comeon 的值为 comeon2 则执行此操作

    break;          //...
    ...
    default:...     //...
    break;
}
```

Verilog HDL 中也有与 C 语言中相对应的 if...else 语句和 case 语句, if...else 语句的语法