


计算机系列教材

# 计算机原理 与体系结构



王海瑞 袁梅宇 主编

清华大学出版社



计算机系列教材

王海瑞 袁梅宇 主编  
张智斌 李亚 张国银 欧阳鑫 陈榕 副主编

# 计算机原理 与体系结构

清华大学出版社  
北京

## 内 容 提 要

本书共分 10 章,全面而又系统地讨论计算机体系结构的相关知识。在第 1 章引言中讨论计算机的发展和计算机体系结构的变化与发展历程。第 2~4 章主要讨论运算器的基本构成原理,从数据表示、数字逻辑的基础开始逐步引导,进而讨论运算器的工作原理。第 5 章主要讨论指令与指令系统,完善计算机体系结构的指令概念。第 6 章主要讨论控制器与控制器性能提高的相关技术,对指令流水和分支预测等主要技术进行详细的讨论。第 7 章和第 8 章主要讨论计算机存储系统以及外设与总线系统。第 9 章全面讨论在高速计算要求下的并行处理与多处理机技术,并介绍先进的并行处理与多处理机技术应用,如网格计算、云计算和集群计算。第 10 章对虚拟化技术原理进行讨论,诸如处理器虚拟化、内存虚拟化、I/O 虚拟化 VMW 结构。

本书可作为计算机科学与技术相关专业本科生与研究生学习“计算机体系结构”课程的教科书,亦可作为从事计算机事业的研究人员与工程技术人员的参考书。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话: 010-62782989 13701121933

### 图书在版编目 (CIP) 数据

计算机原理与体系结构/王海瑞,袁梅宇主编. —北京: 清华大学出版社, 2015

计算机系列教材

ISBN 978-7-302-37522-7

I. ①计… II. ①王… ②袁… III. ①电子计算机—教材 ② 计算机体系结构—教材 IV. ①TP3

中国版本图书馆 CIP 数据核字(2014)第 170926 号

责任编辑: 白立军 薛 阳

封面设计: 常雪影

责任校对: 李建庄

责任印制: 沈 露

出版发行: 清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址: 北京清华大学学研大厦 A 座 邮 编: 100084

社 总 机: 010-62770175 邮 购: 010-62786544

投稿与读者服务: 010-62776969, [c-service@tup.tsinghua.edu.cn](mailto:c-service@tup.tsinghua.edu.cn)

质量反馈: 010-62772015, [zhiliang@tup.tsinghua.edu.cn](mailto:zhiliang@tup.tsinghua.edu.cn)

课件下载: <http://www.tup.com.cn>, 010-62795954

印 装 者: 北京鑫海金澳胶印有限公司

经 销: 全国新华书店

开 本: 185mm×260mm

印 张: 35

字 数: 874 千字

版 次: 2015 年 4 月第 1 版

印 次: 2015 年 4 月第 1 次印刷

印 数: 1~2000

定 价: 59.00 元

---

产品编号: 058879-01

随着计算机技术的迅速发展,计算机专业教育从教学计划到教学内容等方面的改革与实践正在国内各高校之间展开,不同的学校对其本科生和研究生的培养计划和培养方案都做了适当的调整,对教学大纲进行了不同程度的修订,业内人士普遍认为,传统的计算机专业教学计划已经不能适应快速发展的技术需求。

目前,在国内计算机科学与技术学科的本科生和研究生的计算机教育普遍存在着教学计划、教学大纲以及教材落后于计算机发展的问题,而且这种差距还有继续扩大的趋势。为此,我们根据教学要求启动了教学计划的调整和培养计划的改革。

本书以循序渐进的讲解方式,从计算机科学基础知识入手,逐步深入,全面系统地讲解计算机体系结构的知识,结构完整,知识点齐全。此一本教材即可完成计算机科学相关知识的全面复习、学习以及拓展提高。本书结合当前学术研究的热点、最近成果,其中包含了多种国际标准的编码,网格计算、云计算、集群计算以及大型机、多处理机等相关体系结构与研究成果,通过诸多经典实例与最新的研究成果,全面翔实讲解计算机体系结构的相关知识点,并且进行多方面的扩展。

经调查研究发现,在目前计算机专业课程的设置上部分内容有重复。在各门课程中重复讲述同样或相似的内容,不符合计算机教学目的。针对这种情况,我们将计算机专业的硬件类课程进行了课程规划和建设,把硬件类专业技术课程中相近的内容进行整合,将计算机硬件基础课程“数字逻辑”同“计算机组成原理”和“计算机系统结构”三门课程的内容进行有机结合,合为一门课程,系统全面地将知识点呈现并进行翔实的讲解。经过整合,删除重复的内容,新的课程中包含原来三门课程的核心知识,这样做既保证了涵盖专业基础课程内容,同时又从总体上节约教学课程数。

本书是为计算机专业的学生以及从事计算机科学与技术的工程技术人员编写的,但同样适合于电子类其他专业的学生使用。本书从计算机基本原理讲起,密切注意与当前计算机发展水平相结合,内容广泛,但仍力图贯彻少而精的原则。

全书共包含 10 章。第 1 章对计算机系统的基本概念,计算机系统的发展以及计算机系统的性能评价等方面内容进行了介绍,使读者对计算机系统的总体概貌有一个初步认识;第 2 章详细介绍了计算机中的数据表示方法以及常用的数据编码;第 3 章介绍了数字逻辑的基础知识和构成计算机系统硬件的基本逻辑电路;第 4 章介绍了计算机系统的基本运算方法以及运算器电路的组成、工作原理与实现;第 5 章介绍了 CPU 的指令与指令系统、寻址方式以及 CPU 指令集的结构和设计方法;第 6 章介绍了控制器的组成、功能和控制方式以及流水线技术、超标量体系结构、分支预测等提高控制器性能的方法,同时也讲述了微程序控制器和硬布线控制器的组成原理与实现方法等内容;第 7 章介绍了计算机系统的存储结构,包括主存储器、高速缓冲存储器、外部存储设备和虚拟存储器,以及各级存储器的实现原理。

## 前言 《计算机原理与体系结构》

及采用的基本技术，并将提高缓存性能的方法作为重点讲述；第8章介绍了计算机的输入输出设备的编址、数据传送方式和总线的结构、分类与操作方式以及输入输出系统与操作系统的关系，并详细讲述了输入输出系统的性能分析方法；第9章介绍了并行处理机与多处理机的结构与特点以及多处理机cache一致性问题及其解决方法，同时也介绍了一些目前在其中应用的主流技术，包括互连网络、同步、多线程、云计算、集群技术等；第10章主要介绍虚拟化技术的基本原理及其在计算机系统中的实现方法等内容。

本书由王海瑞和袁梅宇统稿。此外参加本书编写工作的还有张智斌、李亚、张国银、欧阳鑫和陈榕。在此，对他们一并致以诚挚的谢意。

本书在编撰过程中得到云南省教育厅和昆明理工大学的全面支持。感谢云南省本科教学质量与教学改革工程“云南省高等学校计算机科学与技术特色专业”、昆明理工大学研究生百门核心课程“计算机体系结构”项目以及昆明理工大学“面向行业的管控一体化创新团队”在资金上的全力支持；感谢云南民族大学沈勇老师和西南林业大学李炜老师对本书的成稿提出了许多宝贵的意见；感谢昆明理工大学计算机系为本书出版付出劳动的老师和同事；同时也感谢学科团队中为书稿的录入、排版、绘图做了大量工作的学生。

最后向使用本书作为教材的老师和同学们以及广大的读者表示感谢，正是依靠你们，才使本书的作用得以发挥。

由于作者学识有限，修订成文时间较紧，加上计算机硬件技术发展很快，对有些领域的最新发展我们尚在研究/不够熟悉；因此，书中不妥之处在所难免，我们诚恳地希望各位专家和读者不吝指教和帮助，对此我们将深为感谢。

编 者

2015年3月

F O R E W O R D

**第 1 章 引言 /1**

- 1.1 计算机及其发展 /1
  - 1.1.1 计算机发展史 /1
  - 1.1.2 计算机的分类 /3
  - 1.1.3 计算机的应用领域 /5
- 1.2 冯·诺依曼计算机及系统组成 /6
  - 1.2.1 冯·诺依曼计算机的特点 /6
  - 1.2.2 计算机的硬件系统 /7
  - 1.2.3 计算机的软件系统 /8
  - 1.2.4 计算机硬件与软件的关系 /9
- 1.3 计算机系统的基本概念 /10
  - 1.3.1 计算机系统中的层次概念 /10
  - 1.3.2 计算机体系结构 /12
  - 1.3.3 存储程序计算机体系结构及其发展 /13
  - 1.3.4 计算机实现技术及其发展 /15
  - 1.3.5 计算机技术的挑战和体系结构的生命周期 /20
- 1.4 计算机性能评价指标 /22
  - 1.4.1 机器字长 /22
  - 1.4.2 存储容量 /23
  - 1.4.3 运算速度 /23
  - 1.4.4 兼容性 /23
- 1.5 课后习题 /23
- 课后习题答案 /24

**第 2 章 计算机中的数据信息 /27**

- 2.1 进位记数制 /27
- 2.2 数值转换 /30
  - 2.2.1 多项式替代法 /30
  - 2.2.2 基数乘/除法 /30
  - 2.2.3 混合法 /32
  - 2.2.4 数制转换中小数位数的确定 /32

2.3	计算机中数值数据的表示	/33
2.3.1	真值与机器码	/33
2.3.2	原码表示	/34
2.3.3	反码表示	/35
2.3.4	补码表示	/36
2.3.5	移码表示	/37
2.3.6	原码、反码和补码之间的转换	/38
2.4	二-十进制编码	/39
2.4.1	8421 码	/39
2.4.2	余 3 码	/39
2.4.3	2421 码	/40
2.5	计算机中非数值数据的表示	/40
2.5.1	ASCII 码	/40
2.5.2	Unicode 码	/44
2.5.3	汉字国标码 GB 2312—80	/46
2.5.4	汉字点阵显示	/47
2.5.5	校验码	/49
2.6	高级数据表示	/51
2.6.1	自定义数据表示	/51
2.6.2	向量数组数据表示	/52
2.6.3	堆栈数据表示	/53
2.6.4	引入数据表示的原则	/53
2.7	课后习题	/58
	课后习题答案	/58

**第 3 章 数字逻辑基础 /60**

3.1	数字信号基础	/60
3.1.1	电源电压	/60
3.1.2	逻辑电平	/60
3.1.3	噪声容限	/61
3.1.4	直流电压传输特性	/61
3.1.5	静态约束	/62
3.2	半导体基础	/63

3.2.1	半导体	/63
3.2.2	二极管	/64
3.2.3	电容	/64
3.2.4	MOS 晶体管	/64
3.3	布尔表达式	/67
3.3.1	术语	/67
3.3.2	与或式	/67
3.3.3	或与式	/68
3.4	布尔代数	/69
3.4.1	公理	/69
3.4.2	单变量定理	/69
3.4.3	多变量定理	/71
3.4.4	定理的统一证明方法	/72
3.4.5	等式化简	/72
3.5	卡诺图化简法	/73
3.5.1	卡诺图的构成	/73
3.5.2	布尔函数在卡诺图上的表示	/74
3.5.3	卡诺图的性质	/75
3.5.4	卡诺图化简的基本步骤	/75
3.6	列表化简法	/77
3.6.1	用列表法确定布尔函数的所有质蕴涵项	/77
3.6.2	用质蕴涵表确定必要质蕴涵	/78
3.6.3	求函数的最小覆盖	/79
3.7	逻辑门电路基础	/82
3.7.1	与门	/82
3.7.2	或门	/83
3.7.3	非门	/85
3.7.4	与非门	/86
3.7.5	或非门	/87
3.7.6	与或非门	/88
3.8	组合逻辑网络的分析设计与举例	/88
3.8.1	组合网络的分析	/88

## 目录 《计算机原理与体系结构》

3.8.2	组合网络的设计	/89
3.8.3	二进制运算电路的逻辑设计	/91
3.8.4	十进制逻辑电路的设计	/94
3.9	触发器	/97
3.9.1	RS 触发器	/97
3.9.2	JK 触发器	/99
3.9.3	D 触发器	/100
3.9.4	T 触发器	/102
3.10	同步时序电路的分析及设计举例	/103
3.10.1	概述	/103
3.10.2	状态约束	/104
3.10.3	系统时序	/104
3.10.4	时钟偏移	/106
3.10.5	亚稳态	/108
3.10.6	同步器	/109
3.10.7	同步时序电路的设计举例	/110
3.11	异步时序电路的分析及设计举例	/114
3.11.1	概述	/114
3.11.2	异步时序流程表的建立与 简化	/117
3.11.3	流程表的状态分配	/119
3.11.4	异步时序电路的设计举例	/122
3.12	课后习题	/128
	课后习题答案	/131

## 第 4 章 运算方法与运算器 /136

4.1	数的定点与浮点表示	/136
4.1.1	定点表示	/136
4.1.2	浮点表示	/137
4.2	定点加减法运算	/141
4.2.1	补码加法运算	/141
4.2.2	补码减法运算	/143
4.2.3	溢出及其检测方法	/144

4.3 定点乘法运算 /145
4.3.1 原码一位乘法 /145
4.3.2 原码两位乘法 /146
4.3.3 补码一位乘法 /148
4.3.4 补码两位乘法 /149
4.3.5 阵列乘法器 /150
4.4 定点数除法运算 /153
4.4.1 原码和补码除法中的加减交替法 /153
4.4.2 原码两位除法 /156
4.4.3 阵列除法器 /158
4.5 浮点算术运算 /160
4.5.1 浮点加法和减法 /160
4.5.2 浮点乘法运算 /162
4.5.3 浮点除法运算 /162
4.6 运算器电路 /162
4.6.1 加法器 /162
4.6.2 减法器 /165
4.6.3 比较器 /166
4.6.4 算术逻辑单元 /166
4.6.5 移位器和循环移位器 /168
4.7 74LS181 运算器 /169
4.7.1 74LS181 算术逻辑单元的工作原理 /169
4.7.2 74LS181 功能测试 /171
4.8 课后习题 /172
课后习题答案 /172

**第 5 章 指令与指令系统 /174**

5.1 指令系统的发展 /174
5.2 指令系统 /175
5.2.1 指令系统的介绍 /175
5.2.2 指令的分类 /175

## 目录 《计算机原理与体系结构》

5.3 指令格式 /176
5.3.1 零地址指令 /176
5.3.2 单指令地址 /177
5.3.3 双地址指令 /177
5.3.4 三地址指令 /177
5.3.5 多地址指令 /177
5.4 寻址方式 /178
5.4.1 立即数寻址 /178
5.4.2 寄存器寻址 /178
5.4.3 直接寻址 /179
5.4.4 间接寻址 /179
5.4.5 变址寻址 /180
5.4.6 相对寻址 /181
5.5 复杂指令系统和精简指令系统 /182
5.5.1 复杂指令系统 /182
5.5.2 精简指令系统 /182
5.6 指令集结构的功能设计 /183
5.6.1 CISC 指令集结构的功能设计 /183
5.6.2 RISC 指令集结构的功能设计 /185
5.6.3 控制指令功能设计 /186
5.7 操作数的类型、表示和大小 /189
5.7.1 操作数的类型 /189
5.7.2 操作数的表示和大小 /189
5.8 指令集格式的设计 /190
5.8.1 寻址方式的表示方法 /191
5.8.2 指令集格式的选择 /191
5.8.3 操作码的优化设计 /192
5.8.4 地址码的优化设计 /193
5.9 处理器的指令周期 /194
5.9.1 指令周期 /194
5.9.2 非访内指令的指令周期 /195
5.9.3 访内指令的指令周期 /197

5.9.4	间接访问主存储器指令的指令周期	/198
5.9.5	程序控制指令的指令周期	/199
5.9.6	用框图语言表示指令周期	/202
5.10	ARM 指令集结构	/203
5.10.1	DLX 中的寄存器	/203
5.10.2	ARM 的模式	/204
5.10.3	ARM 的指令格式	/204
5.10.4	ARM 的加载/存储	/206
5.10.5	数据处理指令	/207
5.10.6	分支和跳转操作	/208
5.10.7	ARM 支持协处理器操作	/209
5.10.8	ARM 杂项指令	/209
5.10.9	ARM 的伪指令	/210
5.10.10	RISC 体系结构与 ARM 的性能优势	/210
5.10.11	RISC 体系结构的优势	/211
5.10.12	体系结构的性能优势	/211
5.11	RISC 指令并行处理	/212
5.11.1	指令级并行概念	/212
5.11.2	实现指令集并行处理的技术	/213
5.12	课后习题	/214
	课后习题答案	/215

## 第 6 章 控制器及性能提高 /219

6.1	控制器的构成	/219
6.1.1	中央处理器的功能与组成	/219
6.1.2	控制器的功能及结构框图	/223
6.1.3	控制方式及时序部件	/226
6.1.4	中断系统	/231
6.2	微操作命令分析	/233
6.2.1	取指周期	/233

## 目录 《计算机原理与体系结构》

6.2.2	间访周期	/233
6.2.3	执行周期	/233
6.2.4	中断周期	/235
6.3	指令的执行过程	/236
6.3.1	顺序控制	/236
6.3.2	超前控制	/237
6.3.3	流水线控制	/238
6.4	流水线技术	/239
6.4.1	流水线的基本概念	/239
6.4.2	流水线的分类	/241
6.4.3	流水线中的相关	/243
6.5	RISC 处理器的指令流水线	/260
6.5.1	ARM7 流水线技术	/261
6.5.2	ARM9 流水线技术	/261
6.5.3	ARM11 流水线技术	/262
6.6	流水线性能分析	/263
6.6.1	线性流水线的性能分析	/263
6.6.2	线性流水线的性能分析举例	/268
6.6.3	非线性流水线的调度技术 简介	/269
6.7	超标量体系结构	/271
6.7.1	简单超标量	/272
6.7.2	多发送超标量	/273
6.7.3	超标量性能	/274
6.8	分支预测	/275
6.8.1	分支预测的必要性	/275
6.8.2	单 T 位预测器	/276
6.8.3	双位预测器	/278
6.8.4	计数器、移位器和预测器	/279
6.8.5	局部分支预测器	/280
6.8.6	全局分支预测器	/282
6.8.7	G 选择预测器	/284
6.8.8	G 共享预测器	/285

6.8.9	混合预测器	/286
6.8.10	分支目标缓冲	/287
6.9	微程序控制器	/289
6.9.1	微程序控制原理	/289
6.9.2	微程序设计技术	/289
6.10	硬布线控制器	/293
6.10.1	基本思想	/293
6.10.2	硬布线控制逻辑设计中的若干问题	/294
6.10.3	硬布线控制器和微程序控制器的比较	/295
6.11	课后习题	/296
	课后习题答案	/297

**第7章 存储系统 /300**

7.1	存储系统的层次结构	/300
7.2	主存储器	/301
7.2.1	主存储器的分类	/301
7.2.2	读/写存储器	/303
7.2.3	非易失性半导体存储器	/307
7.3	主存储器组成	/309
7.3.1	位扩展	/309
7.3.2	字扩展	/310
7.3.3	字位扩展	/311
7.4	相联存储器	/312
7.5	高速缓冲存储器	/314
7.5.1	高速缓冲存储器概述	/314
7.5.2	映像规则	/319
7.5.3	查找方法	/321
7.5.4	替换算法	/322
7.5.5	写策略	/323
7.5.6	高速缓冲寄存器的结构	/325
7.5.7	高速缓冲存储器的性能分析	/327

## 目录 《计算机原理与体系结构》

7.5.8	高速缓冲存储器的性能改进	/331
7.6	降低 cache 失效率的方法	/331
7.6.1	增加 cache 块大小	/334
7.6.2	提高相联度	/336
7.6.3	Victim cache	/337
7.6.4	伪相联 cache	/338
7.6.5	硬件预取技术	/339
7.6.6	由编译器控制的预取	/340
7.6.7	编译器优化	/342
7.7	减少 cache 失效开销	/346
7.7.1	让读失效优先于写	/346
7.7.2	子块放置技术	/346
7.7.3	请求字处理技术	/347
7.7.4	非阻塞 cache 技术	/348
7.7.5	采用两级 cache	/349
7.8	减少命中时间	/352
7.8.1	容量小、结构简单的 cache	/352
7.8.2	虚拟 cache	/353
7.8.3	写操作流水化	/355
7.8.4	cache 优化技术总结	/355
7.9	外部存储设备	/356
7.9.1	磁盘设备	/356
7.9.2	Flash 存储器	/360
7.9.3	磁带设备	/361
7.9.4	光盘设备	/362
7.10	廉价磁盘冗余阵列	/363
7.10.1	RAID0	/364
7.10.2	RAID1	/366
7.10.3	RAID2	/367
7.10.4	RAID3	/368
7.10.5	RAID4	/369
7.10.6	RAID5	/370
7.10.7	RAID6	/371

---

7.10.8 RAID7 /371
7.10.9 RAID 的实现与发展 /372
7.11 虚拟存储器 /373
7.11.1 虚拟存储器基本原理 /373
7.11.2 页式虚拟存储器 /374
7.11.3 段式虚拟存储器 /377
7.11.4 快表 /378
7.12 进程保护和虚存实例 /381
7.12.1 进程保护 /382
7.12.2 ARM 的段页式存储结构 /383
7.13 课后习题 /386
课后习题答案 /387

## 第 8 章 输入/输出系统与总线 /391

8.1 引言 /391
8.1.1 I/O 设备的编址与 I/O 接口的基本功能 /391
8.1.2 I/O 设备数据传送方式 /393
8.1.3 I/O 系统性能与 CPU 的性能 /394
8.1.4 I/O 系统的可靠性 /395
8.2 可靠性、可用性和可信性 /396
8.3 总线系统 /397
8.3.1 普林斯顿体系与哈佛体系 /397
8.3.2 总线分类 /399
8.3.3 总线操作 /400
8.3.4 常用的系统总线 /406
8.4 I/O 系统性能分析 /422
8.4.1 I/O 性能与系统响应时间 /422
8.4.2 Little 定律 /425
8.4.3 M/M/1 排队系统 /425
8.4.4 M/M/m 排队系统 /427
8.5 I/O 与操作系统 /429
8.5.1 DMA 和虚拟存储器 /429

## 目录 《计算机原理与体系结构》

8.5.2 I/O 和 cache 数据一致性 /430
8.5.3 异步 I/O /431
8.5.4 块服务器和文件服务器 /432
8.6 小结 /432
附录 A 嵌入式计算机上的无线技术 /433
8.7 课后习题 /442
课后习题答案 /444

### 第 9 章 并行处理机与多处理机 /449

9.1 引言 /449
9.1.1 并行性 /449
9.1.2 并行计算机体系结构的分类 /450
9.1.3 SISD 向 MIMD 的演变 /450
9.1.4 并行处理面临的挑战 /452
9.2 并行处理机结构与特点 /454
9.2.1 并行处理机的典型结构 /454
9.2.2 并行处理机的特点 /455
9.3 并行计算机基本结构 /456
9.3.1 Illiac IV 计算机 /456
9.3.2 Burroughs BSP 计算机 /461
9.3.3 CM-2 计算机 /465
9.4 互连网络的基本概念 /468
9.4.1 互连网络在计算机系统中的作用 /468
9.4.2 主要特性和性能参数 /469
9.4.3 互连函数 /471
9.4.4 互连网络的种类 /475
9.5 互连网络 /476
9.5.1 互连网络的性能参数 /477
9.5.2 静态连接网络 /479
9.5.3 动态连接网络 /483
9.6 多处理机系统结构与特点 /487
9.6.1 基本结构 /487