


北京希望电脑公司计算机集成电路技术丛书

计算机科技人员必备工具书

# 最新计算机集成电路技术大全

---

## — CMOS BiCMOS 数据手册



海洋出版社

中册

北京希望电脑公司计算机集成电路技术丛书

计算机科技人员必备工具书

**最新计算机集成电路技术大全  
— CMOS BiCMOS 数据手册**

中 册

王文 魏林 沈齐 编译

海洋出版社

1991.5

## 内 容 简 介

本书是集 CMOS 和 BiCMOS 数据及产品信息大全的手册。共分上、中、下三册，中册包括四章，主要介绍了 PROM、EPLD、FIFO、逻辑器件等。内容丰富，查阅方便，对计算机硬件设计人员、维修、使用人员本书是一本必备的工具书。

编著： 阎世尊

### 最新计算机集成电路技术大全 CMOS BiCMOS 数据手册

(中册)

王文、魏林、沈齐 编译

海洋出版社出版(北京市复兴门外大街1号)

海洋出版社发行 兰空印刷厂印刷

开本：787×1092 1/16 印张：84.75 字数：470千字

1991年5月第三版 1991年5月第一次印刷

印数：1—3000册

ISBN 7-5027-2249-1 / TP·38 定价：18.00元

## 前　　言

本书是集 CMOS 和 BiCMOS 数据及产品信息大全的手册；通过阅读本书，不仅可  
以纵观 CMOS 和 BiCMOS 的所有技术数据，而且可以了解其产品信息及其它厂家生产  
的同类产品信息。本书既可供微机硬件人员使用，而且还可供工作站、小型机及大型机硬  
件人员及维修人员使用。

本书介绍的是美国 Cypress 半导体公司的产品。Cypress 公司是世界著名的半导体生  
产厂家之一，其产品覆盖面广、质量可靠，在世界半导体行业中占有重要地位。

全书总分上、中、下三册。上册主要介绍产品信息及 RAM；中册主要介绍  
PROM、EPLD、FIFO、逻辑器件等；下册则涉及 RISC、模块、ECL、军品信息、桥式  
MOS 系列产品、设计编程工具、质量及产品可靠性、温度数据及产品封装形式。本书对  
各芯片的介绍遵从一定的顺序，使得读者可以快速查阅所需技术数据，做到一目了然。

工欲善其事，必先利其器。了解完备的技术信息是硬件人员设计、维修、使用和购置  
硬件产品的先导；阅读此书，可使您做到“心中有数”。

本书的问世得到北京希望电脑公司秦人华老师的大力支持，在此表示衷心感谢！

编译者

1991.5

# 目 录

<b>第三章 PROM .....</b>	<b>1</b>
CMOS PROM 介绍 .....	1
CY7C225 / 512×8 寄存器 PROM .....	4
CY7C235 1024×8 寄存器 PROM .....	16
CY7C245 可重编程的 2048×8 寄存器 PROM .....	28
CY7C245A 可重编程的 2048×8 寄存器 PROM .....	42
CY7C251 / CY7C254 功率开关和可重编程的 16, 384×8 PROM .....	56
CY7C261 / CY7C263 / CY7C264 功率开关和可重编程的 8192×8 PROM .....	66
CY7C265 64K寄存器 PROM .....	79
CY7C288 功耗可切换且可重编程的 8192×8 PROM .....	90
CY7C268 / CY7AC269 64K寄存器诊断 PROM .....	95
CY7C271 / CY7C274 功率可切换和可编程的 32768×8 PROM .....	109
CY7C277 / CY7C279 可编程 32768×8 寄存器 PROM .....	116
CY7C281 / CY7C282 1024×8 PROM .....	126
CY7C285 / CY7C289 65536×8 可编程快速列存取 PROM .....	135
CY7C288 / CY7C287 65536×8 可重编程的寄存器 PROM .....	141
CY7C291 / CY7C292 可重编程的 2048×8 PROM .....	147
CY7C291A / CY7C292A / CY7C293A 可重编程的 2048×8 PROM .....	156
PROM 编程介绍 .....	166
<b>第四章 EPLD .....</b>	<b>170</b>
CMOS EPLD 简介 .....	170
PAL C 20 系列可再编程 CMOS PAL C 16L8, 16R8, 16R6, 16R4 .....	175
PLD C 18G8 CMOS 通用 20 管脚可编程逻辑器件 .....	196
PLD C 20G10B / PLD C 20G10 CMOS 通用 24 管脚可再编程逻辑器件 .....	204
PLD C 20RA10 可再编程异步 CMOS 逻辑器件 .....	226
PAL C 22V10B / PAL C 22V10 可再编程 CMOS PAL 器件 .....	235
PAL 22V10C / PAC 22VP10C 初步通用 PAL 器件 .....	255
CY7C330 CMOS 可编程同步状态机 .....	265
CY7C331 异步寄存的可编程逻辑器件 .....	276
CY7C332 寄存的组合可编程逻辑器件 .....	290
CY7C336 6-ns BiCMOS PAL 输入寄存器 .....	301
CY7C337 7-ns PAL 输入寄存器 .....	302
CY7C338 6-ns BiCMOS PAL 输出锁存器 .....	303

CY7C339 7-ns BiCMOS PAL 输出锁存器 .....	304
CY7C340 EPLD 族的多阵列高密度矩阵 EPLD .....	305
CY7C341 192 个宏单元 MAX EPLD .....	312
CY7C342 / CY7C345 128 个宏单元 MAX EPLD .....	314
CY7C343 64 个宏单元 MAX EPLD .....	327
CY7C344 32 个宏单元 MAX EPLD .....	338
CY7C361 超高速状态机 EPLD .....	349
PLD 编程信息 .....	361
<b>第五章 FIFO .....</b>	<b>364</b>
CY7C3341 64×4 串行存储器 FIFO .....	364
CY7C401 / CY7C403 / CY7C402 / CY7C404 64×4 和 64×5 的 FIFO 级联存储器 .....	369
CY7C408A / CY7C409A 64×8 和 64×9 存储器 FIFO .....	379
CY7C420 / CY7C421 / CY7C424 / CY7C245 / CY7C248 / CY7C429 512×9, 1024×9, 2048×9 级联 FIFO .....	393
CY7C432 / CY7C433 4098×9 级联 FIFO .....	409
CY7C439 2048×9 双向 FIFO .....	421
CY7C441 / CY7C442 512×9 和 2K×9 同步 FIFO .....	433
CY7C443 / CY7C444 512×9 和 2K×9 级联同步 FIFO .....	435
CYM4210 8K×9 级联 FIFO .....	436
CYM4220 16K×9 级联 FIFO .....	437
<b>第六章 逻辑器件 .....</b>	<b>439</b>
CY2901C 4 位 CMOS 芯片 .....	439
CY2909A / CY2911A CMOS 的微程序定序器 .....	448
CY2910A CMOS 的微程序控制器 .....	453
CY7C510 16×16 位乘法器 .....	459
CY7C901 CMOS 的 4 位芯片 .....	483
CY7C909 / CY7C911 CMOS 的微程序定序器 .....	500
CY7C910 CMOS 的微程序控制器 .....	511
CY7C9101 CMOS 16 位芯片 .....	522
CY7C9115 / CY7C9116 / CY7C9117 CMOS 的 16 位微程序 ALU .....	537

## 第三章 PROM(可编程只读存储器)

### CMOS PROM 介绍

#### 1 产品概况

PROM 的 Cypress CMOS 系列具有如下特性,它们的位密度的范围是 4K 到 512K,这个系列的 PROM 具有三种功能配置,并且这三种功能配置的字节宽度种类是齐备的。这类产品既有 0.3 和 0.6 英寸宽的双列直插塑料插件和 CERDIP (陶瓷双列直插式封装),也有 0.3 和 0.6 英寸宽的 LCC 和 PLCC 插件。相应的程序设计工艺是 EPROM。因此,对双列直插和 LCC 这两种插件,都可提供窗口形组件。在具有寄存器的产品系列中,有密度为 512、1K、2K、8K、32K 和  $64K \times 8$  的产品,在没有寄存器的产品系列中,有密度为 1K、2K、8K、16K、32K 和  $64 \times 8$  的产品。具有寄存器的器件既可以同步输出方式工作,也可以异步输出方式工作。同时,这些器件可能有一种预置功能,即预先装入流水线寄存器。 $8K \times 8$  的寄存器器件以一个诊断影子寄存器为特色,这个寄存器可采取一系列步骤来装入或检查流水线寄存器。

Cypress PROM 的性能相当于对应的双极产品,同时,功率要比用 CMOS 一般工艺制造的产品小一些,它们的工作电压是 2001 ESD 伏特,在 10% 的电压公差范围内,能够正常工作。

#### 2 工艺介绍

在“N”沟道 CMOS EPROM 工艺规程中,执行 Cypress PROM,除了“A”系列的器件之外,所有密度小于或等于 128K 的器件都采用 1.2 微米 PROM I 工艺。16K “A”系列的器件及未来的 256K PROM 都采用 0.8 微米 PROM II 工艺。这种工艺具有一个单端存储单元。在这种工艺规程中,如果一个门的扇出功率为 45 毫微微焦耳,那么它的基本门延时为 235 微微秒。这种工艺规程为开发新的、超过现有的所有高速 LSI 产品提供了基础。

虽然 CMOS 静态 RAM 在速度上与双极 RAM 相当,但 CMOS EPROM 总是比双极熔丝型 PROM 慢三到十倍。妨碍 CMOS EPROM 速度提高的主要因素有两个:1) 单晶体管 EPROM 单元的速度要比双极熔丝元件的速度慢,2) CMOS EPROM 工艺最注重的是可编程性和密度,这些几乎都要以牺牲速度为代价。Cypress CMOS EPROM 克服了这两种限制速度的因素,因此使得这种 CMOS EPROM 的性能优于双极工艺制造的 PROM 的性能。

对于所有的 Cypress PROM,我们分离读、写两种晶体管功能,这样就可以分别优化可编程性和速度。同时,EPROM 工艺第一次采用了亚能级偏压发生器。采用这种技术之后,提高了元件的性能,并且使得锁定抗扰度达到 200 mA 以上。这样这种 CMOS EPROM 工艺无论在速度上,还是在密度上,都可与双极熔丝工艺相媲美。另外,随着密度的增大,这种元件的性能和工艺都会超过双极工艺能够提供的最好的元件。使用 Cypress CMOS EPROM 工艺可以克服或很大程度地减少双极熔丝工艺的弱点,这些弱点包括,可编程性较差、功耗大,并且随着密度增加性能也有所下降。

#### 3 设计方法

##### A 四晶体管差分存储单元

4K、8K 和 16K PROM (除了“A”系列之外) 采用一种 N-Well CMOS 工艺,同时也采用了一种新的四晶体管 EPROM 单元,对这种四晶体管差分存储单元进行了优化使其速度达到最高。对于  $2K \times 8$  的 PROM 来说,这种四晶体管的面积是 0.42 平方密耳,芯片的大小是 19.321 平方密耳(图 1)。对浮栅单元进行了优化,使它们具有很大的读电流和很快的编程能力。通过分离读与编程晶体管来完成这种优

化(图2)。程序晶体管有一个单独的插座,以最大限度地生成与收集热电子,而读晶体管插件不会提供大的读电流。 $n$ 和 $p$ 这两种通道外围晶体管都有一可自控的、浅的、轻掺杂漏极(LDO)接头。LDO结构减少了覆盖电容,这样可提高速度。同时,这种结构最大限度地减少了热电子注入,可提高可靠性。虽然对NMOS静态和动态RAM来说,单片亚能级偏压发生器很普通,但EPROM工艺却首次引入这种发生器。引进这种发生器的结果是提高了速度、提高了锁闭抗扰度,使它达到200mA以上,并且提高了编程过程中的寄存生场转换电压。




图1





图2 优化非易失性单元,以提高其速度和可编程性

通过使用差分设计技术和完全分离读与编程路径可使密度为16K的元件访问时间小于35ns,密度为4K和8K的元件访问时间小于30ns。这样,便可优化读路径,使读速度达到最大。X和Y译码路径被预先解码,以优化功率延迟积。使用差分读出模块和四晶体管存储单元以高速读出位线的信息,位线可感知的最低包压为100mV。读出放大器(图3)由三级相同的增益组成。每级最大的增益为4。Cascode级放大位线的电流/电压变动幅度,并且把变化后的电压/电流提供给差分放大器。水平部件和闩门线路再一次放大差分放大器输出的电压,并且水平移动这个电压。然后,再把这个信号提供给输出缓冲器,该缓冲器有一个扇出个数为10的TTL。



0034-3

图3 差分读出模式

## B 双晶体管存储单元

密度大于等于 64K 的 Cypress PROM 使用双晶体管存储单元。密度不等于 256K 的单元使用单端读出元件，而密度等于 256K 的单元使用一种差分读出线路。这种组合可使设计更加简明，同时，可以减少制造费用。密度为 64K 到 256K 之间的设备，其存取时间为 35ns 到 45ns。对于使用 PROM II 工艺制造的“A”系列 16K 设备，其存储时间为 25ns，这是最佳的密度与性能之间的折衷，这种双晶体管单元仍使用高速读晶体管和经优化的 EPROM 晶体管，以提高性能和程序设计的可靠性。读出放大器在一个输入端使用了参考电压，在另一个输入端使用了读晶体管，来代替原来的两个读晶体管。单端读出是一种更常用的技术，并且使得被擦除的设备所含的全都是“0”。

## 4 程序设计

### A 差分存储单元

每次可在 Cypress PROM 的管脚上加 12 到 14 伏特的电压，这样可使 Cypress PROM 存储一个字节数据。差分单元可以存储逻辑“0”和逻辑“1”。在浮栅写晶体管的控制门上加 12 到 14 伏特的电压，同时，在它的漏板上加 9 伏特电压，可以存储一个二进制数字。这会引起热电子从通道向浮栅运动，因此会增大阈电压。由于读晶体管与程序设计晶体管共享同一浮栅，因此读晶体管的阈电压由大约一伏升高到 5 伏以上，这样，如果在一个读状态的操作中，选中了一个晶体管，那么便使它变成“关闭”状态，由于在程序设计之前，差分单元的两侧处于相同的电位上，因此阈值偏离在 100MA 之内，都认为是正确的状态。在一个单元未存储任何数据之前，它里面既没有含一，也没有含零，因此，我们提供一种特殊的空检操作。以这种操作方式工作，单元写侧的输出都要与固定的参照电压相比较，以制定该单元是否已存储数据。在制造过程中，为了保证质量，我们提供了一个边界状态，每个 BIT 的阈值不能超出这个边界。

### B 单端存储单元

在单端存储单元中，EPROM 晶体管的程序设计机制与双端存储单元对应的程序设计机制相同。仅

有的区别是单端元只能存储“1”。在程序设计过程中，如果向 I/O 管脚提供一个“1”，那么便使 EPROM 擦除原有数据，存储提供了数据。如果向管脚提供一个“0”，便让 EPROM 保持原来的数据。

### 5 擦除

当 Cypress PROM 处于窗口模式 CERDIP 时，第一次以 PROM 速度，采用 CMOS EPROM 工艺，提供可重编程字的功能。无论有无寄存器，密度大于等于 16K 的元件都有这种功能。波长小于 4000 埃的光都可擦除 Cypress PROM，正是出于这个原因，如果一块 PROM 会受到阳光或灯光的照射，那么应该把一个不透明的标签贴在它的窗口处，以延长使用时间。

建议用波长为 2537 埃的紫外线来擦除 PROM，最短的照射时间（UV 密度 X 照射时间）为 25 Wsec / cm<sup>2</sup>。如果使用功率为 12 mW / cm<sup>2</sup> 的紫外线灯来擦除 PROM，那么照射时间约为 30—35 分钟。工业 EPROM 擦除标准是 15 Wsec / cm<sup>2</sup>。Cypress EPROM 擦除时间是工业 EPROM 擦除时间的 5/3 倍。

在擦除过程中，紫外线灯照射 PROM 的最大面积应在 1 平方英寸之内。如果光线很强，同时照射时间过长的话，会使芯片受到破坏，永远不能恢复。建议最大的照射剂量为 7258 Wsec / cm<sup>2</sup>。

在编程设计期间，有些器件对光电效应很敏感。Cypress 建议，在编程设计期间，遮闭上可重新编程器件的窗口。

### 6 可靠性

接近于 PROM 的 CMOS EPROM 在编程设计方面和功能领域向用户提供了一些显著的益处。由于可以多次编程和刷新单元，所以在制造过程中，源于 Cypress 的 CMOS PROM 能够 100% 地测定可编程性。由于每个 CMOS PROM 都包含了一个 PHANTOM (幻觉) 阵列，所以在器件包装完毕之后，其功能度和性能都是可以测定的，这样就不仅向用户保证了每个单元都能进行编程设计，而且向用户保证了产品能按规定运行。

## CY7C225 512X8 寄存器 PROM

### 特性

- \* 运率功率最佳的 CMOS
- \* 高速率
  - 最大建立时间为 25ns.
  - 时钟信号到达输出端的时间为 12ns.
- \* 低功率
  - 495mW(商用)
  - 660mW(军用)
- \* 单片边沿触发的寄存器
- \* 被缓冲的通用 PRESET 和 CLEAR 输入.

- \* 100%可编程的 EPROM 工艺.
- \* 细小的 300 毫英寸,24 管脚塑性或气封的 DIP(双列直插式封装),或者 28 管脚的 LCC.
- \* 商用和军用的  $V_{CC}$  为  $5V \pm 10\%$
- \* TTL 可兼容的 I/O
- \* 双极性 PROM 的直接替换
- \* 能够承受高于 1500V 的静态放电


## 功能

CY7C225 是一个高性能的可电编程的只读存储器它有 512 个字,每个字有 8 位,组装于细小的 300 毫英寸塑性或气封 DIP 和 28 个管脚的无引线的芯片载体中. 存储器单元利用了经过检验的 EPROM 浮栅工艺以及字节宽度的编程设计算法.


CY7C225 取代了双极性器件并提供有功率低,性能优越,和可编程程度高的优点. EPROM 单元高压仅需要 13.5 伏,为成群编程也规定有低电流的要求. 在每个存储单元被写入,被擦除和密封之前的反复实习时,EPROM 单元允许每个存储器存储单元被 100% 地测试. 每个 PROM 也测试了 AC 性能以确保用户编程后,产品将满足 AC 的规定限制.

CY7C225 具有异步的 PRESET 和 CLEAR 功能.


Logic Block Diagram



Pin Configurations



0020-2



0020-11

## 选择指南

		7C225-25	7C225-30	7C225-35	7C225-40
Maximum Set-up Time (ns)		25	30	35	40
Maximum Clock to Output (ns)		12	15	20	25
Maximum Operating Current (mA)	Commercial	90	90		90
	Military		120	120	120

### 注意:

本选择指南对军品和民品提供了不尽相同的参数。

## 最大极限

(超过这个极限,可能会折断)有用寿命.仅作为用户的指导,并没有实际地测定)

存储温度 .....	-65 ~ +150°C
加载功率的环境温度 .....	-55 ~ +125°C
相对地电势的电源电压 .....	-0.5 ~ +7.0V
(管脚 24 相对于管脚 12)	
在高 2 状态时加到输出端的 DC 电压 .....	-0.5 ~ +7.0V
DC 输入电压 .....	-3.0 ~ +7.0V
DC 编程电压(管脚 7,18,20) .....	14.0V
静态放电电压 .....	> 1500V
(根据 MIL-STD-883 Method 3015)	
锁定的电流 .....	> 200mA

## 正常工作范围

Range	Ambient Temperature	V <sub>CC</sub>
Commercial	0°C to +70°C	5V ± 10%
Military <sup>[6]</sup>	-55°C to +125°C	5V ± 10%

### 注意:

军品和民品的工作范围并不相同。

## 电特性(7)

Parameters	Description	Test Conditions	Min.	Max.	Units
$V_{OH}$	Output HIGH Voltage	$V_{CC} = \text{Min.}, I_{OH} = -4.0 \text{ mA}$ $V_{IN} = V_{IH} \text{ or } V_{IL}$	2.4		V
$V_{OL}$	Output LOW Voltage	$V_{CC} = \text{Min.}, I_{OL} = -16 \text{ mA}$ $V_{IN} = V_{IH} \text{ or } V_{IL}$		0.4	V
$V_{IH}$	Input HIGH Level	Guaranteed Input Logical HIGH Voltage for All Inputs <sup>[2]</sup>	2.0		V
$V_{IL}$	Input LOW Level	Guaranteed Input Logical LOW Voltage for All inputs <sup>[2]</sup>		0.8	V
$I_{IX}$	Input Leakage Current	$GND \leq V_{IN} \leq V_{CC}$	-10	+10	$\mu\text{A}$
$V_{CD}$	Input Clamp Diode Voltage	Note 1			
$I_{OZ}$	Output Leakage Current	$GND \leq V_O \leq V_{CC}$ Output Disabled <sup>[4]</sup>	-40	+40	$\mu\text{A}$
$I_{OS}$	Output Short Circuit Current	$V_{CC} = \text{Max.}, V_{OUT} = 0.0V$ <sup>[3]</sup>	-20	+20	mA
$I_{CC}$	Power Supply Current	$GND \leq V_{IN} \leq V_{CC}$ $V_{CC} = \text{Max.}$	Commercial Military	20 120	mA

注意:

电特性是指在正常工作范围内的电特性。

## 容抗

Parameters	Description	Test Conditions	Max.	Units
$C_{IN}$	Input Capacitance	$T_A = 25^\circ\text{C}, f = 1 \text{ MHz}, V_{CC} = 5.0V$	5	pF
$C_{OUT}$	Output Capacitance	$T_A = 25^\circ\text{C}, f = 1 \text{ MHz}, V_{CC} = 5.0V$	8	pF

注意:

电容视输入和输出而有不同的要求。

注:

- 1.CMOS 处理过程虽然没提供钳位二极管,但是,CY7C225 却不受-3V 直流输入和小于 10ns 的-5V 下冲脉冲(测量到 50% 的点)的影响.
- 2.这些电压就器件的地管脚来说是绝对电压,它们包括了所有由于系统和 / 或测试者噪声而引起的过冲.如果没有合适的仪器,就测试不到这些值.(见测试部分的注释).
- 3.为了测试,每次最多有一个输出应被短路.短路线路测试时间不应超过 30 秒.
- 4.对于使用了同步允许功能的器件,在应用这些电压执行完这一度量后,器件必须被赋予定时.
- 5.在最初完成设计时,和在任何一次可能影响参数值的设计或加工更动之后,都对这些参数值进行了测试.
6. $T_A$  是外壳温度的常值.
- 7.见 A 组小组测试信息的最后一页说明.

## 开关特性

Parameters	Description	7C225-25		7C225-30		7C225-35		7C225-40		Units
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
t <sub>SA</sub>	Address Setup to Clock HIGH	25		30		35		40		ns
t <sub>HA</sub>	Address Hold from Clock HIGH	0		0		0		0		ns
t <sub>CO</sub>	Clock HIGH to Valid Output			12		15		20		25 ns
t <sub>PWC</sub>	Clock Pulse Width	10		15		20		20		ns
t <sub>SES</sub>	E <sub>S</sub> Setup to Clock HIGH	10		10		10		10		ns
t <sub>HES</sub>	E <sub>S</sub> Hold from Clock HIGH	0		5		5		5		ns
t <sub>DPL, t<sub>DCH</sub></sub>	Delay from PRESET or CLEAR to Valid Output			20		20		20		ns
t <sub>RP, t<sub>RC</sub></sub>	PRESET or CLEAR Recovery to Clock HIGH	15		20		20		20		ns
t <sub>PWP, t<sub>PWC</sub></sub>	PRESET or CLEAR Pulse Width	15		20		20		20		ns
t <sub>COS</sub>	Valid Output from Clock HIGH[1]			20		20		25		30 ns
t <sub>HZC</sub>	Inactive Output from Clock HIGH[1, 3]			20		20		25		30 ns
t <sub>POL</sub>	Valid Output from E LOW[2]			20		20		25		30 ns
t <sub>HZL</sub>	Inactive Output from E HIGH[2, 3]			20		20		25		30 ns

注意：

开关特性是指在正常工作范围内的开关特性。

注：

- 仅应用于使用同步(E<sub>S</sub>)功能的情况。
- 仅应用于使用异步(E)功能的情况。
- 转换是在输出端上的电平稳定态达到 HIGH 电平-500mV 或者电平稳定态达到 LOW 电平+500mV 处测量的，而输入端电平为 1.5V，带有如图 16 所示的负载。
- 测试是用小于或等于 5ns 的上升时间与下降时间完成的。
- 见图 1a 中除 t<sub>HZ</sub> 外的所有开关特性。
- 见图 1b 的 t<sub>HZ</sub>。
- 所有的器件测试负载应该在器件输出的 2" 内定位。
- 见 A 组小组测试信息的最后一页说明。

### AC 测试负载及波形[5,6,7]




Figure 1a




Figure 1b





Figure 2

Equivalent to:

THÉVENIN EQUIVALENT



## 功能描述

CY7C225 是个采用 CMOS 工艺的可电编程的只读存储器, 其机构安置为 512 个字 X8 位, 它可以管脚对应管脚地替换双极性 TTL 熔丝连接 PROM. CY7C225 合并有 D 型, 主从单片寄存器, 降低了流水线可编程的系统及应用的成本和尺寸, 而在这样的系统与应用中, 被存取的 PROM 数据暂时存储于寄存器中. 采用同步(E<sub>s</sub>)与异步(E)输出允许功能和 CLEAR 与 PRESET 输入, 能提供额外的灵活性.

在加电基础上, 同步允许(E<sub>s</sub>)触发器将满足于置位条件, 引起输出(O<sub>0</sub> 到 O<sub>7</sub>) 变为截止状态或高阻抗状态. 把存储器存储单元作用于地址输入(A<sub>0</sub>~A<sub>8</sub>) 上并把逻辑 LOW 施加于赋与功能(E<sub>f</sub>)的输入上, 就读出了数据. 在地址建立时间内, 存贮的数据被存取并加载到数据寄存器的主触发器中. 在时钟(CP)的一个从 LOW 到 HIGH 的转换上, 数据被传输到从触发器, 由从触发器来驱动输出缓冲器, 如果异步允许(E)也为 LOW 的话, 被存取的数据将出现在输出端(O<sub>0</sub>~O<sub>7</sub>).

将异步允许(E)接通为逻辑 HIGH 就可以随时使输出失去功能, 而把异步允许接通为逻辑 LOW 就可以使输出返回到有效状态.

不管 E 的条件如何, 在同步允许(E<sub>s</sub>)输入被接通为 HIGH 电平后, 在下一个正极性的时钟边沿处, 输出将变为截止状态或高阻抗状态. 如果同步允许管脚被接通为逻辑 LOW, 而且 E 的变 LOW 的话, 那么接下来的正的时钟边沿将会使输出返回到有效状态. 在一个正时钟边沿之后, 由于在下一个时钟由低电平向高电平的转换之前, 输出将不发生更动, 所以地址和同步允许输入可以随意地改变. 这个特征允许 CY7C225 译码器和读出放大器访问下一个存储单元, 同时以前被寻址的数据在输出端保持稳定.


单片边沿触发的寄存器允许由系统时钟直接驱动 PROM 时钟而不会引入竞争条件, 这样就简化了定时. 单片寄存器的定时要求与在市场上可以购买到的离散寄存器的定时要求相似.

CY7C225 具有被缓冲的异步 CLEAR 和 PRESET 输入(INIT). 初始化功能在加电序列和超时序列中是有用的.

把 LOW 加到 PRESET 输入上, 就立即引起寄存器的主触发器和从触发器都用"1"进行了加载, 这个"1"的加载与所有其它输入无关, 包括与时钟(CP)无关. 加 LOW 加到 CLEAR 输入上, 导致了触发器全部为零. 在输出引起异步允许(E)为 LOW 从而输出被允许后, 在器件的输出端将出现初始化数据.

在输入了功率时,(内部) 同步允许触发器将处于一个状态以至于输出将处于高阻抗状态. 为了赋给输出以功能, 必须产生一个时钟, 而且 E<sub>s</sub> 输入管脚至少在超前于时钟从 LOW 到 HIGH 转换的建立时间内须为 LOW. 然后, 可以用 E<sub>s</sub> 输入来启动输出.

## 时序图



## 关于测试的注释

将来器件上的测试程序应该是被仔细设计的,要把零件的优良性能和输出驱动能力都考虑进去.下面的注释也许会对读者有用.

1.要保证在器件  $V_{CC}$  和地终端之间使用足够的去耦电容.推荐几个电容器,其中包括一个  $0.1\mu F$  或更大些的电容器,和一个  $0.01\mu F$  或更小些的电容器,把它们尽可能地放置于接近于器件终端设备的地方.如果去耦不充分就可能引起电源电压有大的变化,导致错误的功能或瞬间的性能失误.


2.在测试期间,不要让任何一个输入是非连接的(浮动的).


3.不要试图在 AC 条件下进行阈值的测试.大幅值,快速的地电流瞬变过程通常是在器件输出放电容时产生的.这些沿器件地管脚多测试系统地线之间的寄生电感流动的瞬变电流极大地降低了可观察的输入的抗扰性.

4.输出电压是以 1.5V 的参考电压为标准测量出来的.

5.转换是在输出端上的稳定态电平达到 HIGH 电平+500mv 或者稳定态电平达到 LOW 电平+500mv 处测量的,而输入端电平为 1.5V,带有如图 1b 所示的负载.

## 典型 DC 和 AC 特性





## 器件编程

### 简介

在 7C225 CMOS 512X8 的有寄存器的 PROM 中,有一个可编程的 512X8 的阵列函数.所有的编程元素都是“EPROM”的单元,在器件被运输时都处于擦除状态.

这个 512X8 的阵列使用了差动存储器单元,以及差动读出技术.在擦除状态,单元既不包含有零也不包含有一.可以采用“BLANK CHECK ONES”(空检 1)和“BLANKCHECK ZEROS”(空检零)的功能函数来验证这个阵列的擦除状态,见表 3.

### DC 编程参数 $T_A = 25^\circ C$

Parameter	Description	Min.	Max.	Units
$V_{PP}^{[1]}$	Programming Voltage	13.0	14.0	V
$V_{CCP}$	Supply Voltage	4.75	5.25	V
$V_{IHP}$	Input High Voltage	3.0		V
$V_{ILP}$	Input Low Voltage		0.4	V
$V_{OH}^{[2]}$	Output High Voltage	2.4		V
$V_{OL}^{[2]}$	Output Low Voltage		0.4	V
$I_{PP}$	Programming Supply Current		50	mA

### AC 编程参数 $T_A = 25^\circ C$

Parameter	Description	Min.	Max.	Units
$t_{PP}$	Programming Pulse Width	100	10,000	μs
$t_{AS}$	Address Setup Time	1.0		μs
$t_{DS}$	Data Setup Time	1.0		μs
$t_{AH}$	Address Hold Time	1.0		μs
$t_{DH}$	Data Hold Time	1.0		μs
$t_R, t_F^{[3]}$	$V_{PP}$ Rise and Fall Time	≥0		μs
$t_{VD}$	Delay to Verify	1.0		μs
$t_{VP}$	Verify Pulse Width	≥0		μs
$t_{DV}$	Verify Data Valid		1.0	μs
$t_{DZ}$	Verify HIGH to High Z		1.0	μs