

国外

半导体器件焊接新工艺

上海科学院技术情报研究所

国外半导体器件焊接新工艺

上海科学技术情报研究所出版

新华书店上海发行所发行

上海商务印刷厂印刷

开本：787×1092 1/16 印张：1.5 总数：33,000

1973年1月出版

代号：1634092 定价：0.28元

(只限国内发行)

毛 主 席 語 彙

洋为中用。

打破洋框框，走自己工业发展道路。

自力更生，艰苦奋斗，破除迷信，解放思想。

中国人民有志气，有能力，一定要在不远的将来，赶上和超过世界先进水平。

TH305.93/1

02

01

目 录

| | |
|-----------------------|--------|
| 梁式引线法 | (1) |
| 贝尔实验室的梁式引线密封结工艺 | (2) |
| 梁式引线双层布线 | (5) |
| 梁式引线衬底 | (6) |
| 梁式引线迭层板 | (7) |
| 单金属铝梁式引线系统 | (9) |
| 面键合法 | (9) |
| 铜球焊法 | (10) |
| 可控塌扁法 | (10) |
| 多层凸点法 | (11) |
| 单金属铝、金凸点法 | (11) |
| 其他方法 | (13) |
| 介质填隙法 | (13) |
| 热塑介质嵌埋法 | (13) |
| 釉印法 | (14) |
| 引线框法及其自动化 | (14) |
| 蛛网式焊接 | (15) |
| 一次焊接法 | (16) |
| 多点焊接法 | (17) |

国外半导体器件焊接新工艺

目前在半导体器件生产中，内引线的焊接主要采用引线丝焊接法。但引线丝焊接法存在以下的缺点：(1)用引线丝互连时，要逐点焊接，每一连结要焊两次切断一次，很费时间，工作效率低，成本高，成品率低，可靠性差；(2)引线丝焊接时需要熟练的操作者，不适合于自动化生产。

近年来，国外都在研究新的半导体器件焊接工艺，目前应用得较广泛的有梁式引线法，面键合法（又叫倒装焊法，扣焊法等），最近又有梁式引线法与面键合法相结合的引线框法（如蛛网式焊接法，一次焊接法，多点焊接法等），以及一些其他方法如嵌埋法，釉印法等。总的来说，这些方法可以提高焊接效率、合格率和可靠性，容易实现自动化。现将这些典型方法列于表 1。

表 1 半导体器件典型的新焊接法

| 焊接方法 | 工 艺 | 厂 商 | 备 注 |
|----------------------|-----------------------------------|--------------------------------|------------------|
| 梁式引线法 | 梁式引线 ^[1, 9] | 美国贝尔实验室 | 已商品化 (用于军用产品) |
| | 梁式引线多层布线 ^[2] | 荷兰菲利浦公司 | |
| | 梁式引线衬底 ^[3, 4] | 美国林肯实验室 | |
| | 梁式引线迭层板 ^[5] | 美国莫托洛拉公司 | |
| | 单金属铝梁引线和梁式引线衬底 ^[6, 11] | | |
| 面键合法 | 铜球焊法(SLT 法) | 美国国际商业机器公司 | 系列化生产 |
| | 可控塌扁法(CCT 法) | 美国国际商业机器公司 | 系列化生产 |
| | 多层凸点法 | 英国惠尔温公司，美国休斯公司，仙童公司，斯普莱-雷特公司 | 系列化生产 |
| | 单金属凸点法 | 英国普莱赛公司，美国斯普莱-雷特公司，西屋公司，日本日立公司 | 系列化生产 |
| 引线框法 (Lead frame) | 蛛网式键合(半自动) | 美国莫托洛拉公司 | 投产 |
| | 一次键合法 | 美国仙童公司 | 1971 年投产 |
| | 多点键合法(自动) | 美国通用电气公司 | 1971 年投产 |
| 其 他 | 介质填隙法 | | |
| | 热塑介质嵌埋法 | 美国通用电气公司 | |
| | 釉印法 | 美国无线电公司 | |

梁 式 引 线 法^[1]

梁式引线法是 1964 年由美国贝尔实验室最先发表，目前国外已有很多公司生产梁式引线器件，已商品化的产品有梁式引线的二极管，晶体管，微波二极管，数字集成电路，线性集成电路等，现在已逐步发展到梁式引线的混合大规模集成电路 (NR 微电子公司预告将有梁式引线的 MOS/LSI 数字滤波器出售)。国外商品中不但有梁式引线的有源元件，而且有梁式引线的无源元件，如梁式引线的电阻、电容等(表 2)。在设备方面，目前已有整套的梁式

表2 生产及研制成的梁式引线器件^[2,5,7~9,11]

| 厂 商 | 器 件 |
|--------------|--|
| 美国通用电气公司 | 二极管, 晶体管 |
| 美国汉莱脱-派克公司 | 二极管 |
| 美国莫托洛拉公司 | 微波电阻, 微波电容, 晶体管, 运算放大器, 混合大规模 MOS 集成电路(存储器) ^[5] |
| 美国雷雪昂公司 | 二极管, 晶体管, 运算放大器 |
| 美国无线电公司 | 晶体管阵列, 线性集成电路 |
| 美国斯普莱公司 | 钽电容, 运算放大器 |
| 美国阿耳法仪器公司 | 微波二极管, 电容 |
| 美国德克萨斯公司 | 二极管, 晶体管, 运算放大器, MOS 混合大规模集成电路(存储器) ^[11] |
| 英国 AEI 半导体公司 | 砷化镓肖特基势垒混频器, 检波器, 二极管 |
| 荷兰菲利浦公司 | 晶体管, 二极管, 混合大规模集成电路 ^[12] |
| 英国马可尼埃立特公司 | 集成电路, 大规模集成电路 ^[9] |
| 日本日立公司 | MOS 混合大规模集成电路 |
| 美国计算机微技术公司 | 铝梁式引线集成电路, 铝梁式引线混合大规模集成电路 ^[8] |

引线制造设备, 梁式引线焊接机, 再加上 0.003~0.005 英寸宽和间距的导电互连图形技术^[7], 梁式引线衬底, 梁式引线迭层板和多层多片组装衬底等技术, 使梁式引线成为一套完整的系统, 适应于制造混合大规模集成电路的要求。

目前, 国外不少公司(如英国马可尼埃立特公司)的梁式引线产品, 除为了少数特殊应用(如作考核热性能用)做成单片封装外, 几乎都是以芯片形式或组装成混合集成电路形式出售^[9]。梁式引线大都用在军用产品上, 在商用上还没有为用户大量采用, 主要原因是从一个组装系统换到另一个组装系统需要一段时间^[10]。

贝尔实验室的梁式引线密封结工艺^[1,9]

1964 年, 美国贝尔电话实验室发展了一种本身具有密封性的接触和互连制造法, 称之梁式引线法, 在此同时又发展了氮化硅的沉积、掩蔽和腐蚀技术, 用氮化硅作钝化层, 对最容易引起沾污的钠离子起掩蔽作用。梁式引线法和氮化硅技术同时应用到硅平面工艺中, 就构成了梁式引线密封结工艺。当初贝尔实验室用这种工艺制出晶体管和集成电路等半导体器件, 这种器件的结构是由硅单晶、两层钝化层以及多层金属引线构成的。梁式引线密封结晶体管示意图如图 1 所示。在这种器件中, 约 12 微米厚的梁式引线悬伸出硅片之外, 可以直接焊到电路板的导电图形上。

在这种密封结工艺中, 首先采用普通的选择扩散法制出集电极、基极和发射极, 之后在表面形成二氧化硅层, 再在二氧化硅层上采用硅烷和氨在过量的氢气气氛中 875°C 热裂解的方法沉积 0.1 微米厚的氮化硅层, 随后用氨稀释的 SiCl₄、氢和氧混合气体热裂解而沉积出 0.1 微米厚的二氧化硅层。在这个混合层上经三步选择腐蚀开出引线孔。第一步用普通光刻法选择腐蚀掉二氧化硅开出窗孔; 第二步用磷酸作进一步的腐蚀去除氮化硅(热磷酸对二氧化硅大体上不起作用); 最后用氢氟酸的缓冲液去掉底层二氧化硅, 这时顶层的二氧化硅也同时腐蚀掉了, 而氮化硅层作为这一步腐蚀的掩模。引线孔开好后在整个表面溅射一层 0.07 密耳厚的铂, 在 650°C 下使硅铂合金化。腐蚀掉铂, 在引线孔中留下化学性能稳定




图1 梁式引线晶体管示意图^[1]

的硅化铂。硅化铂是非常好的电接触材料，非常稳定，能抗腐蚀，电阻率低而恒定。因对引线的要求即要对硅化铂、氮化硅层有良好的附着性，又要是良好的电连接和机械连接，并且还要有好的散热能力，然而没有一种单金属能符合这几种要求，因此采用了三层混合结构。第一层用钛，钛与二氧化硅和氮化硅的结合力强，在高温时稳定，形成寿命长的器件。外面一层用金，金抗腐蚀且易焊接，柔软，经得起机械冲击和热冲击，并且与其他材料有紧密的结合力。但是金、钛在相当低的温度就起化学作用，生成性能不好的化合物，因此在金、钛之间夹入一层铂，铂与金、钛都不起作用，不易氧化，而且金也不会大量扩散到铂中，铂容易与金形成良好的结合。钛、铂是溅射上去的，12.5微米厚的金则是用电镀法形成的。在电镀时整个器件浸在电镀槽中，通电流形成电极和引线图形。电镀的金引线机械性能与块状金非常相近。引线形成后，铂用反溅射(back-sputtering)法去除，钛用腐蚀法去除。这时梁式引线晶体管已制成。用掩模从硅片背面掩蔽晶体管，腐蚀掉多余的硅，晶体管就从圆片上分割开了，留下三层金属的6密耳宽、6密耳长的梁式引线悬伸于硅芯片之外。




图2 14引线梁式引线电路芯片显微照片(梁伸出电路芯片外6密耳)^[1]

$p-n$ 结隔离的梁式引线密封结集成电路可以用标准的平面工艺扩散出电路元件和隔离结，上述的金属-绝缘层-半导体器件具有氮化硅保护层，硅化铂-钛-铂-金的金属化互连和伸出电路芯片外的梁式引线电路（图 2）。

在诸如超高速电路等有特殊要求的电路中，为了降低隔离结寄生电容，往往采用介质隔离，而介质隔离的电路成本既高又需要体积大的封壳，与薄膜电路不相容，不适合组装混合电路。用梁式引线密封工艺可以做成空气隔离的集成电路，在这种集成电路中元件与元件间用晶体的各向异性腐蚀法腐蚀出很细的沟槽，留下梁式引线即作为各元件间的机械连接支架，又作为电连结（不用 $p-n$ 结隔离，降低寄生电容），如图 3 所示。




图 3 空气隔离的梁式引线密封结电路^[1]

梁式引线的优点有：(1)不论一小片上有多少个焊接点，可以一次焊上，焊接速度快，省人工；(2)焊接时硅片上不受到压力；(3)与面键合的扣焊法相比，焊接点容易检查；(4)梁式引线与薄膜和厚膜衬底完全相容；(5)不需要密封的管壳（只要对插件板提供适当的机械保护即可）；(6)空气隔离，适合于高频、微波器件；(7)可靠性比一般引线丝封装的高。

对梁式引线的可靠性^[7]，美国贝尔系统的西方电气工程中心曾作过考核梁式引线的剥落和拉力试验，试验表明两种失效模式中剥落是较薄弱的一环，平均每一梁在衬底上的抗剥落力为 7~9 克。而另一个公司美国梅格耐伏克斯公司（Magnavox）的试验认为，在芯片上的抗剥落是更薄弱的，每一梁为 3.5 克，主要失效模式也是芯片的剥落。梁式引线的平均抗拉强度在较好的焊接条件下是 35 克，在较差的焊接条件下是 25 克。对编号为 RG200 的芯片作离心试验表明，35 克抗拉的要承受 10,000 g，25 克抗拉的要承受 7,000 g 的离心加速度。

梁式引线器件的抗潮湿能力，据报道可与镀金柯伐引线的 TO-18 封装相比，或许还要

好些。梁式引线器件热压焊在金金属系的陶瓷衬底上能耐强的震动试验，以至于在器件下面的陶瓷衬底碎裂，而焊在金属化衬底上的器件仍保持不动。金梁式引线和衬底金属化的金-金键合（比其他金属键合如金-铝或铝-铝），能耐较高温度和较高温度循环试验（+300°C 到 -65°C）。美国雷雪昂公司对梁式引线 BT2222 晶体管作了全面的测试考核。大约 196 只晶体管承受了军用标准 888 的测试：标准方法 1009 测试条件 A；标准方法 1011 测试条件；标准方法 1010 测试条件 D；标准方法 1004 经过 30 天；200°C 烘 2,000 小时；X, Y 和 Z 方向 35,000g 的恒定加速以及其他试验。在 35,000g 的恒加速下只有一个失效。其他部门对混合多片存储器的梁式引线和引线丝焊接作了比较，说明梁式引线的失效率为引线丝焊接的六分之一，即平均失效时间为引线丝焊接的 6 倍。

梁式引线双层布线^[2]

这是一种单片集成电路的多层布线，第一层布线用铝，因为对硅-铝接触技术熟习，第二




图 4 8 位存储单元^[2]

层用金梁式引线，因金-金键合可靠而且成品率高，此外金梁式引线测试时较为方便。用高频溅射二氧化硅作为两层金属间的绝缘介质，为了避免金、铝接触产生的“紫斑”问题，以金属钼横向隔在金-铝之间作为过渡金属层。菲利浦公司用这种方法研制成的电路有TTL16位存储单元(125个元件)；TTL四位一元译码器(60个元件)和8位存储单元(200个元件)，如图4所示，并由前两种单元在具有金导电图形的陶瓷衬底上组成64位LSI微型组件。

梁式引线衬底^[3,4]

美国贝尔实验室等研究所、厂商研制的上述梁式引线用于混合集成电路有很多优点，但也有一些缺点：(1)要通过梁式引线来散热，因此散热性较差；(2)如有不良焊接点时不能用引线修补，而要丢弃掉一片芯片。这两个缺点对于大规模集成电路来说都是事关紧要的问题。美国空军电子部提出，在美国麻省理工学院林肯实验室研制了一种梁式引线衬底。所谓梁式引线衬底是将梁式引线制作在衬底上再焊到硅芯片上。而以前所述的梁式引线是引线作在硅芯片上焊到衬底上。制作梁式引线衬底时，可在陶瓷(或玻璃，塑料薄膜)等衬底上蒸发沉积金属互连和梁式引线，并在互连图形上制出空气间隙的跨接，在梁下的衬底上腐蚀出窗孔，硅芯片嵌入孔中，焊在梁式引线上。梁式引线衬底仍具有梁式引线的优点(如不用引线丝焊接，空气隔离，焊接点可用目视检查等)，此外它可以采用市售芯片，而能减少散热问题和降低芯片成本。梁式引线衬底是面朝上焊接的，如有不良焊接点可用丝状或带状引线修补，而普通面朝下焊的梁式引线则无法作到这一点。梁式引线衬底如图5所示。

当采用普通梁式引线芯片时，是梁式引线的纯金面焊到衬底的互连导线上，而采用梁式




图5 窗孔充填玻璃的梁式引线陶瓷衬底^[3]

引线衬底时，则必须把衬底上金引线的底面焊在芯片焊接点上（通常是铝焊点）。因为梁的下面可能是十分复杂的金属化系统——必须有增加粘合力的金属层——容易产生焊接问题。为了减少焊接问题必须选择适当的金属化系统。梁式引线衬底的金属化系统采用钼/金，钼作为衬底上的粘附金属，金作为导线和梁，最后腐蚀掉钼，留下金的梁和芯片上的铝焊点用超声焊则不存在金铝焊接的“紫斑”问题。

为了考核这种组装形式的热性能，将6个TTL双稳态触发器组装成6级TTL移位寄存器，用红外测温仪测量硅芯片工作时的温度，芯片和衬底都用银环氧固着在2吋×2吋×0.025吋的氧化铝衬底上。把氧化铝衬底悬在空气中或装在大的散热片上，如图6所示。不装散热片的散热情况是14.3°C/瓦，装上散热片是0.5°C/瓦。为了考核这些芯片在梁式衬底上的电性能，美国林肯实验室作了传输延迟时间的试验（表3、4）。

表3 传输延迟时间(t_{pd_0} 和 t_{pd_1}) $V_{cc}=5$ 伏 $T_a=25^{\circ}\text{C}$

| 传输延迟时间 | 条件 | | |
|------------------|----|----|----|
| | 最小 | 典型 | 最大 |
| t_{pd_0} (毫微秒) | 13 | 22 | 45 |
| t_{pd_1} (毫微秒) | 10 | 16 | 30 |

表4 装在梁式引线衬底上后测得的传输延迟时间 $V_{cc}=5$ 伏

| 温度 ($^{\circ}\text{C}$) | t_{pd_0} (毫微秒) | t_{pd_1} (毫微秒) |
|---------------------------|------------------|------------------|
| 0 | 40 | 5 |
| 25 | 15 | 12 |
| 70 | 26 | 20 |

梁式引线衬底有硬、软衬底两种，软衬底是用聚酰亚胺膜作的，硬衬底是用玻璃或经过特殊处理的陶瓷作的。在陶瓷上钻出窗孔从背面填入玻璃，以便在上面沉积和电镀金属导线和梁。随后用选择腐蚀法去掉玻璃，留下梁式引线悬伸于窗孔之外。或在窗孔上放上一种叫雷斯顿(Riston)的光敏薄膜材料，再沉积和电镀导电图形和梁式引线，最后去掉雷斯顿材料。后一种方法成本低，而能达到同样的效果。林肯实验室用这种方法组装成256位唯读存储器和6级TTL移位寄存器（作为考核电路热性能用的封装）。

梁式引线迭层板^[5]

梁式引线迭层板是在1密耳厚的聚酰亚胺膜的两面沉积金属导电图形，一面是纵向导线，一面是横向导线，梁式引线在膜的下面，并用电镀的办法将梁固定在小眼内，眼的作用正如一个小的铆钉，同时又是两面导线的通道。在放电路芯片处开窗，梁式引线伸出膜外2密耳，以减少应力，大规模集成电路芯片面朝上焊在梁式引线上。硅片固着在1.28吋²的氧化铝底板上，如图7所示。梁式引线迭层板组装法的优点是散热比扣焊法好，可以采用普通电




图6 梁式引线衬底示意图^[3]

路芯片(成本比梁式引线芯片成本低),面朝上焊便于检查。美国莫托洛拉公司用这种方法将8片256位MOS存储阵列和一片双极电路芯片组装成2,048位多片存储器。用四个这种存储器封装成8,192位存储器的存储单元(图8)。




图7 梁式引线迭层板示意图^[4]




图8 采用梁式引线迭层板的8,192位
存储器中的一个存储单元^[4]

单金属铝梁式引线系统^[6,8]

梁式引线多数采用金，但无论在芯片上或衬底上采用金时都存在一些问题。在芯片上金的金属化需要多金属系统，因而会遇到诸如金属间形成化合物的问题，层之间的界面问题，以及穿过层的扩散等，为了克服这些问题而研究的多金属系统，如硅化铂/钛/金或铂/金都是贵金属并且工艺复杂。当使用金梁式引线衬底时，则需用市售的芯片，而这些芯片的焊点几乎都是铝的，因此金的梁式引线焊到铝的焊接点上仍存在金/铝间的化合物问题，只有不在高温下处理才可靠。为了解决上述问题，发展了单金属铝梁式引线系统。单金属铝系有很多优点：(1)减少工艺和焊接中可能遇到的多金属系的问题；(2)铝能与硅形成良好的欧姆接触，对二氧化硅有良好的附着性；(3)电导率高，焊接性能良好；(4)可靠；(5)成本低（铝梁式引线芯片比普通芯片成本高不到10%），适于大量生产。在制作铝梁式引线时，采用一般的真空蒸发方法不易制得厚的铝膜，而要应用多根钨丝真空蒸发法才可以制成铝梁式引线。目前国外已制成铝梁式引线芯片，铝梁式引线衬底和衬底上的空气间隙跨接，这样就可以形成一个完整的单金属铝梁式引线系统。

除上述以外，值得指出的是，梁式引线法也是一种理想的集成电路组装方法，特别是组装多片混合存储器，其优点是可靠，并为组装设计带来了很多方便^[8]：(1)减少相当多的印刷电路板；(2)由于微型组件的组装面积与引线数目之比较大，减少了在印刷电路板上的设计约束；(3)减少每一块印刷电路板和每个系统的插件数目；(4)由于集成度高，缩小了体积；(5)减少部件的种类；(6)因减少了多余译码，使功耗降低，同时因减少了杂散电容和引线电感，使性能改善。美国计算机微技术公司用铝梁式引线器件已组装成4,096位存储器，并用18个这种存储器组合成存储系统。

面 键 合 法

在美国贝尔实验室研究梁式引线法的同时，国外有些公司也在采取其他途径来改善半导体器件的焊接技术，其中使用得比较广的是面键合法（比梁式引线法用得更广泛，而且适合于大量生产）。面键合法又称倒装焊法或扣焊法，它是将集成电路或晶体管芯片翻过来面朝下，把芯片上的焊接点对准衬底金属化图形的焊区，同时将芯片上所有焊接点一次就焊在衬底上面。

面键合法中最早的可算是1963~1964年美国国际商业机器(IBM)公司研制的铜球焊法，又称SLT(固态逻辑技术)。国际商业机器公司用这种方法组装成混合逻辑集成电路，应用于该公司的IBM360计算机系列中。此种混合集成电路的日产量能达数十万^[12]，可见这种方法是成功的，适合于大量生产。但也有其局限性，只能应用于焊接接点在5个以下的硅片。后来，国际商业机器公司将这种方法加以改进，研制了可控塌扁法(CCT)。其他公司如英国惠尔温公司等则发展了制作多金属层凸点的方法^[13]。这种多金属层凸点大都采用回熔焊，如国际商业机器公司、惠尔温公司^[14]等，也有采用超声焊的，如休斯公司，还有用超声、回熔相结合的，如美国海格尔汽车无线电公司^[17]。这种超声、回熔合并的方法已被广泛采用^[15,17]。以上方法除铜球焊法外都是软凸点法，采用多金属凸点回熔焊是国际商业机器公司首先制成的，该公司对回熔焊（包括SLT和CCT）的评价较高^[15,16]，但也有持完全不同

意见的，如美国西屋电气公司^[17]则认为复杂的多金属系统有形成合金的危险性，他们主张用单金属硬凸点，如金凸点，用这种硬凸点的还有美国仙童公司的金铝凸点超声焊和美国斯普莱-雷特公司的铝凸点超声焊。面键合法与梁式引线法同样也是适用于厚膜和薄膜衬底组装多片式混合集成电路或大规模混合集成电路的手段之一，而且有些方法已用于大量生产。

铜 球 焊 法^[6, 12, 14]




图 9 采用铜球焊法的器件示意图^[16]
接更多(5个以上)的接点时则不实用，同时因为它的复杂金属系和使用铜球工艺复杂，限制了它在工业上的广泛采用。图 9 所示为采用铜球焊法制成的器件示意图。

可 控 塌 扁 法^[12, 14, 15, 19]

为了弥补上述方法的不足，美国国际商业机器公司又研制了一种可控塌扁法，这种方法基本上与铜球焊法相同，只是把硬性的铜球改成真空沉积的软铅/锡焊接凸点，此外在衬底的锡焊区周围形成不可锡焊的阻挡层，因此当芯片上的焊料熔化并与衬底上的焊区键合在一起时，由于表面张力的作用支撑着芯片使其悬在衬底之上，而焊料也不会无限制地塌扁铺展到焊区之外，其结构如图 10 所示。这种方法不仅具有铜球焊法的优点，而且有更多的优点：(1)软焊接凸点比铜球硬焊点能承受高低温循环中产生的应力，所以更为可靠；(2)适用于较为复杂、尺寸较大、需要更多焊接点的器件；(3)在凸点熔化时熔融液体的毛细管效应有自动调准焊接点位置的作用(可允许芯片与衬底的对准有一定的误差，焊接成品率达 97% 左右)；(4)因为它是可控塌扁，所以对芯片上凸点高度的均一性及衬底平行度的要求不象一般超声焊面键合法那样高，容易实现自动化；(5)如果焊上的芯片有损坏或焊接不良时，容易调换(一般只要将衬底局部加热即可)。但使用可控塌扁法也有一定的限制，如器件气密密封时需要高温工序，因此熔焊后下面工序的工作温度必须比熔焊剂的液相线温度至少低 40°C。

可控塌扁法的芯片如图 10 所示，在导电焊接点上用可焊金属材料进行金属化(即一层铬作为与玻璃粘合之用，一层铜是为了容易焊接；一层很薄的金为了防止铜的氧化)。再在上面真空沉积富铅的铅锡合金焊剂，也可以用其他合金，有时在某种应用中为了和冶金系统相容，必须采用其他的合金。焊剂的沉积面积比焊接点大些，加热后由于回熔的作用形成半球形的焊接凸点。除国际商业机器公司外，还有其他公司采用这种方法或类似的焊接方法，如最近报道的美国仙童公司的自动一次键合就是采用可控塌扁焊接。




图 10 可控塌扁法结构^[15]




图 11 防止塌扁的支柱结构^[15]

此外，还有使用支柱（在芯片或衬底上）来防止塌扁的，如果设计得当，支柱还可以改善散热特性。这种方法应用得不多。如图 11 所示。

多层凸点法^[12~15]

多层凸点法是在芯片的焊接点上制出覆盖锡的银凸点，凸点的直径为 0.007 英寸，高为 0.0015 英寸。当芯片焊在衬底上时，凸点中银的部分提供支柱作用。如要增加芯片和衬底间的支柱高度，只要增加锡量即可，无需增加银凸点的尺寸和直径。银凸点同有源区的连接采用了金导体，金导体是镀覆在二氧化硅键合力强的耐熔中间金属层上，器件的有源区和金属膜导体上覆盖有一层附加的玻璃或二氧化硅层，如图 12 所示。

这种凸点可采用以下几种焊接方法：

(1) 超声键合，超声能破坏锡表面的氧化层而使导体图形和凸点上的金属成份合并，

形成良好的焊接结构；(2)回熔焊，使用回熔焊时银仍保持其硬性，锡则因加热而熔化，形成牢固的焊接点。焊点的强度由凸点中的锡同银和导体金属组份的部分合金化来决定。回熔的加热方法有下面几种：1) 在静止加热炉中或传输线式加热炉中处理；2) 红外线聚焦加热；3) 热气流焊接；4) 火焰焊接；5) 超声焊与加热相结合。

英国惠尔温电气公司用上述多层凸点法制出了 1 瓦音频放大器，成品率约 98%。在环境温度为 70°C、工作功率为 110 毫瓦的情况下，对器件的可靠性进行考核的结果表明，1,000 个晶体管（每四个晶体管装在一个测试底座上，并用塑料包封）经 1,000 小时，没有发现变动较大的失效情况，也没有一个器件的特性不合规格。

这种方法已被广泛采用，如美国休斯公司采用银-锡凸点超声焊生产集成电路。




图 12 多层凸点芯片截面图^[15]

单金属铝、金凸点法^[12, 14, 17, 20]

上述的铜球焊法、可控塌扁法和多层凸点法都是多金属系焊接，国外有人认为多金属系统存在合金化的危险，主张采用单金属凸点，如美国西屋电气公司采用单金属金作凸点。该公司说，虽然铝在集成电路制造中应用得很广，铝也适合于倒装焊，但要制作凸点时需要蒸

发到几个微米高，这是不容易作到的，而且焊接凸点的高度不均一。此外，因为铝凸点和衬底图形表面的氧化，铝凸点焊到铝衬底图形上也是比较困难的。西屋电气公司发展了一种成品率高、成本低、可靠性好的方法，如图 13 所示。这种方法是在铝互连图形的表面沉积一层氧化物钝化层，用光刻技术在需要形成焊接点的区域刻出引线孔，随后沉积钛、铬或钼，再沉积金。芯片用光致抗蚀剂掩蔽，只露出焊接点区。镀金镀到 10~16 微米厚，形成凸点。该公司已作了广泛的试验，并对这种结构进行评价。试验表明，要切断一个焊接点需要 500 克的剪切力。焊接点的电阻为 0.2 欧姆，说明它是可靠的欧姆接触。对衬底的金属化，则是在磨平和抛光的陶瓷板上蒸发铬-金，然后另外镀上至少 0.00025 吋厚的金。最好是将芯片超声加热加压焊到金导电图上。




图 13 铝互连表面沉积氧化物的芯片^[17]

英国普莱赛公司试验成一种单金属铝的面键合方法^[20]，这种方法是在玻璃或陶瓷衬底上用真空沉积和光刻技术制出互连图形，以石英或玻璃为介质形成跨接，因此在一个单层衬底上能够形成复杂的互连图形。互连图形用金属铝形成，并且在对应于芯片焊接点的部位有铝的焊柱。芯片面朝下，用超声焊焊在衬底的焊柱上。

在蒸铝前必须将衬底去脂清洗，以保证金属和衬底的良好粘附。蒸铝的真空度是 10^{-5} 毫米汞柱，由蒸发装置内的连续蒸发源把铝蒸到经过高压放电处理的衬底上。用这种方法制出 20 微米厚的铝膜是没有困难的。在蒸铝时转动衬底，以便得到厚度均匀的铝膜。在这种方法中，铝膜厚度蒸到 12 微米，用光刻技术刻出铝导线图形，然后在焊柱周围腐刻出 6 微米深的沟，形成凸出的焊柱。芯片倒焊在焊柱上如图 14 所示。




图 14 互连系统的截面图^[20]

这种焊点的强度试验表明，一片具有 14 个焊接点的芯片需要 300 克的剪切力才能移去。每个焊柱到芯片上焊接点的电阻不超过 0.05 欧姆，说明它具有良好的电接触。使用这种类似方法的还有仙童电气公司（铝、金芯片接点，铝、金衬底焊接点）及斯普莱-雷特公司（铝、铝焊接），都已实行系列化生产。

综合上述面键合法，有一共同点，即绝大多数方法中都具有焊接凸点（或在芯片上，或在衬底上），看来凸点有一定的作用：（1）在焊接时凸点有一定的形变（在回熔焊中尤为显著），对芯片与衬底的平行度有补偿作用；（2）在经受热冲击时对芯片和衬底因热膨胀系数不同而产生的剪应力有缓冲作用。剪应力与凸点高度关系如图 15 所示。




图 15 剪应力与凸点高度的关系^[26]

其 他 方 法^[12, 14, 15]

有些连线法既不属于梁式引线方式也不属于面键合方式，如介质填隙法，热塑介质嵌埋法和釉印法等。

介 质 填 隙 法^[12, 14]

在衬底上先制出凹穴，硅芯片固定在凹穴的底部，周围空隙用绝缘材料（如塑料或粉末状无机材料）填平。然后用真空沉积、光刻制出互连图形（衬底的焊区与芯片焊接点的互连图形）。也可用釉印或迭层连线（Overlay Circuitry）连接。这种方法存在各种材料的热膨胀系数不匹配问题，在高低温循环试验后，往往会引起引线断裂，因此没有被广泛采用。介质填隙法的蒸发引线如图 16 所示。




图 16 介质填隙法的蒸发引线^[12]

热塑介质嵌埋法^[14]

在这种方法中，是把芯片压入热塑介质中，热塑介质包在芯片周围，并将芯片固定。衬底上的焊接区制成台面状，与芯片焊点、塑料介质呈一平面，在上面沉积互连图形。其制造工艺步骤如图 17 所示。通用电气公司用这种方法制造大规模集成电路，如图 18。在这种方法中，还存在芯片定位的对准、塑料、硅片、金属互连材料的热膨胀系数匹配等问题。