

# 電子計算機寫真

科学技术文献出版社（渝版）

## 电子计数器

成都电讯工程学院 编辑  
中国科学技术情报研究所重庆分所

科学技术文献出版社出版(渝版)

重庆市市中区胜利路 91 号

新华书店重庆发行所发行  
重庆印制第一厂印刷

开本: 787×1092毫米<sup>1/16</sup> 印张: 3.75 字数: 122,000

1973年10月第一版 1973年10月第一次印刷

印 数: 10,000

书号: 15176.15 定价: 0.30元

## 目 录

JPJ-721型100兆赫电子计数器研制综述 .....	( 1 )
电流开关 $2 \times 5$ 高速十进计数器 .....	( 12 )
自动噪声抑制电路 .....	( 26 )
对脉冲时间间隔测量中某些问题的探讨 .....	( 30 )
高速计数器电路 .....	( 38 )
频率测量的数字方法的比较 .....	( 47 )
TR-5105/06/07全自动计数器的特点及应用 .....	( 56 )
FT-1641型自动电子计数器的几种自动控制电路 .....	( 58 )
TR-5100系列电子计数器的自动噪声抑制滤波器 .....	( 61 )

# JPJ-721型100兆赫电子计数器研制综述

## (一) 概 述

随着我国工农业生产的发展和科学的研究的迫切需要，对具有直接计数能力的高速计数器的需求量与日俱增。在这种形势下，我们成都电讯工程学院无线电测量仪器专业与电信总局五〇五厂分工协作，试制成功了全硅化的100兆赫电子计数器。

该电子计数器是一种多用途的数字测量仪器，它的主要用途如下：

- (1) 直接测量频率，测量范围为10赫~100兆赫；
- (2) 直接测量周期，测量范围为1微秒~10秒；
- 测量多倍周期，倍乘数为1、10、 $10^2$ 、 $10^3$ 、 $10^4$ ；
- (3) 直接测量两信号的频率比，测量范围为1~ $10^8$ ；
- 测量多倍频率比，倍乘数为1、10、 $10^2$ 、 $10^3$ 、 $10^4$ ；
- (4) 直接累积计数，最大容量为99,999,999；
- (5) 内部频率标准采用5兆赫晶体振荡器，分别输出时标，时基信号：

时标：100兆赫、10兆赫、1兆赫、100千赫、10千赫、1千赫；

时基：10秒、1秒、0.1秒、10毫秒、1毫秒。

被测信号可以是正弦波、非正弦波或脉冲波。

该仪器还带有附加插件箱，与相应的插件配合，可以进行相位、时间间隔、电压或非电量等一系列测量。被测参数直接以数字形式显示出来，有8位有效数字，小数点和数字单位能够自动定位，并带有记忆装置。因此，使用十分简便。

整机的输入系统带有100兆赫宽频带放大器，将待测信号直接放大，使整机最大输入灵敏度可达50毫伏，高低频端均是高阻抗输入，被测电压的动态范围宽广。高速计数电路采用电流开关 $2 \times 5$ 高速十进计数器，它是一种工作在非饱和区的电流开关，晶体管的开关性能得到充分发挥，易于实现高速化。类似这种形式的电路，在本机各主要线路中得到广泛的使用。

整机的线路采用全硅化晶体管电路，在使用条件

方面，工作温度可以高，能长时间连续工作，稳定可靠。

电子计数器的工作原理，实质上是使用适当的逻辑控制方法，在特定的时基时间内，对被测信号或时标信号进行计数；也可以在被测信号周期或多倍周期时间内，对时标信号或另一被测信号进行计数。测量可以是手动控制单次的，也可以是自动控制重复的。在重复测量时，必须在下一次测量到来之前，除显示部分之外，所有电路复原，同时测量速度可供调节。

100兆赫电子计数器各主要组成部分由图1所示。




图1 100兆赫电子计数器方框图

它包括：A通道放大器，B通道放大器，信号门，高速计数器，低速计数器，记忆、译码、显示电路，控制电路，晶体振荡器，倍频器，分频器和电源等。以下分述各主要电路的有关问题。

## (二) A通道输入放大器

A通道输入放大器主要任务是提高整机灵敏度，扩大测频时被测信号电压动态范围及抑制被测信号中的噪声干扰。




图2 A通道输入放大器原理方框图

A通道输入放大器原理方框图如图2所示，整个电路可分为输入级、放大级和高频噪声抑制

电路等四部分组成。

输入级是适应整机在被测信号电压较大输入动态范围内仍能自动调整，限幅器采用二极管双向限幅电路，使进入放大部分的输入电平最大限制在±0.7伏之内。

放大级采用一级共基放大电路  $B_1$  与一级共发—共基串接放大电路 (E-B) 组成，以获得较宽的频带。众所周知，共基电路通频带主要是由晶体管电流放大系数  $\alpha$  的截止频率来决定，即此电路能够实现最大通频带  $f_{\alpha}$ ；但是由于它的输入阻抗较低，在多级耦合时等效增益降低，难于达到整机要求的灵敏度，所以采用混合电路与它连接。

图 3 是本级实际使用的共发—共基串接放大电路，它比一般共发放大电路有无可争辩的优点，共发电路在高频运用时，由于晶体管集电结电容  $C_e$  等效




图 3 共发—共基串接放大电路

在输入端的电容为  $(1+K)C_e$ ，其中  $K$  是增益，(即密勒效应)，使电路的频率特性严重变坏；运用 (E-B) 混合电路时，(参看图 3)，由于共发连接的  $BG_1$  等效负载是共基连接  $BG_2$  的输入阻抗，而  $BG_2$  的输入阻抗低， $BG_1$  等效增益降低，因此  $BG_1$  的集电结电容对  $BG_1$  的频带特性影响较小，密勒效应的影响可得到显著改善，所以共发—共基串接放大电路有较好的宽频特性，而电路总增益与一般共发放大电路相近。

这两级放大电路选用 3DG18B 晶体管，要求  $f_T > 600$  兆赫，经老化后使用。

输出级应用电流开关电路。输出级的作用：一是具有初步整形作用，放大后的信号整形成为有一定幅

度的正向脉冲；二是维持输出电平在一定程度上恒定不变；三是平衡输出端的负载，一边推动输出指示电表，另一边供信号输出。电流开关的触发信号输入采用推拉形式，即利用共发—共基串接放大电路集电极输出电压和发射极反馈输出电压 (经  $B_2$  放大) 互为倒相关系，分别通过电容产生一正、一负的电流触发脉冲推动电流开关两管的基极。采用了推拉触发形式，使开关速度快，高频特性好。由于电流开关在输出级中运用，可以在一定程度上切除叠加在信号幅度上的噪声；输出信号有较陡峻的前后沿，可以削弱计数器输入端的噪声影响。

高频噪声抑制电路主要是用来消除在测量低频信号时，由于存在高频噪声干扰而使计数器乱计和多计的现象。高频噪声抑制电路如图 4 所示，控制二极管  $D_3$  的偏压，使  $D_3$  等效为一个可变电阻  $R_n$ ，与电容器




图 4 高频噪声抑制电路

$C_n$  串联后加入射极跟随器 ( $C_2$ ) 的输入端，(见图 2)，利用电流开关集电极输出信号通过倍压检波后的负压作为  $D_3$  的偏压。在测低频时，低频信号检波后的负压较大， $D_3$  等效电阻  $R_n$  较小， $C_n$ 、 $R_n$  串联电路对高频旁路作用较大，电路高频增益降低，起了抑制高频噪声作用；在测高频时，由于检波器的输入电容影响，使输入到检波器的脉冲幅度减少，检波效率降低，检波后的负压较小，二极管  $D_3$  等效阻值  $R_n$  很大，故对电路高频增益没有影响。

A 通道输入放大器是整机电路中的一个关键，电路部分用金属屏蔽罩隔离，印制电路板采用大面积接地，元件接地点直接接在元件最近的印制板铜片上，屏蔽罩接地及电缆插座与屏蔽罩连接需要特别牢固。该放大器与计数器连接后，实测上限频率可达 130 兆赫，下限频率可达 1 赫；最大输入灵敏度 50 毫伏；输出信号幅度有 1 伏以上；具有较好的脉冲响应。

### (三) 100兆赫高速十进计数器

高速十进计数器采用先除二，后除五的计数方法，它包括以下几个部分：脉冲整形电路；信号门；

电流开关高速除 2 电路；环形除 5 电路，译码、记忆、显示电路。

### 1. 脉冲整形电路与信号门

从 A 通道输入放大器来的被测信号或自校时用的时标信号，经过脉冲整形器整形作用后，产生适合于计数用的窄脉冲，当计数速度越高时，对计数脉冲窄化要求的程度越高。脉冲整形器与信号门工作原理图，如图 5 (a) 所示，整形器是电流开关型的斯密特




图 5 脉冲整形器与信号门工作原理图。

触发器，图 5 (b) 表示出它的电路结构图。门控信号从隔离级 BG 的基极输入，当门控电平为 +3 伏时，BG 发射极处于高电平，二极管 D<sub>2</sub> 截止，(B) 点是串接到由 PNP 型管组成的电流开关放大器的集电极，也处于高电平，而(A) 点是接到电流开关高速除 2 电路的公共发射极，近乎零电平，这时二极管 D<sub>1</sub> 处于正向偏置，信号门开启。

当输入信号正脉冲作用于斯密特触发器截止管 BG<sub>1</sub> 的基极时，BG<sub>1</sub> 被迫导电，BG<sub>2</sub> 被迫从导电到截止，BG<sub>2</sub> 集电极电平发生正跳变，而 PNP 型电流

开关仍然处在截止状态，没有电流脉冲流入信号门二极管 D<sub>1</sub>。一旦输入信号正脉冲电平下降到低于 BG<sub>1</sub> 的触发电平时，BG<sub>1</sub> 恢复截止状态，BG<sub>2</sub> 又变为导电，这时由于 BG<sub>2</sub> 集电极负载线圈的微分作用，使 BG<sub>2</sub> 集电极电平出现负跳变脉冲，而 PNP 型电流开关集电极 (B) 点电平出现正跳变脉冲，因此有正向脉冲电流通过信号门 D<sub>1</sub>，作为高速除 2 电路的触发脉冲。

适当选择线圈 L<sub>1</sub> 的参数可获得较理想的窄脉冲。二极管 D 是为了防止 L<sub>1</sub> 出现阻尼振荡。

当门控信号为 -3 伏时，BG 发射极处于低电平，D<sub>2</sub> 二极管导电，(B) 点处于负电平，D<sub>1</sub> 二极管置于反向偏置电压作用下，D<sub>1</sub> 信号门关闭，脉冲整形器输出的电流脉冲不能通过二极管 D<sub>1</sub>。

实践表明，门控信号的前后沿和信号门二极管 D<sub>1</sub>、D<sub>2</sub> 对计数器末位数字有较大的影响，必需选用开关时间短、结电容小、温度特性好的开关二极管；线圈 L<sub>1</sub> 的阻尼二极管也应选用特性好的高速开关二极管。电感线圈 L<sub>1</sub> 的参数需选择适当，L<sub>1</sub> 匝数较少时，低频电流脉冲幅度小，触不动计数器；L<sub>1</sub> 匝数较多时，分布电容大，高频特性差，对于 100 兆赫脉冲整形器来说，线圈匝数取 6—8 匝之间，(L<sub>1</sub> 绕在直径为 10 毫米的陶瓷骨架上或不用骨架)。

### 2. 电流开关高速除 2 电路

电流开关高速除 2 电路原理图由图 6 所示。它的主要作用是将被测信号频率进行快速分频，送出一个二进位脉冲，供环形除 5 电路计数。实际上，它是一个非饱和电流开关型双稳态电路。其中 BG<sub>1</sub> 和 BG<sub>2</sub> 开关管保持一管导电，一管截止的工作状态。由于公共发射极电阻 R<sub>9</sub> 取得较大，发射极电源又选得很高 (-15 伏)，所以发射极电流基本上是恒定的。当 BG<sub>2</sub> 截止时，BG<sub>2</sub> 集电极负载电阻 R<sub>2</sub> 上的电流全部通过




图 6 电流开关高速除 2 电路原理图。

耦合稳压管 D<sub>1</sub> 流入 BG<sub>1</sub> 的基极支路，使 BG<sub>1</sub> 基极至发射极的电平均为 +0.7 伏左右，维持 BG<sub>1</sub> 导电；而 BG<sub>1</sub> 集电极负载 R<sub>1</sub> 上的电流，一部分供应 BG<sub>1</sub> 导电。

时所需的集电极电流，另一部分通过耦合稳压管D<sub>2</sub>流入BG<sub>2</sub>的基极支路，这时BG<sub>2</sub>基极电平接近发射极电平，(V<sub>b2e</sub>≈0伏)，BG<sub>2</sub>维持截止。在外加脉冲连续触发时，两管工作状态轮流转换，构成一个二进位电路。图6中所示的BG<sub>3</sub>和BG<sub>4</sub>是电流开关的输出级，前者输出至编码器，后者输出至环形除5电路。

这种电流开关电路的分析设计，请参阅本刊“电流开关2×5高速十进计数器”一文，已有详细论述。

由于这种电流开关电路，开关器件工作在非饱和区，避免了在饱和运用时，晶体管中载流子储存时间过长对开关速度的影响，可以充分发挥器件的内在性能；同时晶体管各极所处的电位变化不大，使电路中的杂散电容影响很小；此外，电流开关电路形式又置于介乎共集—共基的工作状态之中，可以预料这种电路的频率特性会有显著改善，易于实现快速分频。

触发方式采用发射极公共触发，由脉冲整形器经过信号门来的电流正脉冲，输送到发射极，强迫导电管电流减少，导电管集电极负载电阻上的多余电流注入截止管基极，由于记忆电感线圈的寄存作用，使电路翻转，导电管变为截止，截止管变为导电。稳定触发的条件为：

$$\tau_n < \tau < T_0$$

其中 $\tau_n$ 为触发电流脉冲的延续时间， $\tau$ 为记忆电感线圈L的时间常数， $T_0$ 为计数脉冲的重复周期。

高速除2电路的复原是这样的：由BG<sub>5</sub>组成的倒相器，将正极性的复原脉冲倒相后，当BG<sub>5</sub>集电极电平低于+6伏时，因为电流开关BG<sub>1</sub>和BG<sub>2</sub>集电极电平近于+6伏，二极管D<sub>3</sub>导电，BG<sub>1</sub>上的R<sub>1</sub>电流被电阻R<sub>15</sub>和D<sub>3</sub>支路分流，从而减少BG<sub>2</sub>基极电流，基极电平低，迫使BG<sub>2</sub>截止。

### 3. 环形除5电路

环形除5电路包括：输入级，环形除5电路和输出级，输出级输出一进位脉冲至低速计数器。

环形除5电路是由五级斯密特触发器组成，它的工作原理方框图由图7(a)所示，每级斯密特触发器的负载是与相邻级公共的，即本级左管负载与前一级右管负载是公用的，而最后一级右管负载与第一级左管负载也是公用的，构成一个交叉联接的闭合环，每级左管基极为公共触发输入。图7(b)表示出第一级与第二级实际使用的电路，单级的斯密特接发器发射极采用恒流负载，保持电路在非饱和开关状态工作。由于负载是公共的，每个负载上电流有三个支路。例如第二级BG<sub>4</sub>集电极电阻R<sub>c</sub>上的电流可以通过BG<sub>2</sub>集电极，BG<sub>4</sub>集电极，BG<sub>6</sub>发射极。设流过负载电阻




图7 环形除5电路工作原理图

R<sub>c</sub>的电流为23毫安，每级斯密特触发器发射极电阻的电流为9毫安，而每级斯密特触发器中两个晶体管总是一个导电一个截止，因此导电晶体管电流为9毫安。如BG<sub>2</sub>和BG<sub>4</sub>均截止，23毫安电流便全部流入BG<sub>6</sub>发射极，BG<sub>5</sub>基极电阻R<sub>2</sub>(220欧姆)上形成5伏电压，(称为高台阶电平)；如BG<sub>2</sub>和BG<sub>4</sub>中有一导电，流入BG<sub>6</sub>发射极电流只有14毫安，220欧姆的R<sub>2</sub>电阻上的压降为3伏，BG<sub>5</sub>基极电平为3伏，(称中台阶电平)；如BG<sub>2</sub>和BG<sub>4</sub>均导电，则只有5毫安电流流入BG<sub>6</sub>，BG<sub>5</sub>基极电平取1伏，(称低台阶电平)。

假定环形除5电路初始状态，(靠复原信号来保证)，如图7(a)所示为10101时，(均以各级右管状态ABCDE为标志，“0”为导电，“1”为截止)，不难推导，各级右管基极电平U<sub>1</sub>—U<sub>5</sub>依次序所处的台阶电平为3伏(中)，5伏(高)，1伏(低)，5伏(高)，1伏(低)。当触发信号在t<sub>1</sub>瞬间从4伏至2伏负跳变时，第一级斯密特触发器翻转，基极电压U<sub>1</sub>从3伏(中)跳变至5伏(高)，第二级基极电压U<sub>2</sub>从5伏(高)跳变至3伏(中)，其余各级情况不受影响，环形除5电路各级状态变为00101；当触发信号在t<sub>2</sub>瞬间又从2伏至4伏正跳变时，第一级斯密特触发器翻转，使第三级右管基极电压从1伏跳到3伏(中)，其余状态保持不变。由此可见，输入信号每次跳变，只能触发处于中间台阶电平的那级翻转，下一级右管基极电压马上转到中间台阶电平，处于等待触发状态。表一给出从t<sub>0</sub>—t<sub>10</sub>触发信号正、负跳变共十次时，电路所处的工作状态。

每正、负跳变代表一次脉冲到来时，则输入五个触

表一 环形除5电路工作逻辑表

级序	第一级		第二级		第三级		第四级		第五级		
	t	A	U <sub>1</sub>	B	U <sub>2</sub>	C	U <sub>3</sub>	D	U <sub>4</sub>	E	U <sub>5</sub>
$t_0$	1	中	0	高	1	低	0	高	1	低	
$t_1$	0	高	0	中	1	低	0	高	1	低	
$t_2$	0	高	1	低	1	中	0	高	1	低	
$t_3$	0	高	1	低	0	高	0	中	1	低	
$t_4$	0	高	1	低	0	高	1	低	1	中	
$t_5$	0	中	1	低	0	高	1	低	0	高	
$t_6$	1	低	1	中	0	高	1	低	0	高	
$t_7$	1	低	0	高	0	中	1	低	0	高	
$t_8$	1	低	0	高	1	低	1	中	0	高	
$t_9$	1	低	0	高	1	低	0	高	0	中	
$t_{10}$	1	中	0	高	1	低	0	高	1	低	

发脉冲，电路完成一次循环过程，即构成五分频电路。

图8表示负脉冲触发时，各级斯密特触发电路右管基极电平的波形图。进位脉冲由第五级  $U_5$  经整形放大后输出。




图8 环形除5电路波形图

以下讨论几个实际问题：

#### (1) 直流偏压选择

如直流偏压选择大于高台阶电平（例5伏），很明显的每级电路都是一边倒，左管导电右管截止，右管基极电平均为中间台阶电平（3伏），此时输入电

平跳变时，各级均翻转，不能完成循环分频作用。

同理，直流偏压亦不能选择得小于低台阶电平，否则此时各级电路都是倒向左管截止，右管导电。

如直流偏压选择在中间台阶电平附近很窄范围，那么处于中间台阶电平的那级斯密特电路两管基极电平很接近，当外界稍有一点骚动都容易使它翻转，它翻转后使下一级马上转入中间台阶电平状态，也是同样处于临界不稳定状态，此时一级翻转会使整个电路循环下去，变成自激状态。

因此直流偏压这样选择：选择在高台阶与中间台阶电平之间电压，适用于触发脉冲是负脉冲；选择在中间台阶与低台阶电平之间电压适合于正脉冲触发输入。为了与高速除2电路配合，采用了负脉冲触发输入。

#### (2) 触发输入信号

从原理上讲，输入信号不受波形限制，可以是正弦波，方波或脉冲波。但这次我们从实验中得到结果：即使正弦波经过电流开关整形为方波后送至五分频输入端，发现频率下限受到了很大限制，频率越低时要求正弦波输入幅度要越大，到了大约100千赫以下时，发现容易产生错计、乱计，甚至不能触发五分频。如果将除2后波形经电感微分以后接至五分频输入级，用微分尖脉冲触发电流开关，则情况大有好转，频率下限可达1赫。

产生错计或乱计现象可以这样分析：当频率很低时，触发输入斜率越小，经过自激区域时间要长些，容易受外界因素影响，使计数不稳定，所以频率越低时，要求幅度要越大，以提高输入信号的斜率。

#### (3) 复原电路

为了保证准确计数，则必需使分频电路处于确定的起始工作状态。复原工作原理是这样的：斯密特触发器第一级、三级、五级与高速除2电路的复原相同，（参看图6所示），经倒相后输出的复原信号，通过二极管，电阻加到一、三、五级左管，保证起始状态，左管导电右管截止；第二级和第四级复原是将复原信号倒相微分后送到电流开关放大，则电流开关输出低电平，控制第二、四级的左管基极电平，使第二、四级起始状态为左管截止，右管导电。由于各级的左管基极输入是公共的，这一路作用势必会使第一、三、五级左管基极电平降低，但在电路设计时只要注意到不管五分频处于那种工作情况下，使右管基极低电平都能低于左管基极低电平时，复原工作就能保证可靠。

#### (4) 最高工作频率与最低工作频率

由于每级斯密特触发器晶体管均处于非饱和工作状态，充分利用了晶体管的  $f_T$ ，而环形结构的电路又

能充分发挥每级电路的速度，所以最高工作频率约为晶体管截止频率的三分之一。最低工作频率如采用微分触发可达1赫。

#### (5) 对电源电压及元件要求

根据上面分析，对五分频各级的台阶电平值应要求一致和恒定，如果是参差不齐的话，势必会影响五分频的工作范围和性能可靠。因此对某些关键元件，如集电极负载电阻和基极对地电阻，必需经过精密严格挑选，一般使电阻误差 $\Delta R=0.5\Omega$ ；对晶体管参数齐一性亦要求好些。环形除5电路所用十个开关管3DK3B要求在 $\beta_0$ 一样前提下，挑选 $f_T > 400$ 兆赫。耦合三极管用PNP型管，在 $\beta_0$ 一样时，应挑选 $f_T > 120$ 兆赫。

此外，电源电压变动也直接影响台阶电平，电源电压变动百分比等于台阶电平变动的百分比。

### 4. 高速十进计数器的译码显示电路

译码显示电路的任务是将高速十进计数器输出的阶梯波形译成通常所用的1 2 4 8码波形，一方面提供码输出信号，以便打字记录，另方面通过记忆电路将码储存一定时间后，再将1 2 4 8码译成数码，供数码显示管显示。

这里主要介绍高速十进计数器输出阶梯波形译成1 2 4 8代码的过程，至于后一过程与普通计数器相同，不再说明了。

译码电路由图9所示，电路包括BG<sub>1</sub>至BG<sub>10</sub>，实质上它就是一个门电路，输入级(BG<sub>1</sub>至BG<sub>5</sub>)是一个开关型放大器，它将来自环形除5电路输入信号阶梯波形切成单向脉冲，调节BG<sub>5</sub>基极电压在五分频




图9 高速r进计数器的译码电路结构图

阶梯波形的中间台阶电平位置上(即3伏左右)，使输入信号大于3伏时BG<sub>1</sub>至BG<sub>4</sub>饱和导电，其波形的时间关系参考图10所示的波形图1'，2'，3'，5'。

仔细观察一下波形图，要得到“4”码波形很简单，只要将3'波形倒相就行了；BG<sub>9</sub>就是一个倒相




图10 高速十进计数器的译码电路波形图

器，它的任务就是将BG<sub>3</sub>集电极波形反相后得到“4”码波形。

“8”码波形是将BG<sub>2-c</sub>，BG<sub>4-c</sub>（即2'，5'波形）经过D<sub>7</sub>，D<sub>8</sub>，BG<sub>10</sub>所组成的与非门电路后得来的。当BG<sub>2-c</sub>，BG<sub>4-c</sub>有一个是高电位时，BG<sub>10</sub>将饱和导电，输出低电平（约0.2伏），当BG<sub>2-c</sub>，BG<sub>4-c</sub>均为低电位时，BG<sub>10</sub>截止，输出高电平，不难看出，BG<sub>10-c</sub>输出的波形图，即为“8”码波形。

“2”码波形是将BG<sub>1-c</sub>，BG<sub>2-c</sub>，BG<sub>3-c</sub>（即1'，2'，3'波形）经过由D<sub>1</sub>至D<sub>6</sub>，BG<sub>7</sub>，BG<sub>8</sub>组成的“与或非”门电路后得来的。当BG<sub>1-c</sub>，BG<sub>2-c</sub>均为高电位时，D<sub>1</sub>，D<sub>2</sub>与门输出高电平，将使BG<sub>7</sub>饱和导电输出低电平，当BG<sub>2-c</sub>，BG<sub>3-c</sub>均为高电位时D<sub>3</sub>，D<sub>4</sub>与门输出高电平，BG<sub>8</sub>亦饱和导电输出低电平，再经过BG<sub>8</sub>倒相后即得“2”码波形。

“1”码波形是直接将高速除2电路送来的输入波形经BG<sub>6</sub>倒相器倒相后得来的。

1 2 4 8码电压送至相应的倒相器，并与倒相放大后获得的1 2 4 8码电压一起去控制记忆双稳电路。

### (四) 低速十进计数器

本机采用七个低速十进计数器，连同高速十进计数器一起使用，以获得8位数字显示。低速计数器是由四个二进制计数器按1 2 4 8制编码阻塞反馈形式构成十进位电路，其逻辑原理图由图11所示。A<sub>1</sub>，A<sub>2</sub>，A<sub>3</sub>，和A<sub>4</sub>是计数双稳；B<sub>1</sub>，B<sub>2</sub>，B<sub>3</sub>和B<sub>4</sub>是记忆双稳。

初始状态时，四个双稳态电路都是左管截止，右管导电；阻塞门D由最后一级A<sub>4</sub>的右管控制，处于低电平，D门开启。当进入1—8个计数负脉冲时，电路各级工作与二进位计数器相同。而当第8个负脉冲到来时，A<sub>4</sub>翻转，A<sub>4</sub>右管从低电平变为高电平，使




图11 低速十进计数器逻辑原理图

D门阻塞，第10个脉冲到来时， $A_1$ 的输出信号不能通过阻塞门触发 $A_2$ ，只能直接送入 $A_4$ ，使 $A_4$ 翻转，电路全部恢复初始状态，即完成一个循环过程，并由 $A_4$ 输出一个进位脉冲，送入下一级计数器计数。低速十进计数器工作逻辑表由表二所示，不难看出 $A_1$ 、 $A_2$ 、 $A_3$ 、 $A_4$ 的右管输出即为1248码输出，而 $A_1$ — $A_4$ 的左管输出是1248码电压输出。

表二 低速十进计数器工作逻辑表

脉冲数	$A_1$	$A_2$	$A_3$	$A_4$
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0	1	1	0
7	1	1	1	0
8	0	0	0	1
9	1	0	0	1
10	0	0	0	0

图12是1248码输出波形图。1248码阻塞反馈型十进计数器的计数最高工作频率为单级双稳电路最高工作频率的三分之二；目前所用的单级双稳电路可工作到20兆赫以上。

## (五) 记忆、译码与显示电路

记忆装置的电路逻辑图由图11中 $B_1$ 、 $B_2$ 、 $B_3$ 和




图12 低速十进计数器1248码输出波形图

$B_4$ 双稳电路所示。十进计数输出的1248码和1248码信号分别经过控制门 $D_1$ — $D_8$ 送入四个记忆双稳器储存。

在“不记忆”状态时，电位门 $D_1$ — $D_8$ 由一固定+6伏电平控制， $D_1$ — $D_8$ 全部开启，记忆双稳电路各级工作状态跟随着计数器计数状态变化而变化，记忆双稳器不起储存作用。




图13 译码显示电路原理图

在“记忆”状态时，电位门 $D_1$ — $D_8$ 在0伏电平的作用下， $D_1$ — $D_8$ 关闭，计数器各级输出信号受到 $D_1$ — $D_8$ 阻塞而影响不到记忆双稳的工作状态，只有在记忆指令信号到来时，（信号是从0伏至+6伏的正脉冲），控制门 $D_1$ — $D_8$ 开启，记忆双稳就寄存这时刻的计数器工作状态，而记忆指令信号是在信号门关闭后（即计数停止），由控制电路输出的信号，所以记忆双稳寄存的状态直接反映出计数器计数的结果。

记忆双稳电路输出的1248码信号，由译码器编成常用的数码后，供数码管显示。很明显，在记忆时间内，即使计数器在作另一次测量，显示器仍然显示上一次测量结果，一旦计数结束，信号门关闭，记忆双稳记存新的状态，显示器就显示新的结果，因为只改变了与上一次计数不同的那几位数字，显示器不发生

闪烁现象。

译码与显示的原理图由图13所示，“1”码信号控制偶数显示开关管，“0”码信号控制奇数显示开关管。 $D_1-D_5$  构成二极管译码电路，数字开关管  $BG_1-BG_{10}$  的基极受译码电路控制。例如显示“5”数字时，此时记忆双稳“4”码输出高电平，“2”码也输出高电平，与门  $D_3$  有高电平输出，其余与门均为低电平输出；同时“1”码输出高电平，“1”码输出低电平，即  $BG_6$  发射极电平比  $BG_5$  发射极电平低，所以  $BG_6$  饱和导电，使数码管的“5”阴极处于低电平，数码管的板极与“5”阴极达到辉光电压而放电，显示出“5”数字来。其余数字则不亮。

## (六) 控制电路

控制电路是电子计数器的逻辑控制指挥系统，它使各部分电路工作协调，以完成计数，显示，复原等逻辑程序。

控制电路逻辑图如图14所示。它与一般低速型电子计数器的控制电路有所不同：(1)门控双稳用电流开关替代，以保证输出门控信号有理想的前后沿，( $t_f+t_r \leq 10$  毫微秒)；(2)门控的时基触发信号由同步电路控制，同步电路采用二次同步方式。




图14 门控电路逻辑结构图

### 1. 控制电路的工作原理

初始状态，即处于等待状态时。信号门(D)点电平为-3伏，信号门关闭；时基门  $D_1$  受(B), (E), (J) 电平控制，由于(B)、(E)、(J) 各点均处于+6伏电平， $D_1$  开启；而另一时基门  $D_2$  在(C) 点电平为+0.5伏的控制下，处于关闭状态；显示延时电路的电容器C在辅助双稳导电端(F)作用下，(G) 点电平为-6伏。

开门状态，即计数状态。门控时基触发信号(负脉冲)由(A) 分别送入  $D_1$ ,  $D_2$  在  $t_1$  的开门脉冲




图15 门控电路各级波形图

只能通过时基门  $D_1$  触发电流开关，使门控电路翻转后，(D) 点电平变成+3伏，信号门开启，被测信号通过信号门送入计数器计数；这时分别控制时基门  $D_1$  和  $D_2$  的(B) 和 (C) 电平也发生转换，(B) 点变为+0.5伏低电平，(C) 点变成+6伏高电平，使得  $D_1$  关闭， $D_2$  开启。计数显示由(B) 控制，(B) 点为低电平时，显示放大器截止，输出电平升高，氖灯发亮。

关门状态，即显示，复原状态。 $t_2$  的关门脉冲通过  $D_2$  触发电流开关，使门控电路发生第二次翻转，门控信号输出(D) 跳回-3伏，信号关闭，计数器停止计数；这时(B) 点也跳回+6伏，(C) 点跳回+0.5伏，由于(C) 发生负跳变，经微分电路后触发辅助双稳，左管从截止变为导电，(E) 点电平为+0.5伏，右管从导电变为截止，(F) 点电平为+6伏。这时时基门  $D_1$  在(E) 低电平控制下，也呈关闭状态，(称为闭锁)；显示延时电路在(F) 高电平作用下，电容器C按RC充电时间常数规律充电，(G) 点电平上升，一直到(G) 点接近0伏时，由复原形成器输出正极性的复原脉冲，(脉宽0.2毫秒，幅度大于12伏)，使各级计数器复零；辅助双稳也复原，(F) 点跳回+0.5伏，电容器C通过二极管  $D_3$  迅速放电，(G) 点电平很快恢复-6伏，而(E) 点变回+6伏。为了避免在复原信号作用时间内开始第二次计数，由复原信号触发自闭锁形成器，产生自闭锁负脉冲，(脉宽≥1毫秒)，在自闭锁脉冲作用下，(J) 点从+6伏跳到0.5伏，使时基门  $D_1$  再闭锁一段时间，待(J) 点电平自动跳回+6伏后， $D_1$  新启，等待第二次计数。

显示延时时间，由改变积分电路R值来调节，可以在0.1秒到10秒范围内变化。手动复原时，显示延时电路断开，由-6伏电源电压直接驱动复原形成电路，

产生复原信号。

显示延时电线接成自激振荡形式，以便在开机使用时，由于辅助双稳左管导电，右管截止，（电路处于“闭死”状态），能够自动产生一个复原信号，使电路恢复初始状态。也便于控制电路进行逐级检查、调整。

在关门脉冲到来时，信号门关闭，辅助双稳翻转，其截止管输出负跳变脉冲去触发记忆形成器，（由记忆单稳与放大隔离电路组成），产生记忆指令信号，（I）点电平从0伏到+6伏跳变，脉冲宽度约为1毫秒。

控制电路中各级的波形图，由图15表示。

## 2. 电流开关型门控电路

电流开关型门控电路由图16表示。




图16 电流开关型门控双稳电路原理

由  $BG_3, BG_4, BG_5, BG_6$  组成的电流开关型双稳电路，与高速  $\div 2$  电路相同。在初始状态，使  $BG_4$  导电， $BG_5$  截止，这时  $BG_3$  集电极输出电平  $V_{c3} \approx 6$  伏，由它控制开关放大器  $BG_2$ ，使  $BG_2$  饱和导电， $BG_2$  集电极输出又控制  $BG_1$ ，使  $BG_1$  截止，集电极电平为 +6 伏。由它们分别控制时基门  $D_1$  和  $D_2$ ；而当  $BG_4$  截止， $BG_5$  导电时，使  $BG_3$  集电极输出电平  $V_{c2} \approx 1$  伏，这时  $BG_2$  截止， $V_{c2} \approx 6$  伏，故  $BG_1$  饱和导电， $V_{c1} \approx +0.5$  伏。 $BG_1$  和  $BG_2$  集电极输出即为图14所示的（B）点和（C）点。这样，由单一极性来的 5—21 开门脉冲和关门脉冲，通过这套门控制的办法变成两路交替触发脉冲。

门控信号由射极跟随器  $BG_8$  输出，即图14中的（D）点， $BG_7$  是接成共基放大电路的耦合管，也可以用稳压二极管代替。这种输出电路有较好的频率特性。

电流开关门控电路采用分别触发，由时基门  $D_1$  和  $D_2$  来的开门脉冲和关门脉冲，经过微分电容  $C_4$  和  $C_5$  加在  $BG_5$  和  $BG_4$  的集电极上，用电路触发转换。

## 3. 时基同步电路

时基信号由 5 兆赫晶体振荡器逐级分频产生，而分频器电路由于电源电压的随机波动和晶体管内部热

噪声等因素影响，使时基信号存在着相位抖动，（即脉冲前后沿飘动），分频级数越多，这种现象越显著。为了避免相位抖动对信号门发生影响，往往不直接用时基信号的前沿（或后沿）去触发声控电路，而是用它打开另一门电路，让晶振信号通过，形成主控电路触发脉冲，（简称同步）。

时基同步电路逻辑图由图17表示。来自时基信号经微分后的负脉冲触发同步双稳的导电管，同步双稳翻转，截止管（B）电平从 +6 伏变为 +0.5 伏，100 千赫的时标信号经过倒相后，与同步双稳的输出信号一起通过与非门，（由负与门  $D_1$  和放大器  $E_2$  组成），当（B）和（C）电平时为低电平 +0.5 伏时，与非门输出（D）点电平为 +4 伏，使三极管串联与门  $D_2$  打开，由（E）点接入 1 兆赫时标信号通过  $D_2$ ，（F）输出经隔离放大倒相后，由开关放大器  $E_3$  输出，与门  $D_2$  的另一路输出用来触发同步双稳的右管，使电路恢复初始状态，（B）点电平跳回 +6 伏，故（D）点变为 +1 伏， $D_2$  门关闭，所以在  $D_2$  门开启时间内只能让 1 兆赫时标信号其中 1 个脉冲通过。同样时基信号经过一周期后，第二个负脉冲到来时，相应在（G）点输出一个与之同步的负脉冲。电路各点的波形图由图18表示。




图17 时基同步电路逻辑原理图




图18 时基同步电路各级波形图

二次同步比普通用一个同步双稳作一次同步较为优越：（1）同步范围宽；（取决于 100 千赫时标信号，大多数情况可获 8 微秒范围）；（2）电路逻辑原理保证具有同步的性能；（3）输出同步脉冲宽度不变，不再整形。

## (七) 晶体振荡器、分频器和倍频器

本机采用现成产品GZ-51型5兆赫高稳定度晶体振荡器，其频率稳定度优于 $2.5 \times 10^{-9}/\text{日}$ （予热1日）； $1 \times 10^{-8}/\text{日}$ （予热2小时）。为了避免电源耦合干扰，晶振采用单独电源供电，不与整机其他电路公用电源。

为了获得时标和时基信号，由5兆赫晶振信号分频，得到最低0.1赫的标准信号，分频系统由一个五分频，七个十分频电路构成。五分频是用三级双稳电路阻塞反馈形式组成，（即4+1），而十分频电路采用与低速计数器相同的电路，1248码阻塞反馈式，（即8+2）。

最后四级分频器必需采用复原。主要的原因是为了在测量多倍周期时，缩短每次测量的等待时间，以免浪费很多测量时间。例如被测信号周期约为1秒，测量 $10^4$ 倍周期，即用作启动信号门的触发信号周期约为10000秒，即使选用最长的显示时间，（如10秒），第二次重覆测量前的等待时间也要9990秒，这是很不合算的！如果这4级分频器都复原，例如复原在“9999”状态，（即每级复原在“9”状态），那么，在电路全部复原后，被测信号只要送入1个脉冲给分频器，使分频器为“0, 0, 00”状态，电路即开始第二次测量，这时等待时间只有1秒，（即被测信号一个周期时间）。

在实践中，我们选用四级分频器复原在“8999”的状态。如果采用“9999”状态，选择1秒和10秒时基进行计数，发现分频器复原作用不大，等待时间还是较长。因为在“9999”状态时，由于前4级分频器是没有复原的，处在“4999”和“0000”状态之中，因此等待时间在0.2微秒到1毫秒范围，由控制电路可见，复原信号到来后，电路还要自闭锁一段时间，大约为1毫秒，而分频器复原后可提供的等待时间，最短为0.2微秒，最长都不超过1毫秒，不足以用作自闭锁时间，只好再等待下一次时基脉冲到来时，才开始第二次计数。因此选用1秒或10秒时基，等待时间很显然要增加1秒或10秒。如采用“8999”复原状态，分频器复原后可提供的等待时间，最短变为1毫秒，最长为2毫秒，这样电路复原解锁后，最长等待1毫秒时间就马上开始第二次计数。分频器复原采用“8999”状态，对测量多倍周期，等待时间也不会很长。

10兆赫的倍频器是将5兆赫晶体信号，经过二极

管削波后，由调谐在10兆赫的调谐放大器取出它的二次谐波，即构成二倍频电路。为了仪器本身自检和精密测量时间间隔的需要，仪器内部备有100兆赫倍频器，考虑到高频放大的困难，100兆赫倍频器采用 $\times 2 \times 5$ 方式，将10兆赫时标信号二倍频后，再进行五倍频，同样选择二极管削波，调谐放大的办法分别取得20兆赫和100兆赫信号。10兆赫和20兆赫调谐回路采用调感式，而100兆赫调谐回路采用调电容式，无论是那种调谐方法，对回路元件要求具有小的高频损耗和温度系数。为了缩短输送100兆赫信号的电缆引线，选送时标信号的或门电路安放在倍频器印制板上。当不使用100兆赫时标信号时，倍频电路供电电源断开，以免高频信号干扰计数器正常工作。

## (八) B通道输入放大器

要用多位数字测量很低频率时，往往要花费很长的测量时间，有时甚致是不可能的。例如被测频率约为1赫，要获得4位有效数字，时基就要选用1000秒，这不仅要花费大量测量时间，而且需用十分庞大的分频电路，电路的抗干扰能力也要很强，所以在这种情况下常用测量信号周期去代替测量信号频率。

对B通道放大器的要求是：

- (1) 输入信号在较大范围内有较高的输入阻抗；
- (2) 频带范围能适应测量周期信号的要求；
- (3) 增益稳定；
- (4) 输出方波波形具有较陡峻的前后沿；
- (5) 输入正、负极性脉冲情况下，均能正常工作；
- (6) 具有较小的触发误差。

众所周知，测量周期时，被测周期信号作为门控信号，因此叠加在信号幅度上极低的噪声电平也会引起误差，由噪声电平引起的触发误差，（用相对误差表示时，称触发精度）为：

$$\frac{\Delta T}{T} = \frac{E_n}{\pi E_s \sqrt{1 - \left(\frac{E_p}{E_s}\right)^2}}$$

其中被测信号为  $u = E_s \sin \omega t$ 。

$E_n$  为叠加在信号上的噪声电平值，  
 $E_p$  为门电路的触发电平，

由上述公式可见，待测信号的信噪比越大，触发误差越小；触发电平  $E_p$  越小，误差越小。如果选择触发电平在信号分量斜率最大处，则可得较高的触发精度。对正弦波来说，如果偏离零电平触发，或者正

弦信号叠加有直流分量都可能导致触发误差增大。

例如：信噪比为 $40\text{db}$ ， $E_p$ 为1伏， $E_s$ 为7伏，则 $\Delta T/T$ 约为0.32%。

采用多周期测量和变换波形的办法，可以减少误差。

B通道输入放大器采用共集—共基电路，以获得宽带增益。输入级用了场效应晶体管，是为了提高输入阻抗，其输入端用二个双向二极管作电平限制，当信号电平高时，先进行限幅，电平限制在±0.7伏之内，这样可以扩展被测信号的输入电压动态范围。输出级用斯密特触发器整形，输出方波信号，有较陡峻的前后沿。电路中还备有零电平输出的装置。该放大器实测的频带指标为5兆赫，低频可从0.01赫开始，最高灵敏度为0.5伏，（有效值），最大输入电压在无衰减时为100伏，（有效值），输入电阻大于510千欧，输入电容小于30微微法。

## （九）电 源

整机低压直流电源使用下列各组：

+15伏，+9伏，+6伏，-15伏和-6伏。

晶体振荡器由单独一组+9伏供电。

各组直流稳压用一级差分放大电路与调整管组成，稳定性可大于1%。

交流高压采用一组+200伏，不稳压，供数码显示管板极高压用；数字开关管由+75伏供电，由+200伏分压后取出。

总电源消耗功率为100瓦。

## （十）结构与装配

仪器内部机架取用单层式结构。前面部分装置主要线路另部件，右侧附带插件箱，后面部分安装各组电源及晶体振荡器，并带有小型电风扇，供机内散热

用。计数器码信号由52芯插座输出，时标和时基信号由同轴插座输出。主要线路器件，元件分立在大小21块双面印制底板上，各印制板与水平放置的整机底板依靠接插件连接，为了防止接插端表面氧化，印制板的插头部分采用镀金工艺作表面处理。整机底板的走线用大面积双面印制板绘型，一方面减短走线长度，以避免由于走线过长而引起电路的寄生耦合，二方面可以减轻总装接线的工作量，易于检查，避免差错。大底板的接地点应与仪器机壳保持良好接触，输入放大器，倍频器以及高速计数器的印制电路板要大面积接地，放大级分别用金属屏蔽罩隔离，防止级间的干扰。高频级的双面印制板应具有高频特性好，介质损耗小的性能。焊接必需牢固可靠。

晶体管在使用前需要经过高温功耗老化试验，还要进行认真挑选，对称电路的晶体管必需配对，电阻、电容值也应进行测试选择。高频级电路的器件、元件不仅要进行选配，而且对电路结构布置反予以十分注意。仪器体积为 $480\times450\times135$ 。

## （十一）结 束 语

JPJ-721型100兆赫电子计数器的结构设计和工艺加工全部由电信总局五〇五厂承担。在试制过程中，始终得到五〇五厂领导、工人师傅和技术人员的大力支援，给线路试验工作提供各方面指导和许多方便条件，有力地推动了研制工作的进展，为今后厂校挂钩，促进教育革命的发展作出了良好的开端。

目前，国内电子计数器发展很快，一方面努力提高直接测频能力，另一方面不断向多用途范围扩展。由于我们试制时间短促，实践还很不足，理论分析也缺乏，加上高速器件来源困难，仪器技术性能有待进一步提高，仪器稳定可靠工作还要进行长时期的考验。在设计中不合理的安排和谬误之处在所难免，希各单位批评指正。

# 电流开关 $2 \times 5$ 高速十进计数器

高速计数技术近年来有了很大的发展。众所周知，目前计数器的直接计数速度已突破了1000兆赫的大关。高速计数技术的发展，显然是与器件、工艺的发展分不开的。然而，在如何合理设计电路，充分发挥器件的性能来实现高速化方面，人们也作了不少的努力，从而出现了不少新的高速计数电路的方案。非饱和型电流开关  $2 \times 5$  环形计数器，就是其中一个较好的方案，这是在电路设计上的一个改进，从而获得了晶体管所能得到的最大速度。在1000兆赫计数器中的高速计数电路，也正是采用这种方案来实现的，其组成方框图如图1所示。




图1. 1千兆赫10进计数电路方框图

在这个方框图中，实现1000兆赫二分频的双稳态电路和500兆赫五分频的环形计数器，都是采用晶体管的非饱和型电流开关电路组成的。这种电路比饱和型开关电路的开关速度高得多，开关时间可达1毫微秒以下，即达到1000赫兆以上的计数速度。

众所周知，目前广泛使用的饱和型开关电路，虽有工作稳定、负载能力强、输出电平高、功耗小、电路简单等优点，但由于晶体管要工作到饱和区，开关过程中的电荷存储效应影响开关速度，这就成了它高速工作的致命弱点。图2示出了一个单管的饱和型开关电路。当输入讯号  $u_A > 0$  时，晶体管导通，并工作于饱和区，即  $I_b > I_s/\beta$ ， $I_b$  越大，饱和度愈深。晶体管工作于饱和状态使基区储存多余电荷（过剩载流子），饱和度越深，储存的电荷就愈多。当  $u_A < 0$  时，晶体管从饱和变为截止的过程中，只有在所储存的电荷全部消失后，晶体管才能截止。储存电荷的消失是需要一定的时间的，这个时间叫做储存时间  $T_s$ 。晶体管储存时间比它的导通时间长若干倍，目前晶体管的导通




图2. 晶体管饱和开关的波形图

时间可以作到1毫微秒以内，而  $T_s$  一般却在几十到一百毫微秒的数量级。为了减少  $T_s$ ，在采用把金属掺杂到集电层中去的办法，也没有突破数毫微秒的数量，因而  $T_s$  成了饱和开关速度不能很快的主要障碍。饱和型开关构成的饱和型双稳态的十进计数电路，一般也限于100兆赫以下使用，而不能适用于更高速的分频。为了解决这个矛盾，则采用非饱和型开关电路，电流型开关就是一种比较好的非饱和开关电路。下面我们先介绍一下电流开关电路的工作原理，然后再分析电流开关的双稳电路和环形计数器。

## 一、电流开关的工作原理

图3是电流开关的基本电路。 $T_1$  和  $T_2$  的发射极连接在一起，即通过发射极的公共耦合而差动地工作。电路形式与差动放大器相同，但工作状态却不一样。差动放大器的两个晶体管均工作于放大区，对微弱的小讯号进行放大，而电流开关电路的  $T_1$ 、 $T_2$  两只晶体管则工作于脉冲讯号作用下的开关状态，即  $T_1$  导通时  $T_2$  截止， $T_2$  导通时  $T_1$  截止。




图3 电流开关的基本电路

现分两种情况来看：

1. 当输入为“低”电平状态时，即  $U_{b1} = -0.5$  伏。由于  $T_2$  的基极接地， $U_{b2} = 0$ ，故  $U_{b2} > U_{b1}$ ， $T_2$  管抢先导通。一般 NPN 型硅管导通时的  $U_{be} = 0.7$  伏左右，即基极比发射极高 0.7 伏左右，因而  $T_2$  的发射极电压  $U_e = -0.7$  伏，这个电压也就是作用在  $T_1$  管发射极上的电压。 $T_1$  管的  $U_{b1} = -0.5$  伏，即  $T_1$  管的基极电压仅比发射极电压高 0.2 伏，这对硅管来说，是可以保证  $T_1$  截止。

在  $T_1$  截止  $T_2$  导通时的发射极电流  $I_e = \frac{U_e - E_e}{R_e}$   
 $= \frac{-0.7V - (-15V)}{1.8k\Omega} \approx 8mA$ ，这个电流全部流入导通的  $T_2$  管。假设  $T_2$  管的  $\alpha \approx 1$ ，则  $T_2$  管的集电极电流也近似等于发射极电流 ( $I_{c2} \approx I_e$ )，这样  $T_2$  导通时的集电极电压  $U_{c2} = E_c - I_{c2} R_{c2} = 3V - 8mA \times 200\Omega = 1.4V$ ，此电压大于它的基极电压 ( $U_{b2} = 0V$ )。由此可见在  $T_2$  管导通时没有饱和。

2. 当输入为“高”电平状态时，即  $U_{b1} = +0.5$  伏， $U_{b1} > U_{b2}$ ，因而  $T_1$  管抢先导通。由于导通管  $T_1$  的  $U_{be} = 0.7$  伏，故这时公共发射极电压  $U_e = 0.5V - 0.7V = -0.2V$ 。而  $T_2$  管的基极电压为 0 伏，即  $T_2$  管的基极电压仅比发射极电压高 0.2 伏，因此  $T_2$  管截止。

在  $T_1$  管导通  $T_2$  管截止时，发射极电流  $I_e = \frac{U_e - E_e}{R_e} = \frac{-0.2V - (-15V)}{1.8k\Omega} = 8.2mA$ ，这个电流全部流入了导通的  $T_1$  管。则  $I_{c1} \approx 8.2mA$ 。这样  $T_1$  导通时的集电极电压  $U_{c1} = E_c - I_{c1} R_{c1} = 3V - 8.2mA \times 200\Omega = 1.36V$ ，此电压大于它的基极电压  $U_{b1} = 0.5$  伏，因此  $T_1$  管在导通时也不工作在饱和区。

从上面的分析可见，在输入“高”电平的情况下， $T_1$  导通  $T_2$  截止，此时发射极电流  $I_e = 8.2mA$  全部流入  $T_1$  管；在输入“低”电平的情况下， $T_1$  截止  $T_2$  导通，此时发射极电流  $I_e = 8mA$  全部流入  $T_2$  管，而两种情况下发射极电流  $I_e$  的变化不大，基本上是恒定的（当  $E_e$  比发射极电压的变动值  $\Delta U = -0.2V - (-0.7V) = 0.5V$  更大时，这种恒流性能就愈好，这点在电路设计中靠选用较大的  $E_e$  和  $R_e$  来保证）。因此从线路的电流流通角度来看，可以看成  $T_1 T_2$  的公共发射极由一个恒流源驱动，其恒定的电流  $I_e$  一会儿“拨”入  $T_1$  管，一会儿“拨”入  $T_2$  管，如同一个开关，所以这个电路叫电流型开关电路。

$T_1$  和  $T_2$  的集电极电流与输入电压的依赖关系如图 3(b) 所示。

电流开关电路之所以能够达到较高的开关速度，这是由于：

1.  $T_1, T_2$  仅工作在截止区和放大区，这就避免了晶体管因饱和而产生的  $T_s$  的影响，从而大大提高了开关速度。这是电流开关能作到高速的主要原因。

2. 电流开关中晶体管各极的电压跳变幅度一般是不大的（在上面例子中  $\Delta U_{b1} = \Delta U_A = 1V$ ,  $\Delta U_C = 1.6V$ ,  $\Delta U_e = 0.5V$ ），在电路设计中使这些电压的上下电平的差值足以维持管子的通和断就可以了。在开关线路中输入、输出电压的变化，都是对一定电容  $C$ （例如包括晶体管发射结电容  $C_e$  在内的输入电容，集电结电容  $C_c$  在内的输出电容，负载电容  $C_L$  和分布电容  $C_o$  等）充放电的过程，也就是说电压跳变不是很快就建立起来的，由于电容  $C$  的存在就使得电压的跳变对电容的充放电需要一定的时间  $\Delta t = \frac{C \Delta U}{I}$ （ $I$  为对电容  $C$  充电的电流， $\Delta U$  为电容  $C$  两端的电压跳变值）。电压跳变幅度  $\Delta U$  愈小，则所需的时间  $\Delta t$  也就愈小，开关线路的速度就可进一步提高。

3. 晶体管在共基，共集连接使用时比共发连接使用时的工作频率高得多，即  $f_\alpha \gg f_s$ 。各种电压型开关电路大多是采用共发射极电路的连接方式，这种连接方式虽然晶体管有较大的增益和较高的输入阻抗，但晶体管本身内在频率响应没有充分发挥。在图 3 所示的电流开关电路中，对于  $T_2$  管来说，它工作于共基接法这是很明显的。而对  $T_1$  管来说，如果从它的基极输入讯号往  $T_2$  的发射极传递的工作过程来看， $T_1$  管是接近于共集电路运用（因为  $T_1$  的集电极电压变化幅度是不大的，可近似看作集电极对交变电压接地）；而在电路差动工作过程中，即在  $T_1$  与  $T_2$  管抢夺电流的过程中，在  $T_2$  管中的电流变化通过公共发射极的  $e$  点引起电压变化而又传递到  $T_1$  管，成为  $T_1$  的发射极输入讯号，这时  $T_1$  管的工作状态又接近于共基运用（因为  $T_1$  的基极输入信号的变化幅度也是不大的，此时可近似看成基极对交变电压接地）。这样在电流开关电路中充分发挥了晶体管的内在频率响应，从而进一步提高了电路的开关速度。

和饱和型开关一样，用图 3 所示的基本电流型开关可以组成双稳态电路、单稳态电路、自激多谐振荡器、施密特触发器等开关电路。下面我们来分析由电流开关所构成的双稳态电路。

## 二、电流开关型双稳态电路

图 4 示出了电流开关型双稳态的基本电路， $T_1, T_2$

两只 NPN 型晶体管构成了基本电流开关电路。在图 4 (a) 中,  $T_1$  与  $T_2$  两管之间的再生耦合是通过齐纳二极管  $D_1$  和  $D_2$ , 而图 4 (b) 中则用 PNP 型晶体管  $T_3$ 、 $T_4$  做再生耦合。两种电路的工作原理相同。下面




图 4 电流开关型双稳态电路

我们将以图 4 (b) 的晶体管耦合方式的一个实用双稳态电路为例来进行说明, 为此我们将这种电路重画于图 5, 并标注上电路元件参数值。

对一个实用双稳态电路来说, 还要解决一个触发方式的问题。双稳态电路的触发方式有分别(隔离)触发和公共触发两种。分别触发由于触发脉冲交替地去触发双稳态电路, 因此有可能比公共触发作到更高的计数速度, 但分别触发电路则由于选通触发脉冲的电路难于作到高速, 而且成本较贵, 所以在图 5 的电路中采用公共触发方式, 触发脉冲(正的电流脉冲)从两个管子  $T_1$ 、 $T_2$  的发射极公共点 e 加入。在公共触发的情况下, 采用电感  $L_1$ 、 $L_2$  作记忆元件。

电流开关型双稳与电压开关型双稳一样, 应具备如下两个特点:

1. 它必须具有两个稳定状态, 即一管导通另一管必截止, 反之亦然。而且, 当在无外界触发脉冲作用时, 它能长久稳定在这两个状态中的任一个状态;

2. 当外界触发脉冲作用时, 它能迅速地从一个状态转变到另一个状态, 即在外界触发脉冲作用下其状态能迅速翻转。

下面我们就从上面的两个方面——稳定状态和翻转过程, 来对电流开关型双稳电路的工作原理作一个详细的分析。

### (一) 稳定状态的分析

当图 5 所示的电路接上电流后:

(1)  $T_3$ 、 $T_4$  管均导通。这是由于它们处于发射极比基极电源电压高的正偏置下, 而且电路设计中也保证在整个工作过程中  $T_3$ 、 $T_4$  总是导通的。假设流入  $T_3$  发射极的电流为  $I_3$ , 此电流经  $T_3$  从集电极流入  $T_1$  的基极电路中,  $I_3$  在  $R_{b1}$  上产生的电压降就是  $T_1$  的




图 5 电流开关型双稳态电路

基极电压, 即  $U_{b1}=I_3 R_{b1}$ 。流入  $T_4$  发射极的电流为  $I_4$ , 此电流经  $T_4$  从集电极流入  $T_2$  的基极电路中,  $I_4$  在  $R_{b2}$  上产生的电压降就是  $T_2$  的基极电压。  $U_{b2}=I_4 R_{b2}$ 。

由于  $T_3$ 、 $T_4$  均导通, 对于导通的 PNP 型硅管来说, 发射极电压比基极电压高 0.7 伏左右, 由于  $T_3$ 、 $T_4$  管的基极电压为 +3.6 伏的电源电压, 因此  $T_3$ 、 $T_4$  的发射极电压, 也就是  $T_1$ 、 $T_2$  的集电极电压  $U_{C1}=U_{C2}=3.6V+0.7V=4.3V$ 。这个电压在双稳工作过程中基本上是固定不变的。这样流过  $R_{C1}$  的电流  $I_1=\frac{E_C-U_{C1}}{R_{C1}}=\frac{15V-4.3V}{750\Omega}\approx14\text{ mA}$ 。同样地流过  $R_{C2}$  的电流  $I_2$  也为 14mA。这两个电流在双稳工作过程中也基本上是恒定的。

(2)  $T_1$  与  $T_2$  则一管导通、一管截止。比如,  $T_1$  导通、 $T_2$  截止。双稳的这个状态是否稳定呢? 由于  $T_2$  截止,  $I_{C2}=0$ , 则  $I_3=I_2-I_{C2}=14\text{ mA}-0\text{ mA}=14\text{ mA}$  ( $\because I_2=I_3+I_{C2}$ )。所以  $T_1$  管的基极电压  $U_{b1}=I_3 R_{b1}=14\text{ mA}\times51\Omega\approx0.7\text{ V}$ 。由于  $T_1$  是导通的, 因此公共发射极电压  $U_e$  应比  $U_{b1}$  低 0.7 伏左右, 即  $U_e=U_{b1}-U_{be}=0.7\text{ V}-0.7\text{ V}=0\text{ V}$ 。流过发射极电阻  $R_e$  的电流  $I_e=\frac{U_e-E_e}{R_e}=\frac{0-(-15\text{ V})}{1.5\text{ K}\Omega}=10\text{ mA}$ 。此电流全部流过导通管  $T_1$ , 所以  $I_{C1}\approx10\text{ mA}$ 。

因为在  $C_1$  点  $I_1=I_4+I_{C1}$ , 所以流入  $T_4$  发射极的电流  $I_4=I_1-I_{C1}=14\text{ mA}-10\text{ mA}=4\text{ mA}$ 。由此可见, 截止管  $T_2$  的基极电压  $U_{b2}=I_4 R_{b2}=4\text{ mA}\times51\Omega\approx0.2\text{ V}$ , 即  $T_2$  的基极电压比发射极电压高 0.2 伏左右, 这对硅管  $T_2$  来说, 是可以保证它处于截止状态