

面向21世纪课程辅导教材

《电子技术基础》

数字部分(第四版)

习题全解

上海交通大学

陈洪明 主编

中国建材工业出版社

《电子技术基础》数字部分(第四版)

习题全解

陈洪明 主编

中国建材工业出版社

图书在版编目(CIP)数据

《电子技术基础》数字部分(第四版)习题全解 / 陈洪明主编. -北京:中国建材工业出版社,2003.8

ISBN 7-80159-508-4

I. 电… II. 陈… III. 数字电路—电子技术—高等学校—解题 IV. TN79-44

中国版本图书馆 CIP 数据核字 (2003) 第 072395 号

【内容简介】 本书是为了配合由高等教育出版社出版的、华中理工大学电子学教研室编的《电子技术基础》数字部分(第四版)的教材而编写的。书中对教材中的全部习题进行了详细解答。

本书对教材中各章的重点、难点做了较深刻地分析,对各章习题做了全面解析。本书将是电气信息类本科生的重要参考书,也是教师的参考手册,并可作为各类工程技术人员和自学者的辅导书。

《电子技术基础》数字部分(第四版)习题全解

陈洪明 主编

出版发行:中国建材工业出版社

地 址:北京市海淀区三里河路 11 号

邮 编:100831

经 销:全国各地新华书店

印 刷:保定市新世纪印刷厂

开 本:727mm × 960mm 1/16

印 张:14.25

字 数:260 千字

版 次:2003 年 8 月第 1 版

印 次:2003 年 8 月第 1 次

印 数:1 ~ 6000 册

书 号:ISBN 7-80159-508-4/TM · 002

定 价:**16.00 元**

本书如出现印装质量问题,由我社发行部负责调换。联系电话:(010)68345931

前　　言

《电路基础》、《数字电路》和《模拟电路》一直是大中专院校电子专业学生必修课程,其内容也随着电子电路技术的发展而日趋丰富,这就产生了一个矛盾:一方面学生因所修课程越来越多而导致课内外时间减少;另一方面因为技术的进步又要求学生去学习了解比以前更多的知识。

本书正是为了解决这一矛盾而精心编写的。作为华中理工大学电子学教研室所编写的教材《电子技术基础》数字部分(第四版)配套习题集,本书除了有传统习题集的解题过程外,主要有以下特点:

1. 知识点窍:运用公式、定理及定义来点明知识点。
2. 逻辑推理:阐述习题的解题过程。
3. 解题过程:概念清晰、步骤完整、数据准确、附图齐全。

把知识点窍——逻辑推理——解题过程串起来,做到融会贯通,最后给出书后习题的答案,在解题思路和解题技巧上进行精练分析和引导,巩固所学,达到举一反三的效果。

“知识点窍”和“逻辑推理”是本书的精华所在,是由多位著名教授根据学生答题的弱点分析而研究出来的一种新型的拓展思路的训练方法。“知识点窍”提纲挈领地抓住了题目核心知识,让学生清楚地了解出题者的意图,而“逻辑推理”则注重引导学生思维,旨在培养学生科学的思维方法及掌握答题的思维技巧。本书在此基础上,还提供了详细的“解题过程”,使学生熟悉整个答题过程。

由于编者水平有限及编写时间仓促,不妥之处在所难免,希望广大读者不吝批评、指正。

编者


2003年8月

目 录

1 数字逻辑基础	(1)
2 逻辑门电路	(9)
3 组合逻辑电路的分析与设计	(34)
4 常用组合逻辑功能器件	(65)
5 触发器	(97)
6 时序逻辑电路的分析与设计	(116)
7 常用时序逻辑功能器件	(148)
8 半导体存储器和可编程逻辑器件	(168)
9 脉冲波形的产生与变换	(183)
10 数模与模数转换	(203)

1 数字逻辑基础

一数字信号的波形如图题 1.1.1 所示,试问该波形所代表的二进制数是什么?



图题 1.1.1

【知识点窍】

数字信号波形低电平表示“0”,高电平表示“1”。

【逻辑推理】

图题 1.1.1 中 1、3、6、8 位为低电平、表示“0”,2、4、5、7 位为高电平、表示“1”。

【解题过程】

观察波形并由高低电平的含义可知 01011010 即为图题表示的二进制数。

试绘出下列二进制数的数字波形,设逻辑 1 的电压 = 5V,逻辑 0 的电压 = 0V。

(1)001100110011 (2)01110101 (3)1111011101.

【知识点窍】

同 1.1.1 题。


【逻辑推理】

“0”用低电平表示,“1”用高电平表示,即可得到数字波形。

【解题过程】


根据题目要求,可画出三个二进制数波形如图解 1.1.2(a)、(b)、(c),其中高电

平为5V,低电平为0V。



图解 1.1.2

◆ 若某正逻辑波形如图题 1.1.3 所示, 试写出相应的逻辑值 1 和 0(与标号 1 ~ 12 对应)。



图题 1.1.3

【知识点窍】

同 1.1.1 题。

【逻辑推理】

根据时间轴可知, 由左至右是从先到后, 因此左边为先输出, 右为后输出, 所以应由左向右书写数字信号。

【解题过程】

由图题 1.1.3 可以写出, 数字信号: ↑ 1 0 1 0 1 0 1 0 1 0 1 0
1 3 5 7 9 11 12

◆ 试就下列的逻辑值给出相应的脉冲波形, 设高电平(1)电压为 5V, 低电平(0)电压为 0V。

- (1) 001100110011 (2) 0111010 (3) 1111011101

【知识点窍】

同 1.1.1 题。

【逻辑推理】

要求与题 1.1.2 完全相同。

【解题过程】

因为题目要求同 1.1.2 题,因此波形如图解 1.1.2。

◆ 试按表 1.2.1 所列的数字集成电路的分类依据,指出下列器件属于何种集成度器件:(1)微处理器;(2)IC 计算器;(3)IC 加法器;(4)逻辑门;(5)4 兆位存储器 IC。

表 1.2.1

分类	三极管的个数	典型集成电路
小规模	最多 10 个	逻辑门电路
中规模	10 ~ 100	计数器、加法器
大规模	100 ~ 1000	小型存储器、微处理器
超大规模	$1000 \sim 10^6$	大型存储器、微处理器
甚大规模	10^6 以上	可编程逻辑器件、多功能集成电路

【知识点窍】

数字集成电路分类。

【逻辑推理】

根据集成电路所用门类来确定集成电路集成度。

【解题过程】

由表 1.2.1 分类依据,可以推得:

(1) 微处理器:超大规模 (2) IC 计算器:中规模 (3) IC 加法器:中规模 (4) 逻辑门:小规模 (5) 4 兆位存储器 IC:超大规模

◆ 将下列十进制数转换为二进制数、八进制数、十六进制数和 8421BCD 码(要求转换误差不大于 2^{-4}):

(1) 43 (2) 127 (3) 254.25 (4) 2.718

【知识点窍】

十进制 - 二进制转换:

$$(A)_b = (B_H \cdot B_{H-1} \cdots B_1 \cdot B_0 B_{-1} B_{-2} \cdots B_{-L})_B \quad B_i (i = -L, \dots, H) = 1 \text{ 或 } 0$$

$$= B_H \cdot 2^H + B_{H-1} \cdot 2^{H-1} + \cdots + B_1 \cdot 2 + B_0 + B_{-1} \cdot \frac{1}{2} + B_{-2} \cdot \left(\frac{1}{2}\right)^2 + \cdots +$$

$$B_{-L} \left(\frac{1}{2}\right)^L,$$

此即“短除法”。

二进制 - 八进制转换:以小数点为中心,向左、向右每三位为一个单位,位数不够补“0”,则其对应的数即为八进制的值。

二进制 - 十六进制转换:类似八进制,但是以四位为一位。

8421BCD 码:每四位二进制数表示一十进制数即可。

【逻辑推理】

先将要求转换数转换成二进制,然后转换成八、十六进制。BCD 码可直接由十进制转换。

除数	被除数	余数
2	43 1
2	21 1
2	10 0
2	5 1
2	2 0
1		

101011
高位

图解 1.3.1(a)

【解题过程】

(1) 十进制 - 二进制转换:

$(43)_D = (101011)_B$, 其计算过程如图解 1.3.1(a)

类似地, $(127)_D = (1111111)_B$,

$(254.25)_D = (11111110.01)_B$, 其小数部分计算过程如

图解 1.3.1(b)

$(2.718)_D = (10.10110111)_B$, 其计算过程如图解 1.3.1(c)。

由(1)的结论:

$$(2) (43)_D = (\underbrace{101}_5 : \underbrace{011}_3)_B = (53)_0$$

$$(127)_D = (\underbrace{1}_1 : \underbrace{111}_7 : \underbrace{111}_7)_B = (117)_0$$

$$(254.25)_D = (\underbrace{11}_3 : \underbrace{111}_7 : \underbrace{110}_6 : \underbrace{010}_2 : \cdots)_B$$

$$= (376.2)_0$$

$$(2.718)_D = (\underbrace{10}_2 : \underbrace{101}_5 : \underbrace{110}_6)_B$$

$$= (2.56)_0$$

除数	被除数	整数
$\frac{1}{2}$	0.25 0
$\frac{1}{2}$	0.5 1
0		

010
低位

图解 1.3.1(b)

$$\begin{aligned}
 (3) (43)_D &= (\underline{\underline{10}} : \underline{\underline{1011}})_B = (2B)_H \\
 (127)_D &= (\underline{\underline{111}} : \underline{\underline{1111}})_B = (7F)_H \\
 (254.25)_D &= (\underline{\underline{1111}} : \underline{\underline{1110}} : \underline{\underline{0100}})_B \\
 &= (FE.4)_H \\
 (2.718)_D &= (\underline{\underline{10}} : \underline{\underline{101}} : \underline{\underline{0111}})_B \\
 &= (2.B7)_H
 \end{aligned}$$

$$(4) (43)_D = (\underline{\underline{0100}} : \underline{\underline{0011}})_{BCD}$$

$$(127)_D = (\underline{\underline{0001}} : \underline{\underline{0010}} : \underline{\underline{0111}})_{BCD}$$

$$(254.25)_D = (\underline{\underline{0010}} : \underline{\underline{0101}} : \underline{\underline{0100}} : \underline{\underline{0010}} : \underline{\underline{0101}})_{BCD}$$

$$(2.718)_D = (\underline{\underline{0010}} : \underline{\underline{0111}} : \underline{\underline{0001}} : \underline{\underline{1000}})_{BCD}$$

要求转换误差不大于 2^{-4} , 则转换二进制时, 要保留至小数点后四位之后。因此, 以上转换误差符合要求。

 将下列数码作为自然二进制数或 8421BCD 码时, 分别求出相应的十进制数。

$$(1) 10010111 \quad (2) 100010010011 \quad (3) 000101001001$$

【知识点窍】

8421BCD 码: 由小数点向左、向右, 每四位二进制数表示一位十进制数。

【逻辑推理】

直接分隔 8421BCD 码, 并直接可求。当数码是二进制时, 可见 1.3.1 题的知识点窍求解。

【解题过程】

$$(1) (10010111)_B = 1 \times 2^7 + 1 \times 2^4 + 1 \times 2^2 + 1 \times 2^1 + 1 = (151)_D$$

$$(1001 : 0111)_{BCD} = (97)_D$$

$$(2) (100010010011)_B = 1 \times 2^{11} + 1 \times 2^7 + 1 \times 2^4 + 1 \times 2 + 1 = (2195)_D$$

$$(1000 : 1001 : 0011)_{BCD} = (893)_D$$

$$(3) (000101001001)_B = 1 \times 2^8 + 1 \times 2^6 + 1 \times 2^3 + 1 \times 2^0 = (329)_D$$

除数	被除数	E 整数	
$\frac{1}{2}$	0.718 1	高位
$\frac{1}{2}$	0.436 0	
$\frac{1}{2}$	0.872 1	
$\frac{1}{2}$	0.744 1	
$\frac{1}{2}$	0.488 0	0.10110111
$\frac{1}{2}$	0.976 1	
$\frac{1}{2}$	0.952 1	
$\frac{1}{2}$	0.904 1	
$\frac{1}{2}$	0.808		低位

图解 1.3.1(c)

$$(0001 : 0100 : 1001)_{BCD} = (149)_D$$

◆ 将下列每一二进制数转换为十六进制数:

$$(1)(101001)_B \quad (2)(11.01101)_B$$

【知识点窍】

同 1.3.1 题。

【逻辑推理】

四位二进制化为一位十六进制,由小数点开始,向左、右边进行。不满四位,则向外加零。

【解题过程】

$$(1)(10 : 1001)_B = (29)_H \quad (2)(11.0110 : 1000)_B = (3.68)_H$$

◆ 将下列十进制数转换为十六进制数:

$$(1)(500)_D \quad (2)(59)_D \quad (3)(0.34)_D \quad (4)(1002.45)_D$$

【知识点窍】

同 1.3.1 题。

【逻辑推理】

同 1.3.1 题中用短除法对十进制数进行二进制转换,将除数分别用 16 或 $\frac{1}{16}$ 代替 (合用于整数部分和小数部分), 则可完成 16 进制转换。

【解题过程】

(1) $(500)_D = (1F4)_H$, 其计算过程如图解 1.3.4(a)。

(2) $(59)_D = (3B)_H$, 其计算过程类似(1)。

(3) $(0.34)_D = (0.570A)_H$, 计算过程如图解 1.3.4(b)。

$$\text{转换误差校核: } (0.570A)_H = 5 \times \frac{1}{16} + 7 \times (\frac{1}{16})^2 + 10 \times (\frac{1}{16})^4 = 0.3399$$

$$\begin{aligned}(4)(1002.45)_D &= (1002)_D + (10.45)_D \\ &= (3EA)_H + (0.7333)_H = (3EA.7333)_H\end{aligned}$$

其计算过程如图解 1.3.4(c) 和(d)。

除数	被除数	余数
16	500	… 4=4 _H
16	31	… 15=F _H
16	1	… 1=1 _H
	0	

图介 1.3.4(a)

除数	被除数	余数
16	0.34	… 5=5 _H
16	0.44	… 7=7 _H
16	0.04	… 0=0 _H
16	0.64	… 10=A _H
	0.24	

图介 1.3.4(b)

除数	被除数	余数
16	1002	… 10=4 _H
16	62	… 14=F _H
16	3	… 3=3 _H
	0	

图介 1.3.4(c)

除数	被除数	余数
16	0.45	… 7=7 _H
16	0.2	… 3=3 _H
16	0.2	… 3=3 _H
16	0.2	… 3=3 _H
	0.2	

图介 1.3.4(d)

因此,转换误差校核为整数、小数二部分。又因为整数部分无误差,小数部分误差校核:

$$(0.45)_D = 7 \times 16^{-1} + 3 \times 16^{-2} + 3 \times 16^{-3} + 3 \times 16^{-4} = 0.4499$$

将下列十六制进数转换为二进制数:

$$(1) (23F.45)_H \quad (2) (A040.51)_H$$

【知识点窍】

同 1.3.1 题。

【逻辑推理】

每一位十六进制数可写成四位二进制数,并写入原数中相应的位置即可,见 1.3.1 题的(3)。

【解题过程】

$$(1) (23F.45)_H = (0010 : 0011 : 1111 \cdot 0100 : 0101)_B$$

$$(2) (A040.51)_H = (1010 : 0000 : 0100 : 0000 \cdot 0101 : 0001)_B$$



将下列十六进制数转换为十进制数：

$$(1)(103.2)_H \quad (2)(A45D.0BC)_H$$

【知识点窍】

$$\begin{aligned} & (H_h H_{h-1} \cdots H_1 H_0 \cdot H_{-1} \cdots H_{-l})_H \\ &= (H_h \times 16^h + H_{h-1} \times 16^{h-1} + \cdots + H_1 \times 16 + H_0 + H_{-1} \times \frac{1}{16} + \cdots + H_{-l} \times (\frac{1}{16})^l)_D \end{aligned}$$

【逻辑推理】

可由知识点窍中 16 进制数的定义来直接求解。

【解题过程】


由十六进制定义,可知:

$$(1)(103.2)_H = 1 \times 16^2 + 3 + 2 \times \frac{1}{16} = (259.125)_D$$

$$\begin{aligned} (2)(A45D.0BC)_H &= 10 \times 16^3 + 4 \times 16^2 + 5 \times 16 + 13 + 11 \times (\frac{1}{16})^2 + 12 \times (\frac{1}{16})^3 \\ &\approx (42077.0459)_D \end{aligned}$$

2 逻辑门电路

图题2.2.1a表示一BJT反相器电路,图b为BJT的输出*v*-*i*特性。
试求解下列问题:(1)设图a中的参数为: $V_{CC} = 5V$, $R_c = 4.3k\Omega$, $R_b = 30k\Omega$, $v_i = 5V$,用图解法求Q点(I_B , I_C , V_{CE});(2)若将开关S置于位置1,并设 $R_{L1} = 10k\Omega$,问此时 $V_{CE} = ?$ 并说明 R_{L1} 大小或 $R'_c = R_c // R_{L1}$ 大小的变化,对 V_{CE} 值有何影响,从而检查BJT的饱和深度;(3)若电路其他参数不变,将开关S置于位置2,并设 $R_{L2} = 15k\Omega$,问此时的 $V_{CE} = ?$



图题2.2.1

【知识点窍】

KVL定律: $V_{CC} = V_{CE} + i_c \cdot R_c$

戴维宁定理: 电流源和电压源的等效关系

【逻辑推理】

根据 V_{CC} 和负载电阻 R_c 可以画出负载线,由于 V_i 已知,可求 I_B , I_C , V_{CE} ;当S接1、2时, R_{L1} , R_{L2} 分别接入电路,将改变 V_{CC} ,因为集电极电阻即为负载线的斜率,所以在 I_B 相同时,由于 $I_C = \beta I_B$ 也近似不变,则 V_{CC} 随着 R_c 的增大而减小,直至进入饱和区,这时, I_C 与 I_B 不再是线性关系了。

【解题过程】

(1) 由 KVL 定律: $V_{CC} = V_{CE} + i_e \cdot R_C$

可以在图题 2.2.1 上画出负载线 AB。

$$\text{当 } V_I = 5V \text{ 时, 有 } I_B = \frac{V_I - V_{CE}}{R_b} = \frac{5 - 0.7}{30} \times 10^{-3} = 0.143 \mu\text{A}$$

于是可以在图上找出 $I_B = 0.143 \mu\text{A}$ 的曲线与 AB 交点 Q, 得到相应 Q 点的横、纵坐标:

$$V_{CE} \approx 0.38V \quad I_e \approx 1.08mA$$

$$(2) \text{ 开关 S 在 1 处时, 则 } R'_c = R_c // R_{L1} = \frac{4.3 \times 10}{4.3 + 10} \approx 3k\Omega$$


由 $V_{CC} = V_{CE} + I_e \cdot R'_c$, 可以得负载线 AC。

$$\text{根据 } AC \text{ 和 } I_B = 143 \mu\text{A} \text{ 的曲线交点: } V_{CE} = 1.7V, I_e = 1.10mA$$

由图可知 V_{CE} 由原来的 $V_{CE} = 0.38V$ 变化为 $V_{CE} = 1.7V$, 即负载电阻 R'_c 越小, V_{CE} 越大, 则 BJT 的饱和深度降低, 这里已经不饱和了。

(3) 开关 S 在 2 处, 等效于电压源 $V'_{CC} = \frac{R_{L2}}{R_c + R_{L2}} \cdot V_{CC}$, 这是因为

$$R_{eq} = R_{L2} // R_c, \quad V_{eq} = \frac{V_{CC}}{R_c} \cdot R_{eq} \text{ (见图解 2.2.1)}$$



图解 2.2.1

$$\text{于是, } V_{eq} = V'_{CC} = \frac{V_{CC}}{R_c} \cdot \frac{R_c + R_{L2}}{R_c + R_{L2}} = \frac{V_{CC} R_{L2}}{R_c + R_{L2}} = \frac{15}{15 + 4.3} V_{CC}$$

$$\text{根据 } V'_{CC} = V'_{CE} + i'_e R'_c = V'_{CE} + i'_e \cdot R_{eq}$$

可以作出直流负载线 BD, BD 与 $I_B = 0.143mA$ 曲线相交可得 $V'_{CE} \approx 0.30V$ 。

在图题 2.2.1a 所示的电路中; (1) 开关 S 悬空, 当输入端接入 $-5V \sim 5V$ 的方波脉冲信号, 试近似绘出 v_o 的波形; (2) 当 S 分别置于位置 1 和 2 时, v_o 波形的幅值有何变化?

【知识点穿】

$$V_I = 5V \text{ 时}, V_0 = V_{CC} - I_e \cdot R_C = V_{CE}$$

$$V_I = 0V \text{ 时}, V_0 = V_{CC} (\text{三极管截止})$$

【逻辑推理】

根据2.2.1题可知, S悬空时, $V_I = 5V$, 则 $V_{CE} = 0.38V$; S在1时, $V_I = 5V$, 则 $V_{CE} = 1.7V$; S在2时, $V_I = 5V$, 则 $V_{CE} = 0.30V$, 但要注意此时 $V'_{CC} = \frac{15}{15+4.3}V_{CC} \approx 3.9V$

【解题过程】

(1) S悬空时, 由图题2.2.1(a)可知

当 $V_I = 5V$ 时, 有

$$V_0 = V_{CC} - I_e R_C = V_{CE}$$

由于此时, 电路处于饱和状态, 所以由图

题可知, $V_0 = V_{CE} \approx 0.38V$

当 $V_I = 0V$ 时, 因为三极管截止, $I_e \approx 0$, 故 $V_0 = V_{CE} \approx 5V$

$$\text{所以, } V_0 = \begin{cases} 0.38V, & V_I = 5V \text{ 时} \\ 5V, & V_I = 0V \text{ 时,} \end{cases}$$

其输出波形图如图解2.2.2(b)所示, 其中, T 为一个方波周期。

(2) S在1,2时, V_0 虽然满足(1)中情况, 但 V_{CE} 和 V_{CC} 有一定变化. (a) $V_0 = \begin{cases} V_{CE} & \text{当 } V_I = 5V \text{ 时} \\ V'_{CC} & \text{当 } V_I = 0V \text{ 时} \end{cases}$


根据2.2.1题之解题过程(2)可求

S在1时, $V'_{CE} = 1.7V$

$$V'_{CC} = V_{CC} = 5V,$$

$$\text{于是, } V_0 = \begin{cases} 1.7V & \text{当 } V_I = 5V \text{ 时} \\ 5V & \text{当 } V_I = 0V \text{ 时} \end{cases}$$

根据2.2.1题之解题过程(3)可知



图解2.2.2

S 在 2 时, $V'_{CE} = 0.3V$

$$V'_{CC} = 3.9V$$

于是, $V_0 = \begin{cases} 0.3V & \text{当 } V_I = 5V \text{ 时} \\ 3.9V & \text{当 } V_I = 0V \text{ 时} \end{cases}$

因此可得相应的波形图如图解 2.2.2(c) 和(d) 所示.

◆ 图题 2.3.1 表示二极管与门带同类与门负载的情况, 若门的级数愈多, 则每级门的输出电压 v_0 将作怎样的变化趋势? 如何解决此缺点?

【知识点窍】

与门: $v_0 = A \cdot B \cdot C$ (全 1 为 1, 有 0 为 0)

【逻辑推理】

可分为 $v_0 = 0$ 或 $5V$ 二种情况讨论, 一般不直接使用与门而是与非门, 故 DTL 是合理的方法。多个相同的二极管与门相联, 级数愈多, 则并联的电阻 R 越多, 从而输出电阻越小。

当输出为 0 时, 负载电阻为 R_L , 并联与门为 k 个, 则利用叠加定理: $v_0 = k + kV_D$, 当输出为高时, 则二极管中几乎无电流, 则与门输入电阻很大, 利用分压公式可求。

【解题过程】

(1) 各输入全为低时, 由于逐级增加一个二极管的正向管压降 v_D , 则各级输出电压逐级上升, 而输入全为高时, 由于每级门的电路输出电阻较高, 因而输出电压将逐级下降。

(2) 一般, 数字电路中不直接用与门, 而是用与非门, 因此增加反相器在输出端, 可以重新获得标准电平。


当输入为 0 (每级均有) 时, 电路见图解 2.3.1(a) 所示

由于各二极管导通, 对 R_L 上电压 v_0 有嵌位作用。

故 $v_0 = kv_D > 0V$, k 为与门级数, v_D 为二极管压降, 当输入全为 1 时, 由于 D 反向截止时, 则 $I_D \approx 0$, 于是由图(b) 可知:

下一级输入电阻很大, 故 $r_i \gg R$, 但是与门很多时, 有

$$\text{总的 } r'_i = \frac{1}{k-1}r_i \ll r_i, \text{ 所以, 输出电压}$$



图题 2.3.1