


高等学校电子信息与电气学科基础教材



数字电子技术

高吉祥 主编 朱荣辉 副主编 黄智伟 丁文霞 编著



電子工業出版社

PUBLISHING HOUSE OF ELECTRONICS INDUSTRY

<http://www.phei.com.cn>

高等学校电子信息与电气学科基础教材

数字电子技术

高吉祥 主编 朱荣辉 副主编

黄智伟 丁文霞 编著

电子工业出版社

Publishing House of Electronics Industry

北京·BEIJING

内 容 提 要

本书是依据原国家教委颁布的《电子技术基础课程教学基本要求》编写的。主要内容有：数字逻辑基础，门电路，组合逻辑电路，触发器，时序逻辑电路，脉冲产生整形电路，半导体存储器，可编程逻辑器件，D/A、A/D转换器和数字系统的EDA设计。

本书编写简明扼要，内容深入浅出，便于自学，同时注意实际应用能力的培养。可作为高等学校电气类、电子类、自动化类和其他相近专业的专业基础教材，也可供从事电子技术工作的工程技术人员学习参考。

未经许可，不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有，侵权必究。

图书在版编目(CIP)数据

数字电子技术/高吉祥主编. —北京:电子工业出版社,2003. 8

高等学校电子信息与电气学科基础教材

ISBN 7-5053-8961-0

I. 数… II. 高… III. 数字电路—电子技术—高等学校—教材 IV. TN79

中国版本图书馆 CIP 数据核字(2003)第 065529 号

责任编辑：陈晓莉 特约编辑：珍 珍

印 刷：北京兴华印刷厂

出版发行：电子工业出版社 <http://www.phei.com.cn>

北京市海淀区万寿路 173 信箱 邮编 100036

经 销：各地新华书店

开 本：787×980 1/16 印张：29.5 字数：643 千字

版 次：2003 年 8 月第 1 版 2003 年 8 月第 1 次印刷

印 数：5000 册 定价：38.00 元

凡购买电子工业出版社的图书，如有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系。
联系电话：(010)68279077

前　　言

本书是为高等学校电气类、电子类、自动化类和其他相近专业而编著的教材。全书分为十章。第1章数字逻辑基础,主要介绍数制和编码、逻辑代数(布尔代数)、逻辑函数及化简;第2章逻辑门电路,主要介绍分立元件门电路、TTL集成门电路、ECL电路和CMOS门电路;第3章组合逻辑电路,主要介绍组合逻辑电路的分析方法和设计方法、若干常用的组合逻辑电路、组合逻辑电路中的竞争—冒险现象;第4章触发器,主要介绍触发器的电路结构与动作特点、触发器的逻辑功能及其描述方法和触发器的动态参数;第5章时序逻辑电路,主要介绍同步、异步时序逻辑电路分析方法和设计方法,分析了几种常用的时序逻辑电路和时序逻辑电路中的竞争—冒险现象;第6章脉冲电路,主要介绍了施密特触发器、单稳态触发器和多谐振荡器的基本原理,以及用模拟运放、逻辑门电路、石英晶体、专用555定时器构成各种触发器和多谐振荡器;第7章半导体存储器,主要介绍只读存储器(ROM)和随机存储器(RAM)的原理和构成,以及存储器扩展方式;第8章可编程逻辑器件,主要介绍可编程逻辑器件的基本结构,PLD电路的表示方法,可编程通用阵列逻辑GAL、复杂可编程逻辑器件CPLD、现场可编程门阵列(FPGA)、在系统可编程逻辑器件(ISP-PLD)的结构和原理;第9章数/模和模/数转换,主要介绍各种D/A和A/D转换器的结构和原理;第10章VHDL程序设计及应用,主要介绍VHDL的程序结构、语言元素、基本语句、属性的描述与定义、VHDL的子程序以及程序设计举例。

根据高等教育教学大纲的要求,以及多年来教学实践和各类大学生制作竞赛的需要,本书不仅包括现行《数字电子技术基础》教科书的基本知识和理论,而且增加了目前应用比较广的可编程逻辑器件和VHDL程序设计及应用等内容。

本书可作为本科生教材,同时也可为从事电子工程的工程师和参加各类电子制作竞赛的本科生提供有益的参考资料。

本书配套的教材有:

1.《电子技术基础实验与课程设计》高吉祥主编,易凡副主编,丁文霞、陆珉、刘安芝编著,电子工业出版社于2002年2月出版;

2.《数字电子技术基础习题精解与考研指南》高吉祥主编,陈忠译、丁文霞编著,电子工业出版社近期出版;

3.《模拟电子技术基础》高吉祥主编,高天万副主编,朱卫华、陈和、黄智伟编著,电子工业出版社近期出版。

我们编写的原则是:“确保基础、精选内容、加强概念、推陈出新、联系实际、侧重设计”,目的在于保证学生把基本内容学到手的基础上,培养学生分析、处理实际问题的能力。

和一定的设计能力。考虑到近几年来电子技术和电子工业的高速发展,本书增加了新技术和新器件的内容。

本书由国防科技大学、南华大学联合编著。高吉祥主编,朱荣辉副主编,第1、2、3章由高吉祥、刁节涛执笔,第4、5、6、9章由朱荣辉、丁文霞、高吉祥执笔,第7、8、10章由黄智伟、王彦执笔。在编著过程中得到南华大学凌球校长和国防科技大学电子科学与工程学院唐朝京副院长、易凡副主任的大力支持与具体指导。本书由王正志、卢启中主审。刘安芝、刘启顺、盛义发、唐东、高勐、王浩宇、高广珠等人为本教材的编写做了大量的工作,在此表示感谢。

编 者

2003年2月于长沙

目 录

第1章 数字逻辑基础	1
1.1 数制与编码	1
1.1.1 数制	1
1.1.2 数制间的转换	2
1.1.3 编码	5
1.2 逻辑代数	9
1.2.1 逻辑变量与逻辑函数概念	9
1.2.2 三种基本逻辑及其运算	9
1.2.3 复合逻辑及其运算	12
1.2.4 逻辑函数的描述	15
1.2.5 逻辑代数的定律、规则及常用公式	16
1.3 逻辑函数化简	19
1.3.1 逻辑函数的最简形式	20
1.3.2 逻辑函数的代数化简法	20
1.3.3 图解化简法(卡诺图化简法)	23
1.3.4 具有关项的逻辑函数及其化简	31
* 1.3.5 逻辑函数的列表化简法	34
* 1.4 VHDL语言基础	39
1.4.1 概述	39
1.4.2 VHDL的程序结构	40
1.4.3 VHDL的语言元素	45
1.4.4 VHDL的基本语句	51
1.4.5 属性的描述与定义	58
1.4.6 VHDL的子程序	61
本章小结	62
习题一	63
第2章 逻辑门电路	71
2.1 概述	71
2.2 分立元件门电路	71
2.2.1 二极管与门	71
2.2.2 二极管或门	70
2.2.3 三极管非门	70
2.3 TTL集成门电路	71

2.3.1 TTL 集成门电路的结构	71
2.3.2 TTL 门电路	74
2.4 MOS 门电路	81
2.4.1 NMOS 门电路	81
2.4.2 CMOS 门电路	83
2.4.3 CMOS 集成电路的主要特点和使用中应注意的几个问题	89
2.5 TTL 电路与 CMOS 电路的接口	92
* 2.6 门电路的 VHDL 描述	92
2.6.1 二输入与非门、与门、或门、或非门、异或门的 VHDL 程序	93
2.6.2 四输入与非门 VHDL 程序	95
本章小结	95
习题二	100
第 3 章 组合逻辑电路	100
3.1 概述	100
3.2 组合逻辑电路的基本分析和设计方法	101
3.2.1 组合逻辑电路的基本分析方法	101
3.2.2 组合逻辑电路的基本设计方法	104
3.3 若干常用的组合逻辑电路	106
3.3.1 全加法器	106
3.3.2 编码器	114
3.3.3 数值比较器	120
3.3.4 译码器	125
3.3.5 数据分配器	133
3.3.6 数据选择器	135
3.4 组合电路中的竞争—冒险	142
3.4.1 竞争—冒险的概念及其产生原因	143
3.4.2 消除竞争—冒险的方法	144
本章小结	147
习题三	148
第 4 章 触发器	153
4.1 概述	153
4.2 电平型基本 RS 触发器	154
4.2.1 与非门构成的基本 RS 触发器	154
4.2.2 或非门构成的基本 RS 触发器	156
4.2.3 电平型基本 RS 触发器的动作特点	156
* 4.2.4 电平型基本触发器的 VHDL 描述	157
4.3 时钟控制的电平触发器(同步触发器)	158
4.3.1 同步 RS 触发器	159
4.3.2 同步 D 触发器	161

4.3.3 同步 JK 触发器	162
4.3.4 同步 T 触发器和 T' 触发器	163
4.3.5 同步触发器的动作特点	164
4.4 主从触发器	164
4.4.1 主从 RS 触发器	164
4.4.2 主从 D 触发器	166
4.4.3 主从 JK 触发器	167
4.5 边沿触发器	170
4.5.1 维持阻塞结构正边沿触发器	170
4.5.2 利用传输延迟时间的负边沿触发器	172
4.6 CMOS 触发器	174
4.6.1 带使能端的 CMOS 型 D 触发器	174
4.6.2 CMOS 主从触发器	175
4.6.3 CMOS 主从 JK 触发器	176
4.7 触发器的逻辑功能及其描述方法	176
4.7.1 钟控触发器按逻辑功能的分类	176
4.7.2 触发器的电路结构和逻辑功能的关系	178
4.8 不同类型触发器之间的转换	180
4.8.1 D 型触发器转换成 JK 型触发器	180
4.8.2 JK 型触发器转换成 D 触发器	181
4.9 触发器的动态参数	181
* 4.10 触发器的 VHDL 描述	182
本章小结	186
习题四	187
第 5 章 时序逻辑电路	194
5.1 概述	194
5.2 时序逻辑电路的状态转换表、状态转换图和时序图	196
5.2.1 状态转换表(state table)	197
5.2.2 状态转换图(state Diagram)	198
5.2.3 时序图(Timing Diagram)	198
5.3 同步时序逻辑电路的分析和设计方法	199
5.3.1 同步时序逻辑电路的分析方法	199
5.3.2 同步时序逻辑电路的设计方法	202
5.4 异步时序电路的分析和设计方法	213
5.4.1 脉冲型异步时序电路的分析	214
5.4.2 脉冲型异步时序电路的设计	216
5.5 几种常用的时序逻辑电路	218
5.5.1 寄存器和移位寄存器(Register and Shift Register)	219
5.5.2 计数器	224

* 5.5.3 顺序脉冲发生器	247
* 5.5.4 序列信号发生器	250
* 5.6 时序逻辑电路中的竞争—冒险现象	251
* 5.7 时序逻辑电路的 VHDL 描述	254
本章小结	260
习题五	261
第 6 章 脉冲信号的产生与整形	270
6.1 概述	270
6.2 时基集成电路的结构和工作原理	271
6.2.1 555 时基电路的特点和封装	271
6.2.2 555 时基电路的工作原理	272
6.2.3 双极型 555 和 CMOS 型 555 的性能比较	277
6.3 施密特触发器	278
6.3.1 集成施密特触发器	279
6.3.2 用 555 定时器接成的施密特触发器	281
6.3.3 施密特触发器的应用	282
6.4 单稳态触发器	284
6.4.1 用门电路组成的单稳态触发器	284
6.4.2 集成单稳态触发器	288
6.4.3 用 555 时基电路构成单稳态触发器	290
6.4.4 单稳态触发器的应用	291
6.5 多谐振荡器	294
6.5.1 对称式多谐振荡器	294
6.5.2 非对称式多谐振荡器	297
6.5.3 环形振荡器	297
6.5.4 用施密特触发器构成的多谐振荡器	300
6.5.5 石英晶体多谐振荡器	300
6.5.6 用 555 时基电路构成多谐振荡器	302
* 6.5.7 压控振荡器	303
本章小结	310
习题六	310
第 7 章 半导体存储器	314
7.1 概述	314
7.2 只读存储器(ROM)	315
7.2.1 只读存储器的电路结构	315
7.2.2 掩模只读存储器	315
7.2.3 可编程只读存储器(PROM)	317
7.2.4 可擦除的可编程只读存储器(EPROM)	318
7.2.5 电信号擦除的可编程 ROM(EEPROM)	319

7.2.6 快闪存储器(Flash Memory)	320
7.3 随机存储器(RAM)	321
7.3.1 静态随机存储器(SRAM)	322
7.3.2 动态随机存储器(DRAM)	323
7.4 存储器容量的扩展	324
7.4.1 位扩展方式	324
7.4.2 字扩展方式	324
7.5 用存储器实现组合逻辑函数	326
* 7.6 存储器的 VHDL 描述	329
本章小结	331
习题七	331
第 8 章 可编程逻辑器件	334
8.1 概述	334
8.2 可编程逻辑器件的基本结构和电路表示方法	335
8.2.1 可编程逻辑器件的基本结构	335
8.2.2 PLD 电路的表示方法	335
8.3 可编程阵列逻辑(PAL)	337
8.3.1 基本的 PAL 电路	337
8.3.2 带寄存器输出的 PAL 电路	339
8.3.3 两种输出结构的 PAL 电路	341
8.3.4 带异或输出的 PAL 电路	343
8.3.5 运算选通反馈结构	343
8.3.6 PAL 的应用举例	343
8.4 可编程通用阵列逻辑(GAL)	350
8.4.1 GAL 器件的基本结构	350
8.4.2 输出逻辑宏单元(OLMC)	350
8.4.3 GAL 器件的结构控制字	352
8.4.4 输出逻辑宏单元(OLMC)的组态	353
8.4.5 GAL 器件行地址映射图	353
8.5 复杂可编程逻辑器件(CPLD)	355
8.5.1 XC9500 系列器件结构	355
8.5.2 功能块 FB	356
8.5.3 宏单元	356
8.5.4 乘积项分配器(PT)	358
8.5.5 Fast CONNECT 开关矩阵	360
8.5.6 输入/输出块(IOB)	360
8.5.7 JTAG 边界扫描接口	361
8.6 现场编程门阵列(FPGA)	362
8.6.1 FPGA 的基本结构	362

8.6.2 可配置逻辑块(CLB)结构	364
8.6.3 输入输出块(IOB)结构	371
8.6.4 FPGA 的互连资源	374
8.7 在系统可编程逻辑器件(ISP-PLD)	377
8.7.1 ispLSI 的基本结构	378
8.7.2 通用逻辑块(GLB)	379
8.7.3 全局布线区 GRP	380
8.7.4 输出布线区 ORP	380
8.7.5 输入/输出单元	381
8.7.6 时钟网络	382
8.7.7 边界扫描	382
8.7.8 用户电子标签(UES)和保密位	384
本章小结	384
习题八	385
第 9 章 数/模转换与模/数转换	387
9.1 概述	387
9.2 数/模转换器	388
9.2.1 数/模转换器基本原理	388
9.2.2 数/模转换器(DAC)的主要技术指标	392
9.2.3 集成 DAC 典型芯片	393
9.2.4 集成 DAC 的应用	396
9.3 模/数转换器	399
9.3.1 A/D 转换器基本原理	399
9.3.2 模/数转换器(ADC)的主要技术指标	407
9.3.3 集成 ADC 典型芯片	408
9.3.4 集成 ADC 的应用	415
本章小结	419
习题九	419
* 第 10 章 数字系统的 EDA 设计	423
10.1 概述	423
10.2 现代数字系统的设计方法	423
10.3 EDA 技术	424
10.3.1 EDA 技术的内涵	424
10.3.2 EDA 技术的基本特征	425
10.3.3 EDA 的基本工具	426
10.4 EDA 原理图输入设计方法	427
10.4.1 MAX+plus II 简介	427
10.4.2 原理图输入设计方法基本步骤	428
10.4.3 设计实例——频率计	440

10.5 VHDL 文本输入设计方法	442
10.5.1 VHDL 文本输入设计方法步骤	442
10.5.2 设计实例二则	446
本章小结	452
参考文献	454

第 1 章 数字逻辑基础

内容提要

本章介绍数字电路逻辑功能的数字方法。文中首先介绍了数制、编码，然后介绍了逻辑代数的基本公式、常用公式和重要规则，逻辑函数及表示方法，最后介绍如何利用公式、卡诺图和列表化简逻辑函数。

1.1 数制与编码

1.1.1 数制

数制是人们对数量计数的一种统计规则。在日常生活中经常遇到的是十进制。在数字系统中，广泛采用的则是二进制，八进制和十六进制。

一种进位计数包含着两个基本因素：

(1) 基数

它是计数制中所用到的数码的个数，常用 R 表示。例如十进制中，包含 $0, 1, 2, \dots, 9$ 等 10 个数码。进位规则是“逢 10 进 1”。所以它的基数 $R = 10$ 。

(2) 位权

处在不同数位的数码，代表着不同的数值，每一个数位的数值是由该位数码的值乘以处在这位的一个固定常数。不同数位上的固定常数称为位权值，简称位权。例如，十进制数个位的位权值是 1，十位的位权值是 10^1 ，百位是 10^2 ，以此类推。譬如十进制数 1111，各位数码均为 1，由于它们所处的数位不一样，那么它们所表示的数值不一样。犹如军内干部有司令、军长、师长、团长、营长、连长、排长、班长等职称，他们都属军人，但他们所处的地位不同，那么人们给予他们的权力是不一样的。又如杆称，使用同一个称砣，它所处的位置不一样，那么所表示的重量也是不一样的。

下面对常用的几种数制一一介绍。

一、十进制

基数 $R = 10$ 的数制称为十进制。一个十进制数按权展开为

$$\begin{aligned}(N)_{10} &= a_{n-1}a_{n-2}\cdots a_2a_1a_0 \cdot a_{-1}\cdots a_{-m} \\ &= \sum_{i=-m}^{n-1} a_i 10^i\end{aligned}\tag{1.1.1}$$

其中， n 为整数位数， m 为小数位数，10 为基数，也称为模， 10^i 为第 i 位的位权值。

特点：①有 $0,1,\dots,9$ 十个数码(数符)；②“逢10进1”。

二、 R 进制

基数为 R 的数制称为 R 进制。进位规则：“逢 R 进1”。有 $0,1,\dots,R-1$ 个数码(数符)。按权展开为

$$(N)_R = \sum_{i=-m}^{n-1} a_i R^i \quad (1.1.2)$$

其中， n 为整数位数， m 为小数位数， a_i 为第 i 位数码， R 为基数， R^i 为第 i 位位权值。

三、二进制

基数 $R=2$ 的数制为二进制，有 $0,1$ 两个数码，进位规则“逢2进1”。按权展开为

$$(N)_2 = \sum_{i=-m}^{n-1} a_i 2^i \quad (1.1.3)$$

四、八进制

基数 $R=8$ 的数制为八进制。有 $0,1,\dots,7$ 八个数码，进位规则为“逢8进1”。按权展开为

$$(N)_8 = \sum_{i=-m}^{n-1} a_i 8^i \quad (1.1.4)$$

五、十六进制

基数 $R=16$ 的数制为十六进制。有 $0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F$ 十六个数码，进位规则为“逢16进1”。按权展开为

$$(N)_{16} = \sum_{i=-m}^{n-1} a_i 16^i \quad (1.1.5)$$

1.1.2 数制间的转换

一、各种进制转换成十进制

基数为 R 的 R 进制转换成十进制的方法很简单，只要按式(1.1.2)就可求得。

【例 1.1.1】一个二进制数为 $(1010.011)_2$ 化为十进制数。

$$\begin{aligned} \text{解: } (1010.011)_2 &= \sum_{i=-m}^{n-1} a_i 2^i = 1 \times 2^3 + 1 \times 2^1 + 1 \times 2^{-2} + 1 \times 2^{-3} \\ &= (10.375)_{10} \end{aligned}$$

二、十进制转换成 R 进制

一个任意的十进制数可以由整数部分和小数部分构成,若设整数部分为 M_1 ,小数部分为 M_2 ,则

$$(M)_{10} = (M_1)_{10} + (M_2)_{10}$$

将它转换成 R 进制,根据式(1.1.2)得

$$\begin{aligned}(M)_{10} &= \sum_{i=-m}^{n-1} a_i R^i \\&= a_{n-1} R^{n-1} + a_{n-2} R^{n-2} + \cdots + a_2 R^2 + a_1 R + a_0 + \\&\quad a_{-1} R^{-1} + a_{-2} R^{-2} + \cdots + a_{-m} R^{-m}\end{aligned}\quad (1.1.6)$$

于是

$$\text{整数部分为: } (M_1)_{10} = a_{n-1} R^{n-1} + a_{n-2} R^{n-2} + \cdots + a_2 R^2 + a_1 R + a_0 \quad (1.1.7)$$

$$\text{小数部分为: } (M_2)_{10} = a_{-1} R^{-1} + a_{-2} R^{-2} + \cdots + a_{-m} R^{-m} \quad (1.1.8)$$

现在的问题是如何确定 a_i 的值。

先观察整数部分:

$$(M_1)_{10} \div R, \text{得商为 } a_{n-1} R^{n-2} + a_{n-2} R^{n-3} + \cdots + a_2 R + a_1 \quad \cdots \text{余数为 } a_0$$

将上式商再除以 R 得

$$\text{商为 } a_{n-1} R^{n-3} + a_{n-2} R^{n-4} + \cdots + a_2 \quad \cdots \text{余数为 } a_1$$

依次类推,就可以求得全部的 a_i ($i = 0, 1, 2, \dots, n-1$)。

我们将这种方法取名为除以R 取余法,逆序排列。其中 R 为基数。

再观察小数部分:

将式(1.1.8)两边同乘以 R 得:整数部分为 a_{-1} ,小数部分则为

$$a_{-2} R^{-1} + a_{-3} R^{-2} + \cdots + a_{-m} R^{-m+1}$$

然后将小数部分再乘 R 得:整数部分为 a_{-2} ,小数部分则为

$$a_{-3} R^{-1} + \cdots + a_{-m} R^{-m+2}$$

以此类推,就可求得全部的 a_i ($i = -1, -2, \dots, -m$)。

最后一步再乘之后,还可能存在小数部分,不妨设为 e , e 称之为剩余误差。

其值为 $e < R^{-m}$

我们将这种方法取名为乘以R 取整法,顺序排列。

【例 1.1.2】 将十进制数 10.375 转换成二进制数($R = 2$)。

解: 将十进制数 10.375 的整数部分和小数部分分别转换。

整数部分转换采用除以 R 取余法(在本例中 $R = 2$)

2	10	余数	对应二进制数码(数符)
2	5	0	a_0
2	2	1	a_1
2	1	0	a_2
	0	1	a_3

于是 $(10)_{10} = (1010)_2$

小数部分采用乘以 R 取整法(在本例中 $R = 2$)

整数部分	对应二进制数码(数符)
------	-------------

$$0.375 \times 2 = 0.75 \quad 0 \quad a_{-1}$$

$$0.75 \times 2 = 1.5 \quad 1 \quad a_{-2}$$

$$0.5 \times 2 = 1.0 \quad 1 \quad a_{-3}$$

剩余误差 $e = 0$

于是 $(0.375)_{10} = (.011)_2 + e = (.011)_2$

最后得到 $(10.375)_{10} = (1010.011)_2$

三、二进制与八进制、十六进制之间的转换

1. 八进制转换为二进制

把八进制数每位数用三位二进制数表示即可。

【例 1.1.3】 将八进制数 $(312.64)_8$ 转换成二进制数。

解: 3 1 2 . 6 4

011 001 010 . 110 100

于是 $(312.64)_8 = (011001010.110100)_2 = (11001010.1101)_2$

2. 二进制转换为八进制

二进制数转换为八进制数时, 以小数点为界, 分别向左、向右以三位为一组, 最高位不到 3 位的用 0 补齐, 最低位不到 3 位的也用 0 补齐, 然后将每三位的二进制数用相应的八进制数表示。

【例 1.1.4】 将二进制数 $(10110.11)_2$ 转换成八进制数。

解: 二进制数 010 110. 110

对应的八进制数 3 6 . 6

于是 $(10110.11)_2 = (36.6)_8$

3. 十六进制转换为二进制

将每位十六进制数用相应的四位二进制数表示。

【例 1.1.5】 将十六进制数 $(21A.5)_{16}$ 转换成二进制数。

解：十六进制数 2 1 A . 5

对应的二进制数 0010 0001 1010 . 0101

于是 $(21A.5)_{16} = (001000011010.0101)_2 = (1000011010.0101)_2$

4. 二进制转换为十六进制

二进制数转换为16进制数时，以小数点为界，分别向左、向右以四位为一组，最高位不到4位者用0补齐，最低位不到4位者也用0补齐，然后将四位二进制数用相应的十六进制数表示。

【例1.1.6】 将二进制数 $(1100101.101)_2$ 转换为十六进制数

解：二进制数 0110 0101 . 1010

对应的十六进制数 6 5 . A

于是 $(1100101.101)_2 = (01100101.1010)_2 = (65.A)_{16}$

1.1.3 编码

编码——就是用二进制码来表示给定的信息符号。信息符号可以是十进制数符0, 1, 2, …, 9;字符A、B、C、…;运算符“+”、“-”、“=”等。下面介绍几种常见的编码。

一、带符号的二进制编码

在数字系统中，正、负的表示方法是：把一个数最高位作为符号位，用“0”表示“+”；用“1”表示“-”。连同符号位一起作为一个数，称为机器数，它的原来的数值形式则称为这个机器数的真值。

例如： $X_1 = +0.1101$; $X_2 = -0.1101$

表示成机器数为： $X_1 = 0.1101$; $X_2 = 1.1101$

在数字系统中，表示机器数的方法很多，目前常用的有原码、反码和补码。

1. 原码(True Form)

原码表示法又称符号—数值表示法。正数的符号位用“0”表示；负数的符号位用“1”表示；数值部分保持不变。

例如： $X = -1101$

$(X)_{\text{原}} = 11101$

2. 反码(One's complement)

反码的符号表示法与原码相同，正数反码的数值部分保持不变，而负数反码的数值是原码的数值按位求反。

例如： $X_1 = +1101$, 则 $(X_1)_{\text{反}} = 01101 = 1101$

$X_2 = -1101$, 则 $(X_2)_{\text{反}} = 10010$

3. 补码(Two's complement)

补码的符号表示和原码相同。正数的补码数值部分也与原码相同。负数的补码是这