


数字集成电路

第一辑



上海无线电十九厂
上海市仪表电讯技术情报所

前　　言

在毛主席革命路线的指引下，我国电子工业取得了很大的成就。近年来特别是数字集成电路获得了迅速发展，它现在已较普遍地用于计算机和各行各业的自动控制。为了适应这一形势的需要，我们遵照毛主席“要认真总结经验”和“洋为中用”的教导，发动广大工人和技术人员编写和翻译了一些文章，出版了这本“数字集成电路”专辑。

收入本集的文章主要有两类：一是由参加科研生产的工人、技术人员编写的经验小结性文章（9篇），二是针对实际需要选题翻译的文章（22篇），其中绝大多数文章是由上海无线电十九厂工人和技术人员编写和翻译的。上海市仪表电讯技术情报所也参加了翻译和出版工作。

为了更好地为生产服务，我们共同编辑出版了本文集，虽然作了一定的努力，但因水平有限，在选题、翻译、编排方面可能存在不少缺点和错误，切望广大读者批评指正。

上海无线电十九厂

上海市仪表电讯技术情报所

1975年10月

目 录

生产、试制总结

数字集成电路半自动初测仪	(1)
六车间仪表组	
具有C-MOS抗干扰及TTL速度的DT ² L逻辑电路试验小结	(8)
上海科大赴十九厂实习队	
上无十九厂五车间	
直流反应溅射Al ₂ O ₃	(15)
王荣凤 江文斌 王惠玲 马宏兰 孙金坛 叶治平 叶旭全	
双极型互补随机存取存贮器	(27)
叶治平 叶旭全 傅陵辉	
双极型随机存贮器	(33)
卢尔健	
7段译码器/驱动器	(57)
周建华	
去离子水循环回收	(65)
工人 石兆民	
用钼片无焰原子吸收分光光度计测定SiCl ₄ 中痕量元素Ag, Cu及Na	(69)
合肥工大72届半导体专业赴上无十九厂实习队 上无十九厂三车间	
集成电路直流参数的温度特性测试分析	(99)
吴爱国 王吉华 王华平 王建化 陈贵明 方维公	

译 文

半导体器件的表面处理法	(112)
氯化硅薄膜的加工法	(115)

表面有氮化硅的半导体器件的制造方法	(117)
半导体器件的制造办法	(118)
氮化硅保护膜的制造法	(119)
硅和二氧化硅中的磷、砷固一固扩散	(122)
氮化硅薄膜的选择腐蚀法	(126)
硼的固一固扩散	(128)
硅中高浓度砷扩散	(132)
树脂绝缘多层分线法在大规模集成电路中的应用	(141)
硅表面的薄氧化层	(146)
硅器件制造用的最佳结晶方向	(149)
减小微电子器件中的碱离子沾污	(154)
薄膜粘附性的测试	(154)
光致抗蚀剂失效分析	(155)
腐蚀剂温度的控制	(155)
长寿命光刻掩膜	(156)
探测与分析晶片缺陷	(157)
双极元件隔离工艺的发展	(158)
用火焰发射谱法检测硅器件和工艺材料中的钠沾污	(164)
半导体器件工艺用的化学气相沉积硅管与硅舟的性能和制备	(172)
采用计算机自动控制晶体生长	(177)

数字集成电路半自动初测仪

六车间仪表组

初测在集成电路生产中被称为工艺线上的眼睛，但是在以往的初测中，为了提高速度，通常不是每个电路都进行读测，而由电路转换特性曲线来判别合格与否，只有在测试人员对转换特性好坏难于判断时，才发动仪表开关看表头读数来进一步判别其好坏。这样往往有些转换特性好的而直流参数不合格的电路漏下去，造成后工序人力物力的浪费，为此我们广泛听取了使用人员的意见经过大家讨论，在原来总测仪的基础上试制成功了目前的半自动初测仪，提高了初测的准确性，减轻了后工段的压力，节约了原材料。以下把初测仪情况作一个简单介绍

一. 设计考虑

半自动初测仪和半自动总测仪相比，有些特殊要求，必须要加以考虑的有：

1. 初测仪作为中间测试，也是成品的第一次测试，产品的不合格情况是无规律的，可能有内部穿通或短路，因此从仪表角度考虑，要加短路保护装置。
2. 初测之所以被称为工艺线上的眼睛，就在于它能及时地反映前工艺中的问题，并使工艺上的问题及时加以纠正。而我们以前搞的半自动仪表只是一种好坏判别式的，它不能具体反映某一个参数的数值，这就不利于进行工艺分析。所以作为初测仪，必须在需要时能对任一个参数进行读数。
3. 作为初测仪在一定意义上要求比总测仪更正确可靠，要求仪表本身好坏能及时反映。这是因为总测时，因仪表不正确而造成的废品可以在发现后再重测，而初测仪如仪表不正确或探针接触不好而把好的电路打成废品后，点墨就点掉了，不能重测，造成浪费。
4. 仪表要求有一定的通用性，调换品种时，转换方便。仪表还应具有自动合格成品计数和废品点墨，这样初测时使用方便。
5. 初测仪也有一个有利之处，它只需测一个输入端管脚，这样初测仪的结构可简单些。

在设计本初测仪时我们主要考虑在满足以上几点要求下，尽量使仪表结构简单，有利于装配和维修。


二. 本仪表的性能

1. 能对TTL数字集成电路T系列、Z系列、HTL系列的单门、双门、双驱、Z42、Z43、Z44、四门(T24)、及与驱动门、异或非(双半加)电路进行特性检查和直流参数的初测检查。
2. 仪表对电路测试结果进行判别，合格品进行自动累加计数，废品自动点墨，在需要时可关掉自动点墨进行手动点墨。
3. 仪表能对电路任一组中的任一直流参数进行手测，用表头反映读数，满足工艺分析需要，同时能对仪表本身的正确性进行监视，提高了仪表的正确性。

4. 直流参数自动判别测试时，精度满足5%的要求，我们在计量时以5%为指标。

三. 仪表方框图

如前所述，如用手动仪表进行初测，为了提高初测的准确性，必须对每个电路每一个参数多次拨动波段开关进行读数判别。这虽然提高了正确性，但因一个简单的单门也需测近十个参数，所以这样速度实在太慢不利于大量生产。半自动仪表就是在这样情况下发展起来的。它的工作情况也相当于人手拨开关读数判别。具体来说，我们用一些同步的时序脉冲去驱动一些相应的继电器，接通被测电路和比较电路，测试结果比较器（实际上是差分放大器）和基准值进行比较，比较器输出合格或不合格信号，判别电路在一定的时刻对合格不合格信号进行判别取出不合格信号送寄存器，然后由寄存器去驱动显示电路，显示出不合格的参数。这就是半自动仪表的简单工作原理。因此我们也可以这样认为，同步时序脉冲相当于人的手，继电器阵列相当于波段开关，它们之间动作相当于人手去拨波段开关，比较器相当






图2 (二)

于人的眼睛观察表头读数合格与否，而判别种记忆电路相当于人脑的判别，因此我们也可以说明半自动测试仪是人手测电路的简单模拟。现在我们再看以下的方框图也就比较清楚了。

四. 测试顺序接排

以一个单门为例，需要测8个参数，计数用3个JK触发器，应该说正好，但考虑到一个自然停止状态，因此3个JK触发器有用状态只能有7个，而为不增加触发器，减少译码线路，因此我们把一个单门需测的8个参数按排在七个节拍里，具体测试顺序如下：

第一拍：特性检查同时判别接触

第二拍：IRE输入反向漏电流

第三拍：VOH输出高电平

第四拍：VOL输出低电平

第五拍：ISE和ICCH输入短路电流和截止功耗

第六拍：IOH输出反向漏电流

第七拍：ICCL通导功耗

第八拍：自然停止状态

五. 单元线路介绍

1. 主振：

仪表采用图3所示较常用的振荡器形




图 3

式，快拍时，频率为每秒几百周；慢拍时，频率接近每秒一周。此慢拍为修理计量时用。

2. 启动控制线路：




图 4

图4所示为启动控制线路。按下启动开关，A点电位由低变高，此正跳变经RC微分(单稳作用)，由门一输出一个负脉冲，将二个控制双稳(R-S触发器)复位，从而打开控制门。主振脉冲通过控制门到计数器。门一输出的负脉冲另一作用是将计数器、显示计存器复位，仪表开始工作。仪表第一节拍，特性检查如不合格，便产生一负脉冲，对特性双稳复位，关闭控制门。停止双稳是在一次测试结束后，由“二R”、“三R”、“四R”、“五R”的负跳变使之复位而关闭计数控制门。2~5R是大节拍符号，测一个单门需8拍，也即为一个大节拍。这样测一个双门就需两个大节拍，如图4所示，二R测单门，三R测双门，关于大节拍的产生，下面还要介绍。

3. 计数器(分频器)

图5所示为计数器，它由JK触发器ABC组成8进计数器，加一级M主要是整形，以保证空度比为50%，另外直接去参加译码，使8个时序脉冲之间间隔 $\frac{M}{2}$ 周期(波形见译码)。

D、E、F、G、H 6个D型触发器构成五进环形计数器，在复位脉冲R作用下， $\bar{Q}_D = 1$ ， $Q_E = Q_F = Q_G = Q_H = 0$ ，而“=R”=“三R”=“四R”=“五”R=1。测完8拍后， C_0 产生进位信号，环形计数器移一位， $\bar{Q}_E = 1$ ，“=R”=0，表示进入第二大拍。如停止线接“=R”，则停止工作，说明单门测试完毕。如测双门，停止线需接三R。图中画出了计数器的波形




图 5

图, 从逻辑图可知, 一个大节拍包含 8 个 M_0 脉冲。

4. 时序脉冲和取样脉冲的译码




图 6

如图所示, 时序脉冲的译码, 我们采用与非门译码, 这主要考虑在手测读数时用按钮开关来产生时序脉冲。波形图中实线表示译码后的输出波形。如果不加入 M_0 , 信号译码后的输出波形应如虚线所表示的那样, 两者比较可看出, 加了 M_0 , 信号译码后, 时序脉冲之间产生间隔, 它能有效地克服继电器电吸放所形起的干扰。

取样脉冲就是 M_0 脉冲经二级单稳作用后, 产生具有一定延时, 一定宽度的取样脉冲(也称为选通脉冲)。这些取样脉冲和时序脉冲(负脉冲)经与或非门译码, 译出 7 个取样时序脉冲, 具体线路和波形见后。其中第一级单稳是调延时, 第二级单稳是调宽度的。

5. 继电器控制电路

继电器驱动线路, 我们用我厂生产的驱动器 Z32 直接驱动继电器, 它是低电平驱动的。




图 7




图 8

6. 输入端控制器

因为初测仪只需对每一个单门的一个管脚进行测试，所以它的输入端控制条件比较简单，因此我们采用了开路集电极电路Z03来作输入端控制器。根据测试顺序可知，只有第七拍测通导功耗时，才要求全部输入端悬空，所以Z03输入端接 $\bar{7}$ 脉冲。

7. 比较器

比较器电路采用5G922运算放大器，电压比较的线路如图11，被测信号和基准信号经1/10衰减(R_{1-1} 和 R_{1-2} 及 R_{2-1} 和 R_{2-2} 组成衰减电路)后，直接送到5G922的差分输入端。 C 和 R 是为了防止振荡。调节基准电压的值和被测信号输入的值进行比较，合格的比较器输出为0，不合格比较器输出为1。电流比较是将电流转换成电压再进行比较，线路见图12。图中稳压管D是经挑选的稳定电压




图 9




图 10




图11 电压比较的线路

为 $5.7V$ ，这样保证经一级射极跟随后， V_{CC} 电压正好为 $5V$ 。这样在测功耗电流时， I_{CC} 的变化引起三极管 I_e 的变化($I_e = I_c$)，所以也引起集电极输出电压 V_A 的变化，将 V_A 电压直接接到比较器输入端，就能进行比较了。这种电路不能输出大电流，在外部短路时，能起到短路保护作用。

8. 判别寄存、显示电路

上面已讲到，合格的参数，比较器输出为0即封住了判别门，判别输出一直为1，在这一节拍过去后，取样脉冲一直为低电平，继续封住判别门。如参数不合格，比较器输出为1，从波形图可知，判别电路输出一个负的取样脉冲，对记存电路R-S触发器置位，使不合格参数的相应指示灯亮。大节拍脉冲变“0”时，封住这一组判别电路。例如，-B由1变到0时，二B从0变到1，即打开第二组判别门。

9. 自动点墨和自动合格计数

如图14所示，当测试参数全部合格，即A、B、C、D、E、F = 1 → G = 0 → H = 1 → J = “0”，而结束取样脉冲一来时，便使I = 0 合格寄存器R-S置位Q由“0”变到“1”，合格显示灯亮， \bar{Q} 由“1”变到“0”，此负跳变送到合格计数器进行计数。如测试参数中只要 A、B、C、D、E、F 中有一个不合格，即有一个为“0”，则使 G = 1 → H = 0 → I = 1，结束取样一来，使J = 1，三极管在一瞬间导通，此时进行自动点墨。

结束取样的产生是利用停止双稳停止时产生的上跳变，经单稳输出一个负脉冲，这样就在每一次测试结束即产生一个结束取样脉冲。

六、还需解决的问题

这种初测仪表我们是在总测半自动仪表的基础上改进的，我们感到，这种仪表工作稳定性还不够好，根据我们自己的体会，这主要是比较器中的一套基准电压漂移，以及电流电压转换时管子的温度变化引起电流变化。若能有效地解决以上几个问题，这类判别式仪表因本身结构简单使调试维修方便，特别适用于大量生产。




图 12




图 13




图 14

具有C-MOS抗干扰及TTL速度的D²TL逻辑电路试验小结*

上海科大赴十九厂实习队

上无十九厂五车间

遵照毛主席关于“中国人民有志气，有能力，一定要在不远的将来，赶上和超过世界先进水平”的教导，我们对目前通行的TTL集成电路进行了改革，使之既保持TTL的高速度，又提高了抗干扰，而且不增加其功耗，每门只增加一只管子。

我们用分立元件对上述设想进行了线路试验，用集成电路证实了上述设想。

TTL电路是目前国内外数字集成电路中大量生产的一种形式，它是从DTL形式演变过来的，最早的DTL具有如下的形式：

但是这种形式的电路抗干扰低，为了提高抗干扰，必须将D₁改成D₁D₂串联的形式，如图2所示：




图1 最早的DTL线路




图2 典型的DTL

但是DTL在速度上是较差的，这是因为电流经R_b、D₁、D₂向T基极注入后，当输入端转为低电平时，T的存贮电荷无处漏放，导致存贮时间较长，虽然加R可减小存贮，但效果仍不显著，同时T管上升时间受RC的影响， $T = RC \cdot C_c$ (C_c 寄生电容) 其值也较大，限制了它的速度的提高。

TTL就是在这样的基础上发展起来的，他们的基本思想是用三极管代替DTL中的二极管，从而引进一个“反抽”的作用，并在输出端用了加速管T₃T₄，使上升时间显著减小，典型的TTL电路如图3所示，它的低电平抗干扰由T₂T₅承担，约在1伏左右。

* 本课题的设计思想是在长沙工学院已作工作的启发下完成的——编者注。




图 3 典型的TTL与非门

它的设计相对比较合理，特性比较全面，因而在各行各业得到了广泛应用。

然而事物的发展运动是绝对的，TTL的输出幅度为3.6伏，阈值电压为1.4伏，真正的抗干扰只有1伏，然而一般在逻辑电路中阈值电压的最佳值是其逻辑摆幅的 $\frac{1}{3}$ ，这样可以获得最大的高，低电平抗干扰，从这种意义上讲，TTL的结构是有必要改进的，国外也注意到了这种情况。

据去年西德西门子联合股份公司在美国《电子学》杂志中报导，有一种达到C-MOS抗干扰度，又保持T²L速度的T³L电路，它的线路如下：

它也是在TTL的基础上加了一个结的抗干扰，但其线路结构复杂，不太适于大规模集成。




图 4 T³L线路图

成。那么能否既加一个结的压降来提高抗干扰，又不影响速度，又不显著增加元件数呢？这是我们的出发点，我们提出了一种新结构并暂称为DT²L，下面我们将DT²L加以分析说明，并与TTL相比较。

一、设计思想

利用二极管的正向结压降，可以提高抗干扰度，但是二极管的正向结必然限制了在二极管后面的管子的基区贮存电荷的抽出。利用TTL结构的特点，这些电荷则可以用TTL的

“头子”予以抽出，我们的设计思想，就是将二者结合起来，如图所示，正向驱动时，利用二极管正向压降，反向抽出时，则利用与二极管“串并联”的三极管来完成。




图 5 DT²L的结构




图 6 DT²L的前面部分

二. 工作原理及对管子的要求

DT²L的基本结构类同于TTL，不同之处就是多了一只输入头及二极管，如图6所示，下面我们着重介绍这部分的工作原理，其它部分工作原理类同TTL。

当A端输入高电平时，电路处于导通状态，这时的驱动电流I_{b2}由V_{CC}通过R₁、D₀提供给T₁的bc结，再驱动后面的管子(T₂)。

当A端输入于高到低时，希望T₁导通，将T₂基极的贮存电荷抽出，粗看，要使T₁管工作，必定要有I_{b1}注入然后进行放大，若在线性区，I_c = βI_b，从而将I_{b2}抽出。但线路中并没有满足通导条件，因为 ~~0.8V~~ 0.8V需开二只结是比较困难的，因此可以说T₁的基极基本上没有外界的驱动。

但是在瞬态过程中，情况不是这样，这可分析一下在其中所起到的作用就清楚了。为了便于分析将T₁管单独分析。(先不考虑D₀二极管的电容作用)。在电路的瞬态转换中，我们所关心的是输入端由高电平变为低电平时的T₁管的作用。当输入为高电平时，电路处于正向通导状态。e点为3.6V，B点为2.1V，C点为1.4V。如图7

因此eb结反偏，bc结处于正偏，电路输出为低电平处于稳态。当输入由3.6~2.1V之间，T₁管的eb结由反偏到将近零偏，bc结基本上还是处于正偏，此时使eb结从反偏到零偏的充电电流，是由电流通过R₁、D₀对其充电。随着T₀的导通，充电电流越来越小，而当输




图 7

入小于2.1V时，T₁的eb结电容充电的来源不再是由电源供给，而是由bc结的扩散电容和势垒电容而主要是扩散电容释放在其正向时积累的电荷来代替。bc结电容的放电实际也抽出了T₁的基区贮存电荷。但是在eb结电容没有充足之前电流是不太大的，假如在eb充足前T₁的



图 8

基区电荷用光了，其反映在输出如图 8 所示。

由图 8 的实验表明由于基区贮存不足而引起输出波形下降。

假如在基区的贮存电荷在给 eb 结电容充足后还有剩余电荷，也就是 eb 结能维持在 $0.7 \sim 0.8V$ 压降，使 eb 结处于某一瞬态的正偏，此时的这些基区电荷就可能作为三极管在线性工作的 I_{b^-} ，此时的发射极电流为 $I_e = \beta I_b$ ，抽出的电流比较大，其输出波形为





图 9

图 9 实验表明由于 T_1 的 bc 结并了二极管等于 T_1 的 bc 电容增大，使输出高电平为 $3.6V$ 。以上可看出希望基极的贮存电荷多一点，增大 b_c 电容， eb 电容小一些，这样 eb 结由反向到正向的恢复可以快一些。

现在再回过来看 D_o 的作用。在输入由高电平转换时 D_o 起到一个电容的作用，也是由正偏到反偏的过程。由结电容的极性可知， D_o 在由正偏 \rightarrow 反偏放电的通途中会将 T_1 的基区的贮存的电荷抽走一部分，也能抽走 T_2 管的小部分基区贮存电荷。看来 T_1 的基区电荷从 D_o 的回路中泄放不太理想。抽的波形如图 10。





图 10

实验证明 D_o 的电容有一定的反抽的作用，因此在集成电路中尽量将 D_o 的电容做小。使 T_1 的基区贮存电荷从 T_1 的发射极泄放，这样对反抽的作用更大。

以上是我们对 T_1 管的粗浅的认识，其机理还有待于进一步讨论。

三. 低电平噪声容限

当输入端A点的电位从0.2~0.3一直上升到小于2伏时，B点的电位相应从1伏上升到2.6~2.7伏，在这个电压的变化范围内， D_0 、 T_1 、 T_2 、 T_5 始终保持截止，因而输出高电平不变，而当输入端电压超过2.1伏后，B点才被 D_0 、 T_1 、 T_2 、 T_5 同时通导而“钳制”在2.8伏，输出转为低电平，可见，多加了一个结，输入低电平的抗干扰能力可以达到2.1V，即 $NM^\circ = 2.1V - 0.3V = 1.8V$ 。

四. 静态电平转移特性分析

从静态电平转移曲线中看到， DT^2L 转换曲线基本上是TTL的转换曲线平移0.7伏， DT^2L 的输出摆幅为3.6伏，阀值电平为2.1伏比值不到 $\frac{1}{2}$ ，上限的抗干扰较差，但我们知道，高电平噪声通常较小。




图11 T^2L 及 DTL^2 的转移特性比较

五. 动态抗干扰

前面我们已经谈到，由于线路的结构对 T_1 管提出了要求，要它的面积比 T_2 （即分相管）的面积大一倍，因此其ce的电容就有可能增大，在高频下是否会因ce电容而起到动态耦合电容的作用，使动态抗干扰的性能降低，我们作了如下实验，在 T_1 管人为地加ce电容（图12中C），然后在输入端加干扰信号，在输出端看其响应。




图12 输入脉冲分别为1.6V, 2.1V时输出端的响应，讯号频率为10MC。

由实验证明干扰信号为1.6V时，无显著的问题，而干扰达到2.1V时电路发生翻转，这是正常的，由此看来动态抗干扰比较理想。

六. 速度〈和TTL比较的实验〉

我们最初做的实验中虽然 DT^2L 的速度基本上和TTL相近，但其输出的幅度和TTL相比却有所下降（测试频率在10MC左右），但在低频时幅度可以上去，幅度下降只是上升太慢的标志，后来，我们在 T_1 管BC结上并联二极管或将BC结加大，则幅度可以上去，而且







图13 TTL输出波

图14 DT²L电路中T₁bc结并联二极管的输出波


速度还是 T²L 的速度，这再一次证明了我们上述的分析。

图15 DT²L电路中T₁bc结并联二极管的线路图

七. 结论和改进意见

通过对DT²L的分析，我们看到了DT²L的功耗和速度的乘积，驱动能力基本上与T²L相同，而所谓相同的关键只要在T₁能起到应有作用的前提，据报道T³L的速度和功耗的乘积要比T²L大一倍，也就是比DT²L大一倍，DT²L电路的平均速度能达到10NS，这说明TTL的速度能做到多高，DT²L的速度用同样的条件也基本能达到，这也已被我们的实验所证实。

考虑到上述DT²L其阀值并非在逻辑摆幅的中点。因此我们将DT²L电路中的二极管换成肖特基二极管的结构，如图18所示

图16 二极管为肖特基的DT²L电路

根据这样的改进结构能得到：

1. 使阀值电压为逻辑摆幅的 $\frac{1}{2}$ ，约为1.8V
2. 和用二极管的DT²L相比较，对T₁管的面积没有特殊的要求。初步分析认为：当输入为1.4伏，TD₁的be两端压降为0.8伏，然而0.8伏能使 处于微通，这样就为T₁管提供了微量电流，有利于使其能把T₂的基区贮存电荷抽走。