

微型计算机常用器件手册

· 续 集 ·

科学技术出版社

金
史
行
實
錄
卷
之
一
一

金史行實錄

卷之十一

微型计算机常用器件手册

(续集)

李宝琛 主编

吴发文 钱卫泽 范建榕
白勤 李迪 郭立 编译

方大川 林曰钿 审校

福建科学技术出版社

一九八六年·福州

微型计算机常用器件手册

李宝环 主编
吴发交等 编译
方大川 林日钿 审校

福建科学技术出版社出版
(福州得贵巷27号)

福建省新华书店发行
福建新华印刷厂印刷

开本787×1092毫米 1/16 27.75印张 701千字

1986年6月第1版

1986年6月第1次印刷

印数: 1-4,300

书号: 15211·56 定价: 6.60元

前 言

本书是微型计算机器件的实用手册。主要依据美国Intel公司和Zilog公司生产的各种器件的资料(1982、1983年新版本),从中选编了目前比较流行的、已广泛应用于我国进口和国产微型计算机的器件。其中有:8080、8048、8086、Z-80、Z8000、IBM PC等为系列的8位、16位计算机的器件,以及一些对研制新型计算机与开发应用这些计算机有关的新器件。

在本手册中,我们选编了89种器件。具体分为三章九节,代表9种不同类型的常用器件——中央处理机、计数器/定时器、各种接口、随机存取或只读存储器、各种控制器、加密解密器、运算器、误差处理或查错纠错器、扩展器等,并详细介绍了这些器件的性能、技术指标,还附有框图、引脚排列图、时序关系图和参数表格。第一、二两章前已出版,现出版第三章作为前书的续集。本书对于从事计算机设计、生产、开发应用及其器件研制的科研、工程技术人员,是很有参考价值的。

本书承蒙福州大学方大川教授、福建省计算机公司总经理林日钿工程师细心审校,并提出了不少宝贵意见,在此表示衷心地感谢。

由于编者水平有限,遗漏和错误在所难免,敬请读者批评指正。

编 者

一九八五年八月

目 录

第三章 专用器件	(639)
第一节 MCS-80/85系列	(639)
一、8205 高速“8中出1”二进制解码器	(639)
二、8212 8位输入/输出端口	(645)
三、8216/8226 4位并行双向总线驱动器	(653)
四、8218/8219 用于MCS-80和MCS-85系列的双极型微型计算机总线控制器	(658)
五、8224用于微处理器8080A CPU 的时钟发生器和驱动器	(669)
六、8228/8238用于微处理器8080A CPU 的系统控制器和总线驱动器	(673)
七、8237A/8237A-4/8237A-5 高性能可编程直接存储器存取(DMA)控制器	(677)
八、8257/8257-5可编程直接存储器存取(DMA)控制器	(697)
九、8259A/8259A-2/8259A-8 可编程中断控制器	(716)
十、8355/8355-2 带输入/输出的16384位ROM	(738)
十一、8755A/8755A-2 带输入/输出的16384位EPROM	(746)
第二节 iAPX86、88 MCS-48系列	(757)
一、8089 8位 16位HMOS输入/输出处理器	(757)
二、8282/8283 八进制数锁存器	(774)
三、8284A/8284A-1用于iAPX86/10、iAPX88/10处理机的时钟发生器和驱动器	(778)
四、8286/8287 八进制数总线收发器	(786)
五、8288用于iAPX86/10、iAPX88/10处理机的总线控制器	(789)
六、8289总线判优器	(797)
七、8243 MCS-48 输入/输出扩展器	(808)
第三节 Z-80系列	(814)
一、Z8400 CPU 中央处理器	(814)
二、Z8300 低功耗Z80L CPU中央处理器	(842)
三、Z8410 Z80 DMA 直接存储器存取控制器	(847)
四、Z8420 Z80 PIO 并行输入/输出控制器	(869)
五、Z8430 Z80 CTC 计数器/定时器电路	(882)
六、Z8440/1/2 Z80 SIO 串行输入/输出控制器	(895)
七、Z8470 Z80 DART 双向异步接收器/发送器	(915)
第四节 Z-8000系列	(930)
一、Z8001/2 Z8000 CPU 中央处理器	(930)
二、Z8003/4 Z8000 VMPU 虚拟存储器处理单元	(968)
三、Z8010 Z8000 Z-MMU 存储器管理单元	(970)
四、Z8015 Z8000 PMMU 页面存储器管理单元	(987)
五、Z8016 Z8000 DTC 直接存储器存取传送控制器	(989)

六、Z8030 Z8000 Z-SCC 串行通讯控制器	(991)
七、Z8031 Z8000 Z-ASCC 异步串行通讯控制器	(1013)
八、Z8036 Z8000 Z-CIO 计数器/定时器和并行输入/输出单元	(1020)
九、Z8038 Z8000 Z-FIO FIFO 输入/输出接口器件(见第二章第四节之八Z8538)	(1033)
十、Z8060 Z8000 FIFO 缓冲单元和Z-FIO 扩展器	(1033)
十一、Z8065..Z8000 Z-BEP 段出错处理器	(1040)
十二、Z8090..Z8000 Z-UPC 通用 外设控制器	(1055)
缩略语	(1063)

(11)	
(12)	
(13)	
(14)	
(15)	
(16)	
(17)	
(18)	
(19)	
(20)	
(21)	
(22)	
(23)	
(24)	
(25)	
(26)	
(27)	
(28)	
(29)	
(30)	
(31)	
(32)	
(33)	
(34)	
(35)	
(36)	
(37)	
(38)	
(39)	
(40)	
(41)	
(42)	
(43)	
(44)	
(45)	
(46)	
(47)	
(48)	
(49)	
(50)	
(51)	
(52)	
(53)	
(54)	
(55)	
(56)	
(57)	
(58)	
(59)	
(60)	
(61)	
(62)	
(63)	
(64)	
(65)	
(66)	
(67)	
(68)	
(69)	
(70)	
(71)	
(72)	
(73)	
(74)	
(75)	
(76)	
(77)	
(78)	
(79)	
(80)	
(81)	
(82)	
(83)	
(84)	
(85)	
(86)	
(87)	
(88)	
(89)	
(90)	
(91)	
(92)	
(93)	
(94)	
(95)	
(96)	
(97)	
(98)	
(99)	

第三章 专 用 器 件

第一节 MCS-80/85系列

一、8205 高速“8中出1”二进制解码器

- I/O端口或存储器选择器
- 扩充简便——允许输入
- 高速肖特基双极型技术——延迟最大为18ns
- 直接与TTL逻辑电路兼容
- 低输入负载电流——0.25mA（最大），1/6标准TTL输入负载
- 极小的线路反射——低电压二极管输入钳位
- 输出漏泄10MA（最小）

16引脚双列陶瓷或塑料封装

Intel 8205解码器可用来扩充那些利用输入端口、输出端口和带有低电平有效的片选输入的存储元件的系统。当8205被允许时，它的八个输出端之一变“低”，于是存储器系统的单行被选中。8205上的3个“片允许”输入端使系统易于扩充。对于较大的系统，可把8205级联起来，使得每一解码器能够驱动另外8个解码器来任意扩充存储器。

8205封装成标准的16引脚双列直插式，它的工作环境温度规定在0℃~+75℃范围内。采用肖特基势垒二极管钳位的晶体管来获得高的开关速度，使其比那采用全扩散工艺的同类型器件有更高的执行速度。




图1 逻辑符号

地 址			允 许			输 出							
A ₀	A ₁	A ₂	E ₁	E ₂	E ₃	0	1	2	3	4	5	6	7
L	L	L	L	L	H	L	H	H	H	H	H	H	H
H	L	L	L	L	H	H	L	H	H	H	H	H	H
L	H	L	L	L	H	H	H	L	H	H	H	H	H
H	H	L	L	L	H	H	H	H	L	H	H	H	H
L	L	H	L	L	H	H	H	H	H	L	H	H	H
H	L	H	L	L	H	H	H	H	H	H	L	H	H
L	H	H	L	L	H	H	H	H	H	H	H	L	H
H	H	H	L	L	H	H	H	H	H	H	H	H	L
x	x	x	L	L	L	H	H	H	H	H	H	H	H
x	x	x	H	L	L	H	H	H	H	H	H	H	H
x	x	x	L	H	L	H	H	H	H	H	H	H	H
x	x	x	H	H	L	H	H	H	H	H	H	H	H
x	x	x	H	L	H	H	H	H	H	H	H	H	H
x	x	x	L	H	H	H	H	H	H	H	H	H	H
x	x	x	H	H	H	H	H	H	H	H	H	H	H




图2 引脚排列

(一) 功能说明

1. 解码器

8205包含一个8中出1的二进制解码器。它接收3位的二进制码并通过选通这些输入产生那代表输入码的值的唯一输出。

例如，设在 A_0 、 A_1 和 A_2 输入线上有二进制码101存在，并且该器件被允许，则一低电平有效的信号将出现在 $-O_5$ 输出线上。注意此时所有其他输出引脚均处于逻辑“高”，于是这些解码的输出称为排它性输出。对于所有其它的输入变化，解码器将按照下面真值表中所示的来输出。

2. 选通门

当使用解码器时，经常要选通那带有定时或允许信号的输出端，使解码的值的排他性输出与整个系统同步。

8205有一内部操作用于这种选通门。3个允许输入端（ $-E_1$ 、 $-E_2$ 、 E_3 ）被“与”在一起并产生一个作用于解码器的单允许信号。这种把高电平有效和低电平有效的器件允许信号结合起来就给设计者提供一种有力的可塑的选通功能，以有助于减少系统组件的数量。




图3 选通门

地 址			允 许			输 出							
A ₀	A ₁	A ₂	E ₁	E ₂	E ₃	0	1	2	3	4	5	6	7
L	L	L	L	L	H	L	H	H	H	H	H	H	H
H	L	L	L	L	H	H	L	H	H	H	H	H	H
L	H	L	L	L	H	H	H	L	H	H	H	H	H
H	H	L	L	L	H	H	H	H	L	H	H	H	H
L	L	H	L	L	H	H	H	H	H	L	H	H	H
H	L	H	L	L	H	H	H	H	H	H	L	H	H
L	H	H	L	L	H	H	H	H	H	H	H	L	H
H	H	H	L	L	H	H	H	H	H	H	H	H	L
x	x	x	L	L	L	H	H	H	H	H	H	H	H
x	x	x	H	L	L	H	H	H	H	H	H	H	H
x	x	x	L	H	L	H	H	H	H	H	H	H	H
x	x	x	H	H	L	H	H	H	H	H	H	H	H
x	x	x	H	L	H	H	H	H	H	H	H	H	H
x	x	x	L	H	H	H	H	H	H	H	H	H	H
x	x	x	H	H	H	H	H	H	H	H	H	H	H

注：L代表“低”，H代表“高”，×代表无关。

(二) 8205的用途

8205可广泛应用于微型计算机系统中。根据地址总线来解码I/O端口，产生片选信号来选择存储器件及机器状态的类型，比如在8008系统中可得出8008CPU状态线（S₀、S₁、S₂）的简单解码。

1. I/O端口解码器

图4表示8205的一种典型的用途。地址输入线可由一组8205（3）来解码。每一输入有一个二进制数的权。例如，A₀赋值为1时为最低有效位；A₁赋值为16时为最高有效位。通过把它们如图4连接至解码器，在8205的输出端可得到一个性质上为排他性的低电平有效的信号和代表输入地址线的值。

这电路可用来产生I/O端口和其他与应用有关的任一解码器的允许信号。

注意不需要外部的选通信号来解码那多达24个的排他性器件，而只需附加一个或两个简单的变换器就可扩展到更大的解码器网络。

2. 片选解码器

用一种与I/O端口解码器十分相似的电路，一个8205的阵列可用来产生一种简单的对24K存储器系统的接口。

使用的存储器件可以是ROM或RAM，其存储容量为1K。2708和2114A是用于此用途的典型器件。这类型的存储器件有10个地址输入端和一个低电平有效的片选（-CS）端。来




图4 I/O端口解码器

自微处理机的低位地址 $A_0 \sim A_9$ ，汇接到所有存储元件，片选信号用来允许来自8205阵列的器件或器件组。8205的输出为低电平有效因而它直接与存储元件兼容。

基本的操作是CPU送出一地址来辨认一个想要读或写数据的存储器位置。最高有效地址位 $A_{10} \sim A_{14}$ 被8205阵列所解码，并产生一选通指定存储器件的、排他性的、低电平有效的片选信号。最低有效地址位 $A_0 \sim A_9$ ，辨认那被选器件所在的指定位置。因此，遍布整个存储器阵列的所有地址性质上都是排他性(exclusive)的和“非冗余”(non-redundant)的。

这技术几乎是可无限地扩展来提供带有几个附加的变换器和一个外部解码器(8205)的更大系统。




图5 24K存储器接口

(三) 绝对极限值*

偏置下的温度:

陶瓷

$-65^{\circ}\text{C} \sim +125^{\circ}\text{C}$

塑料

$\sim 65^{\circ}\text{C} \sim +75^{\circ}\text{C}$

贮藏温度

$-65^{\circ}\text{C} \sim +165^{\circ}\text{C}$

所有输出或电源电压

$-0.5\text{V} \sim +7\text{V}$

所有输入电压

$-1.0\text{V} \sim +5.5\text{V}$

输出电流

125mA

*注意: 超过上列绝对极限值时, 将使器件遭到永久性的损坏(说明书中另有规定者除外)。器件长期置于绝对极限值环境中, 将影响它的可靠性。

(四) 直流特性 ($T_A = 0^{\circ}\text{C} \sim +75^{\circ}\text{C}$, $V_{CC} = 5\text{V} \pm 5\%$)

符号	参 量	范 围		单 位	测 量 条 件
		最小	最大		
I_F	输入负载电流		-0.25	mA	$V_{CC} = 5.25\text{V}$, $V_F = 0.45\text{V}$
$I_{R_{in}}$	输入漏泄电流		10	μA	$V_{CC} = 5.25\text{V}$, $V_R = 5.25\text{V}$
V_{OC}	输入正向钳位电压		-1.0	V	$V_{CC} = 4.75\text{V}$, $I_C = -5.0\text{mA}$
V_{OL}	输出“低”电压		0.45	V	$V_{CC} = 4.75\text{V}$, $I_{OL} = 10.0\text{mA}$
V_{OH}	输出“高”电压	2.4		V	$V_{CC} = 4.75\text{V}$, $I_{OH} = -1.5\text{mA}$

V_{IL}	输入“低”电压		0.85	V	$V_{CC} = 5.0V$
V_{IH}	输入“高”电压	2.0		V	$V_{CC} = 5.0V$
I_{SC}	输出“高”短路电流	-40	-120	mA	$V_{CC} = 5.0V, V_{OUT} = 0V$
V_{OX}	输出“低”电压@大电流		0.8	V	$V_{CC} = 5.0V, I_{OX} = 40mA$
I_{CC}	电源电流		70	mA	$V_{CC} = 5.25V$


(五) 交流特性 ($T_A = 0^\circ C \sim +75^\circ C$, $V_{CC} = 5V \pm 5\%$; 除非另有规定)

符号	参 量	最大极限	单位	测 量 条 件
$t_{\rightarrow\rightarrow}$	地址或允许输出的时延	18	ns	$f = 1MHz, V_{CC} = 0V$ V 偏置 = 2.0V, $T_A = 25^\circ C$
$t_{\rightarrow\leftarrow}$		18	ns	
$t_{\leftarrow\rightarrow}$		18	ns	
$t_{\leftarrow\leftarrow}$		18	ns	
$C_{IN}^{(1)}$	输入电容	P8205	4 (典型)	pF
		C8025	5 (典型)	pF


(1) 这参量是周期性地采样, 并非100%测试。

(六) 典型特性


1. 输出电流与输出“低”电压的对应关系




2. 输出电流与输出“高”电压的对应关系




3. 数据传送函数



4. 选址或允许到输出延迟与 负载电容量的对应关系



5. 选址或允许到输出延迟与 环境温度的对应关系



(七) 开关特性


1. 测试条件

输入脉冲幅度: 2.5V

输入的上升和下降时间: 5ns (1V与2V之间)

测量在1.5V下进行。


2. 测试负载



所有晶体管与2N2369等效。 $C_L = 30 pF$

(八) 时序

选址或允许输入脉冲



二、8212 8位输入/输出端口

- 全并行8位数据寄存器和缓冲器
- 用以产生中断的服务请求触发器
- 低的输入负载电流—0.25mA (最大)
- 三态输出
- 输出渗透电流15mA
- 用来直接接口到8008、8080A或8085A CPU的3.65V输出“高”电压
- 异步的寄存器清除
- 代替在微型计算机系统缓冲器、锁存器和多路转换器
- 减少系统组件数

8212输入/输出端口由一个带有三态输出缓冲器的8位锁存器和控制、器件选择逻辑组成。还包括一个用于微处理机中断的产生与控制的服务请求触发器。

这器件实质上是多方式的。它可用来完成锁存、选通缓冲或多路转换。因此，原则上所有微型计算机的外围器件与输入/输出功能都可由这器件来完成。




图1 逻辑框图




图2 引脚排列

$DI_1 \cdot DI_8$	数据输入
$DO_1 \cdot DO_8$	数据输出
$\overline{DS_1} \cdot \overline{DS_2}$	器件选择
MD	方式
STB	选通
$\overline{INT}$	中断（低电平有效）
$\overline{CLR}$	清除（低电平有效）

（一）功能说明

1. 数据锁存 (Data Latch)

建立数据锁存的8个触发器是属于一种“D”型设计。当时钟输入端（C）为“高”时，触发器的输出端（Q）依从于数据输入端（D）。当时钟端（C）恢复“低”时将发生锁存。

通过一异步复位输入信号（ $\overline{CLR}$ ）来清除锁存的数据。（注意，时钟（C）代替复位信号（ $\overline{CLR}$ ）。）

2. 输出缓冲器 (Output Buffer)

数据锁存输出端 (Q) 连接到三态、不反相的输出缓冲器。这些缓冲器有一条公共的控制线 (EN)；这控制线或者允许缓冲器从数据锁存输出端 (Q) 发送数据，或者禁止这缓冲器，强迫其输出端进入高阻状态 (三态)。

这高阻状态允许设计者直接把8212连接到微处理机的双向数据总线。

3. 控制逻辑 (Control Logic)

8212有控制输入端 - DS_1 、 DS_2 、MD和STB。这些输入端用来控制器件选择、数据锁存、输出缓冲和服务请求触发。

4. - DS_1 、 DS_2 (Device Select—器件选择)

这两输入端作为器件选择。当 - DS_1 为“低”和 DS_2 为“高” (- $DS_1 \cdot DS_2$) 时器件被选中。当选中状态时，输出缓冲器被允许和服务请求触发器 (SR) 异步地置位。

5. MD (Mode—方式)

这输入信号用来控制输出缓冲器的状态和确定输入到数据锁存器的时钟 (C) 源。

当MD为“高” (输出方式) 时，输出缓冲器被允许，输到数据锁存器的时钟 (C) 来自器件选择逻辑 (- $DS_1 \cdot DS_2$)。

当MD为“低” (输入方式) 时，输出缓冲器的状态由器件选择逻辑 (- $DS_1 \cdot DS_2$) 来决定，输到数据锁存器的时钟 (C) 源是STB (选通) 输入。

6. STB (strobe—选通)

这输入信号在输入方式 (MD = 0) 时作为输到数据锁存器的时钟 (C)，和用来同步地复位那服务请求触发器 (SR)。

注意：SR触发器是被负沿触发的。

7. 服务请求触发器 (SR—Service Request Flip-Flop)

(SR) 触发器用来产生和控制微型计算机系统里的中断。它由 - CLR 输入 (低电平有效) 异步地置位。当 (SR) 触发器被置位时，它处于非中断的状态。

(SR) 触发器的输出 (Q) 连接到一个“或非”门的反相输入端。其它“或非”门的输入端是不反相的并连接到器件选择逻辑 (- $DS_1 \cdot DS_2$)。“或非”门的输出 (- INT) 为低电平有效 (处于中断状态)，以便连接到低电平有效的优先权产生电路。


(二) 绝对极限值

偏置下的温度 (塑料)

贮藏温度

0℃ ~ +70℃

-65℃ ~ +160℃



所有输出或电源电压

-0.5V~+7V

所有输入电压

-1.0V~5.5V

输出电流

100mA

*注意: 超过以上绝对极限值时, 将使器件遭到永久性的损坏(说明书中另有规定者除外)。器件长期置于绝对极限值环境中, 将影响它的可靠性。

(-DS ₁ , •DS ₂) 数据输出等于				(-DS ₁ , CLR •DS ₂) STB *SR INT				
STB	MD			CLR	•DS ₂	STB	*SR	INT
0	0	0	三态	0	0	0	1	1
1	0	0	三态	0	1	0	1	0
0	1	0	数据锁存	1	1	0	0	0
1	1	0	数据锁存	1	1	0	1	0
0	0	1	数据锁存	1	0	0	1	1
1	0	1	数据输入	1	1	0	1	0
0	1	1	数据输入	* 内部的SR触发器				
1	1	1	数据输入					

-CLR—复位数据锁存器, 置位SR触发器。(不影响输出缓冲器)

(三) 直流特性 ($T_A = 0^\circ\text{C} \sim +75^\circ\text{C}$, $V_{CC} = +5V \pm 5\%$)

符 号	参 量	范 围			单 位	测 量 条 件
		最小	典型	最大		
I_F	输入负载电流 (ACK、DS ₂ 、CR、DI ₁ ~DI ₈ 输入端)			-0.25	mA	$V_F = 0.45V$
I_F	输入负载电流 (MD输入)			-0.75	mA	$V_F = 0.45V$
I_F	输入负载电流 (DS ₁ 输入)			-1.0	mA	$V_F = 0.45V$
I_R	输入漏泄电流 (ACK、DS、CR、DI ₁ ~DI ₈ 输入)			10	μA	$V_R \leq V_{CC}$
I_R	输入漏泄电流 (MD输入)			30	μA	$V_R \leq V_{CC}$
I_R	输入漏泄电流 (DS ₁ 输入)			40	μA	$V_R \leq V_{CC}$
V_O	输入正向钳位电压			-1	V	$I_O = -5mA$
V_{IL}	输入“低”电压			0.85	V	

V_{IH}	输入“高”电压	2.0			V	
V_{OL}	输出“低”电压			0.45	V	$I_{OL} = 15\text{mA}$
V_{OH}	输出“高”电压	3.65	4.0		V	$I_{OH} = -1\text{mA}$
I_{SO}	短路输出电流	-15		-75	mA	$V_O = 0\text{V}, V_{CC} = 5\text{V}$
$ I_O $	输出漏泄电流 (高阻状态)			20	μA	$V_O = 0.45\text{V}/5.25\text{V}$
I_{CC}	电源电流		90	130	mA	

(四) 电容量* ($F = 1\text{MHz}$, $V_{BIAS} = 2.5\text{V}$, $V_{CC} = +5\text{V}$, $T_A = 25^\circ\text{C}$)

符 号	测 量	范 围	
		典 型	最 大
C_{IN}	DS_1 、MD 输入电容量	9pF	12pF
C_{IN}	DS_2 、-CLR、STB、 $DL_1 \sim DL_8$ 输入电容量	5pF	9pF
C_{OUT}	$DO_1 \sim DO_8$ 输出电容量	8pF	12pF

* 这参量是周期性采样, 并非100%测量。

(五) 开关特性

1. 测试条件:

输入脉冲幅度 = 2.5V

输入的上升和下降时间 = 5ns

测量在1V和2V之间—即带15mA和30pF

测量负载的1.5V下进行。

注:

测 量	C_L^*	R_1	R_2
t_{PD} 、 t_{WE} 、 t_R 、 t_S 、 t_C	30pF	300 Ω	600 Ω
t_E 、ENABLE $\uparrow$	30pF	10K Ω	1K Ω
t_E 、ENABLE $\downarrow$	30pF	300 Ω	600 Ω
t_E 、DISABLE $\uparrow$	5pF	300 Ω	600 Ω
t_E 、DISABLE $\downarrow$	5pF	10K Ω	1K Ω

* 包括探针和夹具的电容。

(六) 交流特性($T_A = 0^\circ\text{C} \sim +70^\circ\text{C}$, $V_{CC} = +5\text{V} \pm 5\%$)