


Tanner Pro

集成电路设计与布局

实战指导



廖裕评 陆瑞强 编著

 科学出版社
www.sciencep.com

Tanner Pro 集成电路设计与布局 实战指导

廖裕评 陆瑞强 编著

科学出版社

北京

内 容 简 介

本书是全面讲述用 Tanner Pro 进行集成电路设计、电路模拟以及电路布局的书籍。

全书共分 17 章, 第 1 章为基础部分, 主要介绍 Tanner Pro 软件的基本功能, 让读者了解 Tanner Pro 的工作环境及软件功能; 第 2~9 章指导读者使用 S-Edit 设计电路并利用 T-Spice 检验电路; 第 10~16 章讲述用 L-Edit 进行电路布局以及利用 LVS 进行对比电路的操作; 第 17 章以一个项目的方式进行级比值的设计规划。

本书适合电子类专业的学生使用, 也可作为相关从业人员的参考书。

本书繁体字版原书名为《Tanner Pro 积体电路设计与布局实习》, 由中华科技图书股份有限公司出版, 版权属廖裕评、陆瑞强所有。本书中文简体字版由台湾中华科技图书股份有限公司独家授权, 仅限于中国大陆地区出版发行, 不含台湾、香港、澳门地区。未经本书原版出版者和本书出版者书面许可, 任何单位和个人均不得以任何形式或任何手段复制或传播本书的部分或全部。

版权所有, 翻印必究

图书在版编目(CIP)数据

Tanner Pro 集成电路设计与布局实战指导/廖裕评, 陆瑞强编著. —北京: 科学出版社, 2004

ISBN 7-03-013107-X

I. T... II. ①廖...②陆... III. 集成电路—计算机辅助设计—应用软件, Tanner Pro IV. TN402

中国版本图书馆 CIP 数据核字(2004)第 022254 号

策划编辑: 吕建忠/责任编辑: 丁波
责任印制: 吕春珉/封面设计: 北新华文

科学出版社 出版

北京东黄城根北街16号

邮政编码: 100717

<http://www.sciencep.com>

新蕾印刷厂 印刷

科学出版社发行 各地新华书店经销

*

2004 年 4 月第 一 版 开本: 787×1092 1/16

2004 年 4 月第 一 次印刷 印张: 14 1/2

印数: 1—4 000 字数: 332 000

定价: 22.00 元

(如有印装质量问题, 我社负责调换(环伟))

前 言

集成电路设计近年来发展非常迅速, 半导体技术的不断发展, 正在进入将整个系统整合在单一晶片的时代, 许多设计公司已开发各种 IP 或更进一步的 SOC 产品。而设计人员的培养, 需要在学校扎下根基。

超大型的电路设计必须借助于电脑辅助设计软件, 并遵循各项流程规则及参数。大部分的超大型电路设计软件是在工作站上执行的, 功能虽然强大, 但是价格昂贵, 不利于初学者学习使用。目前, 在个人电脑上开发了 Tanner Pro 工具, 它可以提供完整的电路设计环境, 帮助初学者进入 VLSI 设计领域。

Tanner Pro 软件非常适合初学者学习, 它从电路设计、电路分析模拟到电路布局一应俱全。本书针对 VLSI 设计实习课程设计了多个实验, 读者可根据本书的详细步骤一一操作, 以学习并实现完整的电路设计。

本书根据作者三年多来教授 VLSI 设计实习的心得, 编写的实例符合初学者的学习要求, 使学生能明了完整的设计流程。

全书共分 17 章, 第 1 章是简介, 介绍了 Tanner Pro 软件的概况, 读者可从中大致了解 Tanner Pro 软件的基本功能; 第 2~9 章指导读者用 S-Edit 来设计电路以及利用 T-Spice 来检验电路, 包括使用 S-Edit 设计基本组件符号、使用 S-Edit 设计简单逻辑电路、反相器瞬时分析、反相器直流分析、与非门直流分析、使用 S-Edit 设计全加器电路、全加器瞬时分析等内容; 第 10~16 章主要讲述用 L-Edit 布局电路以及用 LVS 对比电路的操作, 包括使用 L-Edit 画布局图、使用 L-Edit 画 PMOS 布局图、使用 L-Edit 画反相器布局图、使用 LVS 对比反相器、使用 L-Edit 编辑标准逻辑组件、四位加法器标准组件自动配置与绕线、全加器的区块配置与绕线等内容; 第 17 章以一个项目的方式来分析进行极比值的设计规划。

建议读者按照书中的顺序来阅读本书, 跟着每个范例的操作步骤进行学习。

由于时间仓促, 加之作者水平有限, 不妥之处在所难免, 希望广大读者批评指正。

作 者

目 录

| | |
|-------------------------------|----|
| 第 1 章 简介..... | 1 |
| 1.1 S-Edit 范例..... | 2 |
| 1.2 T-Spice 范例..... | 9 |
| 1.3 L-Edit 范例..... | 12 |
| 1.4 LVS 范例..... | 15 |
| 第 2 章 使用 S-Edit 设计基本组件符号..... | 18 |
| 2.1 使用 S-Edit 建立 NMOS 符号..... | 18 |
| 2.2 使用 S-Edit 编辑全域符号 Vdd..... | 22 |
| 2.3 说明..... | 24 |
| 2.4 随堂练习..... | 25 |
| 第 3 章 使用 S-Edit 设计简单逻辑电路..... | 26 |
| 3.1 使用 S-Edit 编辑反相器..... | 26 |
| 3.2 使用 S-Edit 编辑与非门..... | 32 |
| 3.3 说明..... | 35 |
| 3.4 随堂练习..... | 38 |
| 第 4 章 反相器瞬时分析..... | 39 |
| 4.1 反相器瞬时分析..... | 39 |
| 4.2 说明..... | 48 |
| 4.3 随堂练习..... | 53 |
| 第 5 章 反相器直流分析..... | 54 |
| 5.1 反相器直流分析的详细步骤..... | 54 |
| 5.2 说明..... | 62 |
| 5.3 随堂练习..... | 63 |
| 第 6 章 与非门直流分析..... | 64 |
| 6.1 与非门直流分析的详细步骤..... | 64 |
| 6.2 说明..... | 72 |
| 6.3 随堂练习..... | 72 |
| 第 7 章 使用 S-Edit 设计全加器电路..... | 73 |
| 7.1 使用 S-Edit 编辑全加器的详细步骤..... | 73 |
| 7.2 说明..... | 78 |

| | |
|---|------------|
| 7.3 随堂练习..... | 80 |
| 第 8 章 全加器瞬时分析..... | 81 |
| 8.1 全加器瞬时分析的详细步骤..... | 81 |
| 8.2 说明..... | 87 |
| 8.3 随堂练习..... | 89 |
| 第 9 章 四位加法器电路设计与模拟..... | 90 |
| 9.1 使用 S-Edit 编辑四位连波进位加法器的详细步骤..... | 90 |
| 9.2 说明..... | 98 |
| 9.3 随堂练习..... | 99 |
| 第 10 章 使用 L-Edit 画布局图..... | 100 |
| 10.1 使用 L-Edit 画布局图的详细步骤..... | 100 |
| 10.2 说明..... | 109 |
| 10.3 随堂练习..... | 112 |
| 第 11 章 使用 L-Edit 画 PMOS 布局图..... | 113 |
| 11.1 使用 L-Edit 画 PMOS 布局图的详细步骤..... | 113 |
| 11.2 说明..... | 133 |
| 11.3 随堂练习..... | 137 |
| 第 12 章 使用 L-Edit 画反相器布局图..... | 138 |
| 12.1 使用 L-Edit 画反相器布局图的详细步骤..... | 138 |
| 12.2 说明..... | 157 |
| 12.3 随堂练习..... | 160 |
| 第 13 章 使用 LVS 对比反相器..... | 161 |
| 13.1 使用 LVS 对比反相器的详细步骤..... | 161 |
| 13.2 随堂练习..... | 166 |
| 第 14 章 使用 L-Edit 编辑标准逻辑组件..... | 167 |
| 14.1 使用 L-Edit 编辑标准逻辑组件的详细步骤..... | 167 |
| 14.2 说明..... | 182 |
| 14.3 随堂练习..... | 186 |
| 第 15 章 四位加法器标准组件自动配置与绕线..... | 187 |
| 15.1 使用 S-Edit 编辑四位加法器的详细步骤..... | 187 |
| 15.2 L-Edit 标准组件自动绕线的详细步骤..... | 191 |
| 15.3 说明..... | 198 |
| 15.4 随堂练习..... | 200 |

| | |
|----------------------------------|-----|
| 第 16 章 全加器的区块配置与绕线..... | 201 |
| 16.1 使用 S-Edit 编辑全加器的详细步骤..... | 201 |
| 16.2 L-Edit 全加器区块配置与绕线的详细步骤..... | 202 |
| 16.3 随堂练习 | 208 |
| 第 17 章 级比值项目分析 | 209 |
| 17.1 级比值分析的详细步骤..... | 209 |
| 17.2 说明..... | 222 |
| 17.3 随堂练习 | 224 |

第 1 章 简 介

Tanner Pro 是一套集成电路设计软件, 包括 S-Edit, T-Spice, W-Edit, L-Edit 与 LVS, 各软件的主要功能整理如表 1.1 所示。

表 1.1 Tanner Pro 各软件的主要功能

| 软 件 | 功 能 |
|---------|--------------------------------|
| S-Edit | 编辑电路图 |
| T-Spice | 电路分析与模拟 |
| W-Edit | 显示 T-Spice 模拟结果 |
| L-Edit | 编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转化 |
| LVS | 电路图与布局图结果对比 |

Tanner Pro 的设计流程可以用图 1.1 来表示。将要设计的电路先以 S-Edit 编辑出电路图, 再将该电路图输出成 SPICE 文件。接着利用 T-Spice 将电路图模拟并输出成 SPICE 文件, 如果模拟结果有错误, 再回 S-Edit 检查电路图, 如果 T-Spice 模拟结果无误, 则以 L-Edit 进行布局图设计。用 L-Edit 进行布局图设计后要以 DRC 功能做设计规则检查, 若违反设计规则, 再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成 SPICE 文件, 再利用 T-Spice 模拟, 若有错误, 再回到 L-Edit 修改布局图。最后利用 LVS 将电路图输出的 SPICE 文件与布局图转化的 SPICE 文件进行对比, 若对比结果不相等, 则回去修正 L-Edit 或 S-Edit 的图。直到验证无误后, 将 L-Edit 设计好的布局图输出成 GDSII 文件类型, 再交由工厂去制作半导体过程中需要的的光罩。

在个人计算机中安装 Tanner Pro 时, 需注意系统的需求, 如表 1.2 所示。




图 1.1 Tanner Pro 的设计流程

表 1.2 安装 Tanner ToolsPro 系统的需求

| 个人计算机 | 规格 |
|-------|-------------------|
| CPU | Pentium 100MHz 以上 |
| 内存 | 64MB 以上 |
| 硬盘空间 | 150MB 以上 |
| 操作系统 | Windows 95/98/ NT |
| 显卡 | 256 色 |
| 显示器 | 彩色 |
| 鼠标 | 最好是三键 |

以下先对 S-Edit, T-Spice 与 L-Edit 进行简单的介绍, 并观看软件所附的范例文件, 详细的使用介绍请参阅后面的章节。

1.1 S-Edit 范例

S-Edit 是一个电路图编辑的环境, 在此以 Tanner Pro 所附范例的 Lights.sdb 文件为例来进行 S-Edit 基本结构的介绍。Lights.sdb 文件中有很多模块 (Module), 如 Lights 模块、Core 模块、IPAD 模块、OPAD 模块, 如图 1.2 所示, 每一个模块可以是一个电路或组件符号。

模块的设计又可以引用其他模块, 而形成层次式的结构, 例如, Lights.sdb 文件中的 Lights 模块引用到了其他的模块, 如图 1.3 所示, 包括 PadVdd 模块、PadGnd 模块、Core 模块、IPAD 模块与 OPAD 模块。而其中的 Core 模块又引用到了 NOR2C 模块、NOR3C 模块、NOR2 模块、DFFC 模块、NAND2C 模块与 NAND3C 模块, 而这些模块又都引用了 Vdd 模块、P_4 模块、N_4 模块与 Gnd 模块。

故 Lights 模块为整个层次式结构的顶层, Vdd 模块、P_4 模块、N_4 模块与 Gnd 模块为层次式结构的底层。读者可依照下列步骤打开范例文件 Lights.sdb 看 S-Edit




图 1.2 Tanner Tool 的设计流程设计结构




图 1.3 S-Edit 层次式的设计结构

(1) 打开 S-Edit 程序 : 执行在 ..Tanner\S-Edit 目录下的 sedit.exe 文件, 或选择“开

始” → “程序” → Tanner EDA → S-Edit → S-Edit 命令，即可打开 S-Edit 程序。

(2) 打开示范文件：选择 File → Open 命令，出现“打开”对话框，到 Tanner\S-Edit\tutorial\schematic 目录下选取 lights.sdb 文件，如图 1.4 所示，此文件为 S-Edit 的示范电路。

(3) 打开 Lights 模块：选择 Module → Open 命令，打开 Open Module 对话框，在 Files 下拉列表框中选择 lights 选项，在 Select Module To Open 列表框中选择 Lights 选项，如图 1.5 所示，再单击 OK 按钮，打开如图 1.6 所示的电路。




图 1.4 打开文件




图 1.5 打开模块




图 1.6 打开 Lights 模块

(4) 寻找引用到的模块：选择 Module → Find Module 命令，打开 Find 对话框，如图 1.7 所示。

在右边 Modules with instance of module 列表框中列出了用到 Lights 模块的其他模块，图 1.7 中的该列表框没有数据则代表没有模块引用到 Lights 模块中。在左边 Symbols instanced in module 列表框中列出 Lights 模块中引用到的其他模块。若在该列表框中选择 core 选项，单击 Find 按钮，会看到系统将每个 core 符号标上不同颜色，如图 1.8 所示。




图 1.7 寻找引用到的模块




图 1.8 显示引用到的模块 core

(5) 打开 core 模块: 选择 Module→Open 命令, 打开 Open Module 对话框, 在 Select Module To Open 列表框中选择 core 选项, 如图 1.9 所示, 再单击 OK 按钮。




图 1.9 打开 core 模块

(6) 切换模式: S-Edit 文件中的模块具有两种模式, 一个为电路设计模式 (Schematic Mode) , 另一个为符号模式 (Symbol Mode) 。选择 View→Symbol Mode 命令, 如图 1.10 所示, 可切换至符号模式并会看到 core 模块的符号, 如图 1.11 所示。




图 1.10 切换至符号模式




图 1.11 core 模块的符号模式

选择 View→Schematic Mode 命令, 如图 1.12 所示。会看到 core 模块的详细电路图, 如图 1.13 所示。




图 1.12 切换至电路设计模式




图 1.13 core 模块的电路图

(7) 寻找引用到的模块: 选择 Module→Find Module 命令, 打开 Find 对话框, 如图 1.14 所示。

在右边 Modules with instance of module 列表框中列出利用到 core 模块的其他模块。目前该列表框中只有 Lights 选项, 代表只在 Lights 模块中引用到 core 模块。在左边的 Symbols instanced in module 列表框中列出了 core 模块中引用到的其他模块, 例如, 在该列表框中选择 DFFC 选项, 再单击 Find 按钮, 会看到系统将每个 DFFC 符号标上不同颜色, 如图 1.15 所示。




图 1.14 寻找引用到的模块




图 1.15 显示引用到的 DFFC 模块

(8) 打开模块: 选择 **Module**→**Open** 命令, 打开 **Open Module** 对话框, 在 **Select Module To Open** 列表框中选择 **DFFC** 选项, 再单击 **OK** 按钮, 如图 1.16 所示。




图 1.16 打开 DFFC 模块

(9) 切换模式: 选择 **View**→**Symbol Mode** 命令, 会看到 DFFC 模块的符号, 如图 1.17 所示。




图 1.17 DFFC 模块的符号模式

选择 **View**→**Schematic Mode** 命令, 会看到 DFFC 模块的详细电路图, 如图 1.18 所示。




图 1.18 DFFC 模块的电路设计模式

(10) 寻找引用到的模块: 选择 **Module**→**Find Module** 命令, 打开 Find 对话框, 如图 1.19 所示。

在右边的 **Modules with instance of module** 列表框中列出了利用到 DFFC 模块的其他模块, 目前该列表框中只有 **core** 选项, 代表只在 **core** 模块中引用到 DFFC 模块。在左边的 **Symbols instanced in module** 列表框中列出了 DFFC 模块中引用到的其他模块。例如, 在该列表框中选择 **N_4** 选项, 单击 **Find** 按钮, 会看到系统将每个 **N_4** 符号标上不同颜色, 如图 1.20 所示。




图 1.19 寻找引用到的模块

选择 View→Schematic Mode 命令, 则看到 N_4 模块没有电路内容图。

(13) 寻找引用到的模块: 选择 Module→Find Module 命令, 打开 Find 对话框, 如图 1.23 所示。

在左边的 Symbols instanced in module 列表框中, 可以看出 N_4 模块没有引用到其他模块。在右边的 Modules with instance of module 列表框中则列出利用到 N_4 模块的其他模块, 例如, NAND2 或 NOR2 等。




图 1.23 N_4 模块符号模式

(14) 电路输出: S-Edit 绘制的电路图, 可以输出成几种形式的文件, 如图 1.24 所示, 有 SPICE 文件 (*.sp)、TPR 文件 (*.tpr)、NetTran Macro 文件 (*.mac)、EDIF Netlist 文件 (*.edn)、EDIF 图解文件 (*.eds)、VHDL 文件 (*.vhd)。其中的 SPICE 文件 (*.sp) 可在 T-Spice 模拟时使用或是用作 LVS 对比。




图 1.24 电路输出

1.2 T-Spice 范例

T-Spice 是电路模拟与分析的工具, 文件内容除了有组件与节点的描述外, 还必须加上其他的设定, 具体如表 1.3 所示。

表 1.3 T-Spice 的设置

| 设定 | 说明 | 范例 |
|------------------------|--------------------|--|
| 包含文件 (Include File) 设定 | 设定使用某种制程的参数进行模拟 | .include ml2_125.md 使用 MCNC 1.25 μ m CMOS 制程参数 |
| 组件接脚所接节点与组件参数值 | 可用 S-Edit 进行电路图转换 | c2 out GND 800ff 电容 c2 一端接节点 out, 一端接 GND, 电容值为 800ff |
| 端点电压源设定 | 设定模拟时所使用的电压 | Vs vdd GND 5.0 电压源 Vs 正端接 vdd, 负端接 GND, 电压值为 5V |
| 分析设定 | 设定模拟方式为瞬时分析或其他方析方式 | .tran 2n 600n 设定瞬时分析时间为 600ns, 时间间隔为 2ns |
| 输出设定 | 输出模拟结果 | .print tran v (in) v (out) 输出节点 in 与 out 的电压 |

T-Spice 的模拟结果可用 W-Edit 观看, 读者可依照下列步骤打开范例文件 `invert_tran.cir` 观看 T-Spice 结构。

(1) 打开 T-Spice 程序^④: 执行在 `..\Tanner\Tspice70` 目录下的 `wintsp32.exe` 文件, 或选择“开始”→“程序”→Tanner EDA→T-Spice Pro v7.0→T-Spice 命令, 即可打开 T-Spice 程序。

(2) 打开示范文件^⑤: 选择 File→Open 命令, 出现“打开”对话框, 到其中的 `..\Tanner\Tspice70\tutorial\input` 目录中选择 `invert_tran.cir` 选项, 如图 1.25 所示。




图 1.25 打开文件

打开的 SPICE 文件为文字形式, 如图 1.26 所示。此范例是分析一个反相器输入与输出电压的时序关系, 除了以文字描述组件节点情况, 还要有指令的部分来控制电压源、分析时间与观察项目。

```
invert_tran.cir
*
* Example 3: Transient Analysis
* Circuit: invert_tran.cir
*
.include ml2_125.mcd
m1n out in GND GND nmos l=5u w=8u
m1p out in vdd vdd pmos l=5u w=12u
c2 out GND 800ff
vdd vdd GND 3.0
vin in GND PWL(0ns 0V 100ns 0V 105ns 3V 200ns 3V 205ns 0V 300ns
+ 0V 305ns 3V 400ns 3V 405ns 0V 500ns 0V 505ns 3V 600ns 3V)
.tran 2n 600n
.print tran in out
```

图 1.26 范例文件内容