


DIGITAL CIRCUIT DESIGN USING IC

IC數字電路設計



現代電子技術叢書

殷實

希望書店出版

I C 數 字 電 路 設 計

殷寰本編著

香港萬里書店出版

IC 數字電路設計

殷寰本編著

出版者：萬里書店有限公司
香港北角英皇道486號三樓
電話：5-632411 & 5-632412

承印者：嶺南印刷公司
香港德輔道西西安里13號

定 價：港幣二十二元
版權所有*不准翻印

(一九八二年七月版)

前　　言

本書實際上是“數字系統的原理和應用”一書的續篇，目的是使讀者熟悉最新和最常用的集成電路器件，並利用它們設計數字電路。有關二進位計數、布爾代數、TTL 門、觸發器及計數器等基本知識，由於在前書中已有詳細介紹，故在此不再贅述。本書除了講述單穩、移位寄存器、“異”電路、多路轉換器及半導體存儲器等基本集成電路器件的構造及設計應用以外，還討論了調制—解調器、電傳打字機接口和CRT顯示發生器等較新的課題。

由於編者水平有限，錯誤在所難免，希望讀者批評指正。

編者謹識
一九八〇年五月於法國巴黎

目 次

前 言	I
第一 章 單 穩	1
§ 1-1 單穩的基本概念	1
§ 1-2 74121單穩	2
§ 1-3 可重新觸發的單穩	6
§ 1-4 集成電路振盪器	11
§ 1-5 定時脈衝發生	18
§ 1-6 開關反跳	22
§ 1-7 小 結	26
§ 1-8 習 題	26
第二 章 移位寄存器	28
§ 2-1 基本的移位寄存器	28
§ 2-2 左右移位寄存器	30
§ 2-3 移位寄存器的串行輸入和並行裝入	33
§ 2-4 並行裝入和並行輸出的移位寄存器	35
§ 2-5 應 用	41
§ 2-6 MOS移位寄存器	46
§ 2-7 小 結	51
§ 2-8 習 題	51
第三 章 集成電路的構造和調試	52
§ 3-1 繞線連接	52
§ 3-2 印刷電路	56
§ 3-3 繞接電路的製作	58
§ 3-4 檢查組合電路中的錯誤	64

§ 3-5 檢查時序電路中的錯誤	67
§ 3-6 小 結	71
第四章 “異”電路	72
§ 4-1 比較電路	72
§ 4-2 奇偶性發生及其校驗	78
§ 4-3 利用74180校驗和產生奇偶性	83
§ 4-4 葛萊碼	87
§ 4-5 小 結	91
§ 4-5 習 題	92
第五章 多路轉換器及多路分解器	93
§ 5-1 多路轉換器	93
§ 5-2 多路分解器	98
§ 5-3 實際應用	104
§ 5-4 小 結	110
§ 5-5 習 題	110
第六章 半導體存儲器	111
§ 6-1 半導體存儲器的基本知識	111
§ 6-2 雙極的隨機存取存儲器	114
§ 6-3 MOS存儲器	123
§ 6-4 動態的隨機存取存儲器	127
§ 6-5 只讀存儲器	136
§ 6-6 小 結	143
§ 6-7 習 題	143
第七章 電腦的接口	144
§ 7-1 引 言	144
§ 7-2 輸入輸出總綫	145
§ 7-3 直接存儲器存取	157
§ 7-4 中 斷	164
§ 7-5 模擬世界和數字世界之間的通訊	170
§ 7-6 小 結	175
§ 7-7 習 題	175
第八章 調制—解調器和電傳打字機	177

§ 8-1	調制—解調器的基本概念	177
§ 8-2	低速的調制—解調器	178
§ 8-3	高速的調制—解調器	181
§ 8-4	電傳打字機	187
§ 8-5	小 結	195
§ 8-6	習 題	195
第九章	顯示發生器	196
§ 9-1	顯示發生器的基本概念	196
§ 9-2	光柵掃描顯示發生器	198
§ 9-3	顯示發生器的存儲器	201
§ 9-4	顯示發生器的定時	205
§ 9-5	光 標	213
§ 9-6	小 結	216
§ 9-7	習 題	216

第一章

單 穩 (One-shots)

§ 1-1 單穩的基本概念 (Introduction to one-shots)

單穩的作用是能產生一種延續時間或脈衝長度可由設計者確定的輸出脈衝。單穩常被用於定時或控制數字系統中事件的次序。

單穩本質上是一種只有一個穩定態的觸發器。和觸發器一樣，它有兩個輸出 Q 和 \bar{Q} 。通常它是處在“清除”狀態 (CLEAR state)，即 $Q = 0$ 而 $\bar{Q} = 1$ 。當施加一觸發脈衝 (Trigger, 對 7400 集成電路為一脈衝邊)，單穩就翻轉到“1”狀態。它將停留在此狀態一段時間（該時間的長短取決於和它相連的電阻和電容），然後就翻轉回到“0”狀態。單穩的“1”狀態稱作準穩態 (Quasi-stable state)，這是因為當輸出脈衝時間到期時，它必須回到“0”狀態。如果一個單穩連續地處於“1”狀態，就說明集成電路本身或電路出了毛病。

觸發脈衝使單穩開始工作。如果當單穩處於“1”狀態時施加一些附加的觸發脈衝，這些脈衝將對單穩不起影響，除非單穩是可重新觸發的 (Retriggerable)。不可重新觸發的單穩也受到它們的佔空度 (Duty cycle) 的限制。它們被觸發後需要有時間來恢復。因此，不能太頻繁地施加觸發脈衝，以致單穩的導通時間 (ON time) 超過說明書所規定的佔空度。佔空度係由 (1-1) 式所定義，即導通時間和一個重複波形的總時間 (導通時間加斷開時間) 之比，如圖 1-1 所示。

$$\text{百分佔空度} = \frac{T_{\text{ON}}}{T_{\text{ON}} + T_{\text{OFF}}} \times 100 \quad (1-1)$$




圖 1-1 一個重複方波的佔空度。

當一個單穩的最大佔空度被超出時，其輸出脈衝將會不穩定 (Jitter)。這表示每個脈衝的寬度不是一個常數。

例 1-1 設計一個單穩以產生 $100\mu s$ 的脈衝，規定其最大佔空度為 75%。計算在兩次觸發之間須有的最小間隔時間。

解：由於最大佔空度為 75%，兩次觸發之間的最短時間為

$$T_{OFF} + T_{ON} = \frac{T_{ON} \times 100}{\text{百分佔空度}} = \frac{100 \times 100}{75} = 133.3\mu s$$


例 1-1 顯示該單穩在兩脈衝之間有 $33.3\mu s$ 時間來恢復。比較頻繁的觸發可能會導致輸出脈衝不穩，輸出脈衝的延續時間可能不全是 $100\mu s$ 。

§ 1-2 74121 單穩 (The 74121 one-shot)

最流行和最常用到的 TTL (晶體管—晶體管邏輯) 系列中的單穩是 74121，圖 1-2 為它的示意圖及功能表。圖 1-2a 中的“與非”門 (NAND gate) 及施密特觸發器“與”門 (Schmitt trigger AND gate) 是單穩的一部分，並不是外部門電路。為使單穩觸發從而產生一個輸出脈衝，必須在 Z 點 (見圖 1-2a) 處有一脈衝上升邊；Z 點是在 74121 集成電路內部，不能被工程師所利用。

74121 可以下述兩種方式之一被觸發：

1. 兩個 A 輸入或其中之一為低 (LOW)，而 B 輸入變高 (HIGH)。
2. B 輸入為高，一個 A 輸入變低，而另一個 A 輸入保持為高 (或者兩個 A 輸入同時變低)。



註：括號內的數字是插腳號數。

V_{cc} 在第14腳，她是第7腳。

(a) 電路圖

行數	輸入			輸出	
	A1	A2	B	Q	\bar{Q}
1	L	X	H	L	H
2	X	L	H	L	H
3	X	X	L	L	H
4	H	H	X	L	H
5	H	↓	H	↑	U
6	↓	H	H	↑	U
7	↓	↓	H	↑	U
8	L	X	↑	↑	U
9	X	L	↑	↑	U

(b) 功能表

圖1—2 74121 單穩電路圖和功能表。

§ 1—2·1 74121 單穩的觸發 (Triggering the 74121 one-shot)

74121 單穩的觸發在圖1—2b的功能表中已有詳細的描述。輸出或是在靜態 (Quiescent state)， $Q = 0$ 而 $\bar{Q} = 1$ ，表示單穩尚未被觸發；或是一些脈衝，表示輸入已成功地使單穩觸發。一行行地檢查該功能表可發現：

1. 第一行表示，如果輸入 A1 連續為低，而輸入 B 連續為高，則無觸發產生；這是因為通向內部“與”門的兩個輸入全是高。因此，門輸出連續為高，在 Z 點沒有脈衝邊發生。結果，單穩不觸發。這個狀態和 A2 輸入的電平或跳變無關。由於 A2 輸入不影響輸出，故在功能表上用一個 X 表示無關連。

2. 第二行本質上和第一行相同。如果 A2 連續為低，而 B 連續為高，則不管 A1 輸入端發生些什麼，單穩均不觸發。

3. 第三行表示，如果 B 輸入為低，則單穩不能觸發，不論 A 輸入的狀態如何。如果通過“與”門的 B 輸入為低，則門輸出為低，Z 點不能接收到觸發單穩所必須的脈衝正向邊。

4. 第四行表示，如果 A 輸入全是高，則單穩也不能觸發。在此情形，內部“與”門的上面一腳總是有低電平，因此阻止單穩觸發。

5. 第五、六、七行表示如何利用 A 輸入來使單穩觸發。首先 B 輸

入必須為高。然後，如果 A 輸入中有一個是高，則另一個要變低（↓，第五、六行）；或者，如果兩個 A 輸入均同時變向低（第七行），則單穩觸發。

6. 第八、九兩行表示如何利用 B 輸入使單穩觸發。如果兩個 A 輸入或其中之一是低，則在 B 輸入端的一個正向脈衝邊（↑）將使單穩觸發。

§ 1- 2·2 定時 (Timing)

單穩的定時，或其輸出脈衝的寬度，取決於和它相連的定時電阻和電容。一般都需要在 74121 的第 10 脚和第 11 脚之間接上一個定時電容。脈衝越長，電容器的容量應越大。如果是用電解電容，則其正端必須接到 $R_{\text{ext}} / C_{\text{ext}}$ 輸入端（第 11 脚）。至於定時電阻，可有兩種選擇：

1. 將第 9 脚接到 V_{cc} 而利用內部的定時電阻（一般為 $2 \text{ k}\Omega$ ）。
2. 在 V_{cc} 和第 11 脚之間跨接一個外部的定時電阻。定時電阻必須在 $1.4 \sim 40 \text{ k}\Omega$ 之間，而第 9 脚必須空着不接。（不可以接到 V_{cc} ）


輸出脈衝寬度由下式給出：

$$t_w = 0.7 C_T R_T \quad (1-2)$$


式中 C_T 和 R_T 分別是定時電容和電阻的值。製造商也常提供一些表示輸出脈衝寬度和定時電阻電容的關係的曲線，但對於 74121 來說，式 (1-2) 使用起來更為簡單方便。

由於集成電路器件之間的差異以及商用電阻電容的誤差，測量到的脈衝寬度可能和用上式計算得到的值相差一些（最多為 20%）。建議讀者先利用計算所得的值（或者最接近的標準電阻電容值）來試接電路。然後，利用示波器作調試，以獲得較精確的脈衝寬度。

不用外部電容（在第 10 脚和 11 脚之間總是有一些雜散電容存在）並利用內部電阻，可得到最小輸出脈衝寬度。典型地，這樣做所得到的輸出脈衝寬度為 $30 \sim 35 \text{ ns}$ 。外部電容的最大容許值是 $1,000 \mu\text{F}$ （見製造商的說明書）。用最大外部電容及電阻所得之最大脈衝寬度為：



(a) 利用內部電阻



(b) 利用一個 $10\text{ k}\Omega$ 外部電阻

圖 1-3 用 74121 產生一個 $1\text{ }\mu\text{s}$ 脈衝的設計。

$$t_w(\text{MAX}) = 0.7 \times (1,000 \times 10^{-6}) \times (40 \times 10^3) = 28 \text{ 秒} \quad (1-2)$$

適當地選擇外部電阻和電容，可以得到在 30 ns 和 28 s 之間任意的脈衝寬度。要得到更長的脈衝寬度，可以建立一振盪器，並在其後接一個“除以 N”(Divide-by-N) 電路。

例 1-2 用一個 74121 產生 $1\text{ }\mu\text{s}$ 的輸出脈衝。利用：

(a) 內部定時電阻。

(b) $10\text{ k}\Omega$ 外部定時電阻。

求所需的外部電容。

解： (a) 內部定時電阻的值是 $2\text{ k}\Omega$ 。因此，

$$T = 0.7 R_T C \quad (1-2)$$

$$C = \frac{T}{0.7 R_T} = \frac{10^{-6}}{0.7 \times (2 \times 10^3)} = 714 \text{ pF}$$

電路如圖 1-3a 所示。

(b) 利用 $10\text{ k}\Omega$ 的外部電阻，有：

$$C = \frac{T}{0.7 R_T} = \frac{10^{-6}}{0.7 \times 10^4} = 143\text{ pF}$$

該電路的連接如圖 1-3b 示。

§ 1-2·3 佔空度的限制 (Duty cycle limitations)

單穩所需的恢復時間使它們必須滿足佔空度方面的要求，這在上一節中已提到過。佔空度依賴於定時電阻的值。對於集成電路 74121，如果用 $2\text{ k}\Omega$ 定時電阻，允許的最大佔空度為 67%；如果利用 $40\text{ k}\Omega$ 的外部定時電阻，則可上升到 90%。圖 1-3a 中的單穩有一個 $2\text{ k}\Omega$ 的定時電阻。因此，它的觸發脈衝必須相隔 $1.5\mu\text{s}$ 以上。這樣就允許至少有 $0.5\mu\text{s}$ 作恢復時間，最大佔空度為 67%。

如果超出了最大佔空度，單穩仍然觸發，但其脈衝寬度不再是穩定的。脈衝長度的變化稱作起伏。一般來說，這種起伏是不希望有的，因為通常要求單穩的輸出脈衝有一個特定的寬度。

§ 1-2·4 施密特觸發器輸入 (Schmitt trigger input)

74121 的 B 輸入是一個施密特觸發器輸入（注意在圖 1-2a 中“與”門上的滯後曲線符號），它對變化很慢的輸入起響應。A 輸入是普通 TTL 輸入，其變化應快於 $1\text{ V}/\mu\text{s}$ ，但 B 輸入則可以對慢至 1 V/s 的脈衝邊作出響應。結果，如果需要用慢變化波形來觸發一個單穩，則應把它們加於 B 輸入端。

§ 1-3 可重新觸發的單穩 (Retriggerable one-shots)

可重新觸發的單穩無論是在導通態或在靜止態均可對一個觸發脈




圖1-4 一個 $10 \mu\text{s}$ 可重觸單穩對於一系列觸發和清除脈衝的響應。

衝作出響應。如果當單穩在導通態時，有一個觸發脈衝出現，該脈衝將重置定時。單穩不會翻轉到斷開態，一直到最後一次觸發後又遇了一個脈衝寬度時為止。可重觸發的單穩比起 74121 有以下兩方面優點：

1. 它們的佔空度不受限制。（如果用一個有適當頻率的脈衝列去觸發它們，則此類單穩能連續地處於導通態。）

2. 它們有一個清除（CLEAR）輸入。清除輸入端的一個低信號將立即使單穩清除。

例 1-3 使一個可重新觸發的單穩定時以產生一個 $10 \mu\text{s}$ 脈衝。如果脈衝觸發是發生在 1 , 7 , 20 和 $23 \mu\text{s}$ 時，求其輸出：

(a) 如果沒有施加清除脈衝。

(b) 如果清除脈衝是施加在 12 , 22 和 $32 \mu\text{s}$ 時間。

假定觸發脈衝和清除脈衝寬度是很短的。


解：解答如圖 1-4 所示。

(a) 沒有清除脈衝，單穩由 $t = 1$ 到 $t = 17 \mu\text{s}$ （在 $t = 7$ 觸發後 $10 \mu\text{s}$ ）是處於導通（ON）態，由 $t = 20$ 到 $t = 33$ 也是處於導通，如圖 1-4a 示。

(b) 輸出由觸發脈衝置 1 的情況和 (a) 部分一樣，但當有清除脈衝發生時，它就清除到 0，如圖 1-4b 所示。

§ 1-3·1 74122 (The 74122)

74122 是單一的可重觸單穩，它是有 14 腳的雙列直插式組件




(a) 插脚接線圖

功能表				輸出		
清除	A1	A2	B1	B2	Q	\bar{Q}
L	X	X	X	X	L	H
X	H	H	X	X	L	H
X	X	X	L	X	L	H
X	X	X	X	L	L	H
X	L	X	H	H	L	H
H	L	X	↓	H	↑	↑
H	L	X	H	↓	↑	↑
H	X	L	H	H	↑	↑
H	X	L	H	↓	↑	↑
H	H	↑	H	H	↑	↑
H	↑	↑	H	H	↑	↑
L	X	H	H	H	↑	↑
↓	X	L	H	H	↑	↑

(b) 功能表

'122, '123
典型的輸出脈衝寬度和
外部定時電容的關係。



(c) 定時圖

圖1-5 74122 可重觸單穩。

(DIP)。其電路、功能表及定時曲線如圖1-5所示。內部定時電阻是 $10 \text{ k}\Omega$ ；當把第 9 脚接 V_{CC} 時就可以利用此電阻。定時電容連接在 11 脚和 13 脚之間（兩個 C_{EXT} 插腳）。如果要用外部電阻，可連在第

13 脚 ($R_{\text{EXT}}/C_{\text{EXT}}$) 和 V_{CC} 之間，同時使第 9 脚空着不接。外部定時電阻必須在 $5 \sim 50 \text{ k}\Omega$ 之間。

功能表(圖 1-5b)給出對 15 種可能的輸入條件的響應。對功能表要注意以下幾點：

1. 如果“清除”綫為低，輸出一定是置“0”。
2. 要使單穩觸發，需在內部 4 輸入“與”門的輸出端處有一個正向邊。
3. 任何輸入狀態，只要是使內部 4 輸入“與”門的輸出保持不變的，均不使單穩觸發。

B 輸入和清除輸入之間的本質區別是：B 輸入可以變低（當單穩被觸發）而不會使輸出脈衝結束。

為了選擇 74122 輸出脈衝的時間，可以如下去做：

1. 若 $C_{\text{EXT}} < 1,000 \text{ pF}$ ，利用圖 1-5c 的圖表。(對於脈衝寬度小於 $2 \sim 10 \mu\text{s}$ ，這樣做是正確的，取決於 R_T 。)
2. 若 $C_{\text{EXT}} \geq 1,000 \text{ pF}$ ($t_w \geq 2 \sim 10 \mu\text{s}$)，利用式 (1-3)。

$$t_w = 0.32 R_T C_{\text{EXT}} \left(1 + \frac{0.7}{R_T}\right) \quad (1-3)$$

式中 t_w 是以 ns 為單位的脈衝寬度， R_T 是以 $\text{k}\Omega$ 為單位的定時電阻，而 C_{EXT} 是以 pF 為單位的外部定時電阻。

例 1-4 有一個以 120 V , 60 Hz 的市電作為其電源的系統。設計一個電路來監控這些供電綫。如果交流市電失少了一個週期，就有一個蜂鳴器會連續發出聲音，直到有人按下復位按鈕時為止。

解：該設計如圖 1-6 所示，步驟如下：

1. 前級電路把 120 V 電源減至 TTL 電平 (10 V , 60 Hz)。施密特觸發器的輸出是 60 Hz 的方波，這表示它每隔 16.7 ms 就產生一個脈衝邊。
2. 如果把這些脈衝邊餽入一個 74122 可重觸單穩，該單穩的定時比 16.7 ms 略長(例如 20 ms)，則此單穩永不會被清除，除非是有一個週期被失落。
3. 可以用 74122 的內部定時電阻 ($10 \text{ k}\Omega$)。所需的電容為：

$$t_w = 0.32 R_T C_{\text{EXT}} \left(1 + \frac{0.7}{R_T}\right) \quad (1-3)$$

t_w 以 ns 為單位， $20 \text{ ms} = 20 \times 10^6 \text{ ns}$

R_T 以 $\text{k}\Omega$ 為單位， $R_T = 10 \text{ k}\Omega$

C_{EXT} 以 pF 為單位，




圖 1-6 市電漏失檢測電路。

代入 (1-3) 式得：

$$C_{\text{EXT}} = \frac{t_w}{0.32 R_T \left(1 + \frac{0.7}{R_T} \right)} = \frac{20 \times 10^{-6}}{(0.32) \times (10) \times (1.07)} = 5.84 \times 10^{-6} \text{ pF} = 5.84 \mu\text{F}$$

為了利用標準的電容器並允許有一定的誤差，可選用 $6 \mu\text{F}$ ($5 \mu\text{F}$ 和 $1 \mu\text{F}$ 並聯) 電容。

4. 當 74122 輸出變低，它使 74107 置 “1”。這使警報蜂鳴器被驅動。如果蜂鳴器的電壓和電流要求較高，可以通過一個緩衝器／驅動器而和 74107 緊耦合。如果失少了一個交流電週期，74122 的輸出變低而使 74107 置高。

5. 當按下按鈕，將使觸發器清除，並且把一個低電壓加到 74122 的輸入 A_1 和 B_1 。

6. 當釋放按鈕，將使 74122 觸發而電路回到正常的操作。注意如果交流電源工作不正常，則在 20ms 內可能又會使警鐘發聲。

§ 1-3·2 74123 (The 74123)

74123 是一個雙重的可重觸單穩，是有 16 個插腳的雙列直插式組件。電路及功能表如圖 1-7 所示。74123 是一種常用的集成電路，因為它在一塊電路片上有兩個單穩。為了達到這樣的組裝密度，內部邏輯已被簡化，而且沒有內部定時電阻。必須用一個 $5 \sim 50 \text{ k}\Omega$ 的外部定時電阻接在集成電路的 V_{cc} 和 $R_{\text{EXT}}/C_{\text{EXT}}$ 插腳之間。