


高档微机**硬件**

实用技术基础

王路敬 主编

徐旭 李玉珏 张桦 韩建军 编著

■ 万水计算机组装与维护系列 ■



中国水利水电出版社
www.waterpub.com.cn

万水计算机组装与维护系列

高档微机硬件实用技术基础

王路敬 主编

徐 旭 李玉珏 张桦 韩建军 编著

中国水利水电出版社

内 容 提 要

本书重点介绍高档微机硬件方面的基础知识。

围绕高档微机硬件方面的内容,全书共分十二章。第一章微型计算机概论,系统地介绍了高档微型计算机硬件结构;第二章重点介绍了 pentium 处理器内部结构、工作原理;第三章主要介绍了存储器的管理和保护;第四章着重说明高速缓存 Cache 工作原理、组织和操作;第五章介绍了微机的浮点结构及相应指令;第六章介绍了总线的类型、功能和仲裁;第七章介绍了高档微机的保护;第八章讲述了高档微机的输入/输出基本结构、控制方式和指令;第九章介绍了中断系统;第十章介绍微机常用的人机接口设备;第十一章介绍 A/D 和 D/A 转换;第十二章全面系统地介绍了与硬件密切相关的汇编语言程序设计。

本书适用于作为高等院校理工科各专业的本科或专科教材,也可作为计算机应用培训的教材或从事微机应用开发人员的参考书。

图书在版编目(CIP)数据

高档微机硬件实用技术基础/王路敬主编;徐旭等编著. —北京:中国水利水电出版社,1999.7

(万水计算机组装与维护系列)

ISBN 7-80124-400-1

I.高… II.①王… ②徐… III.微型计算机-硬件-基本知识
IV.TP368

中国版本图书馆 CIP 数据核字(1999)第 27991 号

书 主 作 者 出版、发行	名 编 者 中国水利水电出版社(北京市三里河路6号 100044) 网址: www. waterpub. com. cn E-mail: sale@waterpub. com. cn 电话: (010) 63202266 (总机)、68331835 (发行部)
经 售	全国各地新华书店
排 印 规 版 次 印 数 定 价	北京万水电子信息有限公司 北京市天竺颖华印刷厂 787×1092毫米 16开本 20.25印张 454千字 1999年7月北京第一版 1999年7月北京第一次印刷 0001—5000册 28.00元

凡购买我社图书,如有缺页、倒页、脱页者,本社发行部负责调换

版权所有·侵权必究

前 言

要真正把微机用好,尤其是用好高档微机,没有一些硬件方面的基础知识是不行的。实践证明,在深入进行一些系统开发方面的应用就更为需要硬件的知识,《高档微机硬件实用技术基础》一书试图为微机应用人员提供比较系统地、深入地了解高档微机硬件实用技术知识的途径。因为在繁花似锦的计算机图书市场上专门讲高档微机硬件实用技术基础方面的书还不多见,甚至极少。但从深入应用的角度上看,广大微机使用者和科技开发人员又很需要,这就萌生了写这本书的念头。

该书立足于当前流行的微机,兼顾计算机发展的新技术,以 Intel 系列高性能微机的硬件为基本内容,突出实用性为编写原则。全书共分十二章。第一章微型计算机系统概论,重点而又系统地介绍了微型计算机硬件结构;第二章 Pentium 系统原理,简述了当今微处理器结构中广泛采用的精简指令计算机(RISC)设计思想,重点介绍了 Pentium 处理器内部结构、工作原理;第三章存储器管理,高档微机都工作在 Windows 平台上,从 DOS 系统平台转到 Windows 系统平台存储管理机制发生了根本的变化,如何使 Windows 系统及其应用软件能工作的速度快,效率高,必须在内存的管理上下工夫。该章对存储器的结构、分段存储管理、段的转换、分页存储管理和页转换及其保护作了实用性的介绍;第四章 Cache 高速缓存技术,为了解决主存与 CPU 之间速度匹配问题,在微机存储系统中普遍采用了高速缓冲存储技术。该章重点对高速缓冲技术的机理作了介绍,对 Cache 操作和 Cache 系统配置等相关技术作了实用性说明;第五章浮点部件、第六章总线、第七章保护、第八章输入/输出、第九章中断、第十章人机接口、第十一章 A/D 和 D/A 转换,这七章均从实用的角度作了介绍;第十二章汇编语言程序设计。本书不仅对涉及微机硬件内容全面、深入地进行了讨论,同时对与计算机硬件密切相关的汇编语言程序设计作了通俗、精炼而又实用性的介绍。本书初稿的不少章节已多次作为相关专业的教材试用过,获得很好的效果。全书各章内容都是作者多年来教学实践,经过再次提炼而成,语言准确,内容丰富,条理清晰,具有很强的可操作性和实用性。

本书既可作为高等院校理工科各专业本科教材或专科学校相关专业学生的参考书,也可作为各类计算机应用培训的教材或从事微机应用开发科技人员的参考书。

参加本书编写的成员:第一、二、三章由张桦编写;第四、五、六章由韩建军编写;第八、九、十、十一章由李玉珏编写;第七章、第十二章由徐旭编写,全书由王路敬主编。

由于计算机硬件技术发展迅速,对新技术的跟踪、消化、理解和吸收难免有不妥或疏漏错误之处,恳请读者批评指正。

编者

于 1999 年春节

目 录

前言

第一章 微型计算机系统概论	1
1.1 微型计算机的发展	1
1.2 微型计算机硬件结构	2
1.2.1 单总线结构	2
1.2.2 面向 CPU 的双总线结构	3
1.2.3 面向主存储器的双总线结构	4
1.3 计算机数的表示	5
1.3.1 字符二进制编码	5
1.3.2 数值的表示	6
1.4 寄存器	10
1.4.1 通用寄存器	10
1.4.2 指令指针寄存器 EIP	11
1.4.3 标志寄存器	11
1.4.4 段寄存器	14
1.4.5 堆栈	15
1.5 运算器	16
1.6 控制器	17
1.6.1 基本功能	17
1.6.2 控制器的组成	17
1.7 存储器	19
1.7.1 存储性能指标	20
1.7.2 半导体存储器	20
1.7.3 磁记录存储器	22
1.7.4 光盘存储器	24
1.8 I/O 设备	25
1.8.1 输入设备	25
1.8.2 输出设备	26
1.9 微型机主要性能指标	29
第二章 Pentium 系统原理	30
2.1 RISC.....	30

2.2 寄存器	31
2.2.1 通用寄存器	31
2.2.2 段寄存器	33
2.2.3 堆栈的实现	34
2.2.4 标志寄存器	35
2.2.5 指针寄存器	36
2.3 CPU	36
2.4 寻址方式	38
2.4.1 立即操作数寻址	39
2.4.2 寄存器操作数寻址	39
2.4.3 存储器操作数寻址	39
2.4.4 有效地址计算	40
2.5 数据类型	40
2.6 流水线指令流及分支预测	42
第三章 存储管理	46
3.1 综述	46
3.1.1 存储器系统	46
3.1.2 存储器结构	49
3.2 分段存储管理	49
3.2.1 平台管理方式	50
3.2.2 保护方式下的平台方式	51
3.2.3 多段存储管理方式	51
3.3 段的转换	54
3.3.1 段寄存器	56
3.3.2 段选择符	56
3.3.3 段描述符	58
3.3.4 段描述符表	62
3.3.5 描述符表基址寄存器	63
3.4 分页存储管理	64
3.5 页转换	67
3.5.1 允许分页位	68
3.5.2 线性地址	68
3.5.3 页表	69
3.5.4 页表项	69
3.5.5 转换旁视缓冲存储器 TLB	71
3.6 页级保护	72
3.6.1 限定可寻址的范围	72

3.6.2 类型检查	72
3.7 保护方式下的多任务处理	74
第四章 Cache 高速缓存技术	75
4.1 Cache 存储器	75
4.1.1 基本概念	75
4.1.2 工作原理	76
4.2 Cache 存储器组织	79
4.2.1 直接映像及地址变换	79
4.2.2 全相联映像及其变换	81
4.2.3 组相联映像及其变换	83
4.3 Cache 操作	84
4.3.1 Cache 读数操作	84
4.3.2 替换算法	84
4.3.3 写入策略	85
4.4 Cache 系统配置	87
4.4.1 Cache 系统芯片	87
4.4.2 80386 微机中的 Cache 系统	87
4.5 82385 Cache 控制器	88
4.5.1 82385 结构及功能	88
4.5.2 82385 直接映像 Cache 系统	89
4.5.3 82385 两路组相联映像 Cache 系统	90
4.6 Cache 监视和协调	91
4.6.1 多处理机系统中 Cache 的一致性	91
4.6.2 80386/82385 系统总线监视功能	93
第五章 浮点部件	96
5.1 浮点部件结构	96
5.1.1 浮点部件	96
5.1.2 80387 协处理器	97
5.2 浮点部件寄存器	103
5.2.1 数据寄存器	103
5.2.2 状态字寄存器	104
5.2.3 控制字寄存器	105
5.2.4 标记字寄存器	106
5.2.5 指令指针和数据指针	107
5.3 浮点数据类型	108
5.3.1 二进制整数	108
5.3.2 十进制整数	108

5.3.3 实型数	109
5.4 浮点指令	110
5.4.1 数据传送类指令	110
5.4.2 非超越函数类指令	111
5.4.3 比较类指令	112
5.4.4 超越函数类指令	112
5.4.5 常数指令	113
5.4.6 控制指令	113
5.5 浮点流水线操作步骤	114
5.5.1 流水方式	114
5.5.2 浮点运算流水线	114
第六章 总线	116
6.1 总线基本概念	116
6.1.1 总线类型	116
6.1.2 总线功能	117
6.2 总线的数据传送	118
6.2.1 同步方式	118
6.2.2 异步方式	119
6.2.3 半同步方式	120
6.3 总线仲裁	120
6.3.1 集中式控制方式	121
6.3.2 分布式判优方法	123
6.4 CPU 总线	124
6.4.1 80386 总线性能	124
6.4.2 80386 总线周期	126
6.5 系统总线	127
6.5.1 EISA 总线标准	127
6.5.2 PCI 总线	131
第七章 保护	136
7.1 段级保护	136
7.2 段描述符及其保护	136
7.2.1 段描述符	136
7.2.2 保护检查	136
7.3 访问数据	138
7.4 控制转移	139
7.5 调用门描述符	139
7.6 操作系统指令	141

7.6.1	特权指令	142
7.6.2	敏感指令	142
7.7	指针指令	142
7.7.1	LAR 和 LSL 指令	142
7.7.2	VERR 和 VERW 指令	143
7.7.3	指针的有效性	143
7.8	页级保护	143
7.8.1	页表项的保护参数	143
7.8.2	两级页表组合保护	144
7.8.3	对页保护的超越	145
第八章	输入/输出	146
8.1	I/O 接口概念	146
8.1.1	I/O 接口的功能	146
8.1.2	I/O 接口基本结构	147
8.1.3	I/O 接口的控制方式	148
8.2	I/O 寻址	150
8.2.1	存储器映射方式	150
8.2.2	独立的 I/O 方式	151
8.3	I/O 指令	152
8.3.1	寄存器 I/O 指令	152
8.3.2	块 I/O 指令	153
8.4	I/O 保护方式	154
8.4.1	I/O 特权级 (IOPL)	154
8.4.2	I/O 允许位映像图	155
8.5	I/O 次序	156
8.5.1	使用专用 I/O 指令的特点	156
8.5.2	串行化指令	156
第九章	中断	157
9.1	中断基本概念	157
9.1.1	概念	157
9.1.2	中断功能	157
9.2	异常和中断	158
9.2.1	异常	158
9.2.2	中断	158
9.2.3	异常和中断的区别	159
9.3	异常和中断向量	159
9.4	允许和禁止中断	159

9.4.1	NMI 禁止后继中断	159
9.4.2	IF 控制 INTR	160
9.4.3	RF 禁止调试故障	161
9.4.4	MOV 和 POP 指令对 SS 操作时, 要屏蔽中断和异常	161
9.5	优先权	161
9.6	中断描述符表	162
9.7	中断过程和中断任务	164
9.7.1	中断过程	165
9.7.2	中断任务	167
9.8	异常代码	168
9.9	异常条件	168
9.9.1	中断 0: 除法错	168
9.9.2	中断 1: 调试异常	169
9.9.3	中断 3: 断点自陷	169
9.9.4	中断 4: 溢出自陷	170
9.9.5	中断 5: 界限检查	170
9.9.6	中断 6: 无效操作码	170
9.9.7	中断 7: 协处理器无效异常	170
9.9.8	中断 8: 双重故障	170
9.9.9	中断 9: 协处理器段超限	171
9.9.10	中断 10: 无效 TSS	172
9.9.11	中断 11: 段不存在	172
9.9.12	中断 12: 堆栈异常	172
9.9.13	中断 13: 一般保护异常	173
9.9.14	中断 14: 页故障	173
9.9.15	中断 15: 浮点错	174
9.9.16	中断 16: 对齐检查	174
9.9.17	中断 17: 机器检查	174
第十章	人机接口	175
10.1	键盘接口	175
10.1.1	PC 系列键盘特点	175
10.1.2	键盘的识别	175
10.1.3	工作原理及键盘接口	176
10.2	显示器接口	182
10.2.1	概述	182
10.2.2	显示器工作原理	182
10.2.3	显示器接口控制	187

10.3	打印机接口	189
10.3.1	非击打式印字机	189
10.3.2	击打式打印机	191
10.3.3	打印机接口控制	192
10.4	磁盘接口	195
10.4.1	软盘	196
10.4.2	软盘驱动器和接口控制	198
10.4.3	硬盘驱动器和接口控制	202
10.5	鼠标器接口	203
10.5.1	鼠标器基本工作原理	203
10.5.2	鼠标器种类	204
第十一章	A/D 和 D/A 转换	205
11.1	D/A 转换	205
11.2	D/A 转换主要性能指标	207
11.3	A/D 转换	207
11.3.1	逐次逼近型	207
11.3.2	双积分型	208
11.3.3	V/F 型 (电压-频率型)	209
11.4	A/D 转换主要性能指标	210
11.4.1	分辨率	210
11.4.2	转换精度	210
11.4.3	转换时间	211
11.5	A/D 转换常用芯片	211
11.5.1	A/D 转换器与 CPU 的接口	211
11.5.2	A/D 常用芯片的性能和使用方法	212
11.6	D/A 转换常用芯片	217
11.6.1	DAC 0832	217
11.6.2	DAC 1201	219
第十二章	汇编语言程序设计	221
12.1	基础知识	221
12.1.1	汇编语言的功能与特点	221
12.1.2	8086/8088 的寄存器组	222
12.1.3	8086/8088 的内部结构	223
12.1.4	存储器组织	224
12.2	8806/8088 的指令系统	226
12.2.1	寻址方式	226
12.2.2	标志寄存器	229

12.2.3	指令系统	230
12.3	80486 的指令系统	253
12.3.1	数据传送指令	253
12.3.2	算术运算指令	256
12.3.3	逻辑指令	257
12.3.4	串操作指令	258
12.3.5	控制转移指令	260
12.3.6	位操作指令	261
12.3.7	处理器控制和特权控制	262
12.3.8	支持高级语言的指令	263
12.3.9	保护方式指令	263
12.4	汇编语言格式	263
12.4.1	汇编语言的结构和格式	263
12.4.2	汇编语言中的符号和表达式	265
12.4.3	汇编语言语句	269
12.5	汇编语言程序设计的基本方法	277
12.5.1	概述	277
12.5.2	分支程序设计	277
12.5.3	循环程序设计	280
12.5.4	子程序	282
12.5.5	DOS 系统功能调用	286
12.5.6	文件管理	290
12.5.7	结构与记录	295
12.5.8	宏指令语句、重复汇编语句和条件汇编语句	297
12.6	汇编语言程序设计举例	304

第一章 微型计算机系统概论

1.1 微型计算机的发展

微型计算机出现于 70 年代初,是大规模集成电路发展的产物。在这以前,计算机的发展经历了电子管计算机时期、晶体管计算机时期、中小规模集成电路计算机时期。大规模集成电路于 1970 年研制成功,并开始以它作为计算机的主要功能部件。此时计算机进入了大规模集成电路时期,计算机的微型化成为可能。

微型计算机的发展是以微处理器的发展来表征的。将传统计算机的运算器和控制器集成在一块大规模集成电路芯片上作为中央处理单元(CPU),称为微处理器。微型计算机是以微处理器为核心,再配上存储器、接口电路等芯片构成的。

微型计算机一经问世,就以体积小、重量轻、价格低廉、可靠性高、结构灵活、适应性强和应用面广等一系列优点占领世界计算机市场并得到广泛应用,成为现代社会不可缺少的主要工具。

自从 1971 年第一台微处理器诞生以来,微处理器的性能和集成度几乎每两年提高一倍,而价格却降低一个数量级。微处理器发展到今天,大致经历了五代。

1971 年至 1973 年是第一代微处理器时期,典型产品有 Intel 公司的 Intel4004、4040、8008 等微处理器,字长为 4 位或 8 位,集成度约为 2000 器件/片,时钟频率为 1MHz。以第一代微处理器为核心构成的微型计算机称为第一代微型计算机。

1973 年至 1977 年是第二代微处理器时期。这一时期生产微处理器的厂家不断发展壮大,典型产品有 Intel8080、8085; Eilog 公司的 E80; Motorola 公司的 M6800、6802 以及 Rockwell 公司的 6502 等微处理器,字长为 8 位,集成度约为 10000 器件/片,时钟频率为 2~4MHz。由第二代微处理器为核心构成的微型计算机称为第二代微型计算机。

1978 年至 1983 年是第三代微处理器时期。在这一时期,微处理器进入了超大规模集成电路时代,在集成度、速度和功能方面取得了很大进展。这时期的典型产品有 Intel 公司的 8086、8088 和 80286, Motorola 公司的 M6800、M68010 以及 Zilog 公司的 Z8000 等,字长为 16 位,集成度达 10 万器件/片,时钟频率达 10MHz。由第三代微处理器为核心构成的微型计算机称为第三代微型计算机。

1983 年至 1992 年是第四代微处理器时期,典型产品有 Intel 公司的 Intel 80386、Intel 80486, Motorola 公司的 M68020 等微处理器,字长为 32 位,集成度达 50 万器件/片,时钟频率达 50MHz。由第四代微处理器构成的微型计算机称为第四代微型计算机。

1993 年以 Intel 公司推出 Pentium 微处理器芯片为标志,微处理器进入了第五代。Pentium 微处理器芯片其实就是人们常说的 80586,目前字长为 32 位,但从此展开了 64 位或准 64 位高档超级微型计算机的奏章。Pentium 微处理机芯片的集成度在百万器件/片以上,时钟频率达 166~

200MHz。以 Pentium 微处理器芯片为核心构成的微型计算机称为第五代微型计算机。

1.2 微型计算机硬件结构

从第一台电子计算机问世以来,它的更新换代实质上是硬件的更新换代。但无论如何变化,就其基本工作原理而言,都是存储程序控制的原理,其基本结构属于冯·诺依曼型计算机,即电子计算机至少应由运算器、控制器、存储器、输入设备和输出设备五部分组成。原始的冯·诺依曼机在结构上是以运算器和控制器为中心,但随着计算机系统结构的设计实践和发展,已逐步演变到以存储器为中心的结构。其基本结构如图 1-1 所示。




图 1-1 计算机基本结构

微型计算机的设计目标主要是考虑如何以较低造价的硬件组成系统,并具有较强的功能。而实现此目标的关键之一是如何进行数据信息的传送。为了克服数据信息在计算机各部件之间直接进行传送而造成的数据通路复杂、零乱、控制困难、扩展性差等缺点,目前微型计算机硬件结构普遍采用总线结构。

所谓总线,就是一组公共信息传输线路。它能为多个部件服务,可分时地发送与接收各部件的信息。目前在计算机系统中常把总线作为一个独立部件看待。总线的工作方式通常是由发送信息的部件分时地将信息发往总线,再由总线将这些信息同时发往各个接收信息的部件。究竟哪个部件接收信息,要由输入脉冲控制决定。总线的通路宽度是指能够一次并行传送的数据位数。

按照总线传送信息的方向,可把总线分为单向总线和双向总线。单向总线的功能是将挂在总线上的一些部件将信息有选择地传向另一些部件,而不能反向传送。双向总线则不仅能使任何挂在总线上的部件或设备有选择地接收由其他部件发出的信息,同时也能够通过总线有选择地向其他部件或设备发送信息。

根据总线传送信息的类别,可以把总线分为数据总线、地址总线和控制总线。数据总线用于传送程序或数据;地址总线用于传送主存储器地址码或外围设备码;控制总线用于传送各种控制信息。微型计算机比较典型的系统结构有以下几种。

1.2.1 单总线结构

单总线结构如图 1-2 所示。这是一种典型的微机硬件结构。系统的各个部件均挂在单

总线上,构成微机的硬件系统,所以又称为面向系统的单总线结构。在单总线结构中,CPU(微处理器)与主存之间、CPU与I/O设备之间、I/O设备与主存之间、各I/O设备之间都可以通过单总线交换信息。因此,这就可以将各I/O设备的寄存器与主存单元统一编址,统称为总线地址。于是,CPU就能通过统一的传送指令如同访问主存单元一样访问I/O设备的寄存器。单总线结构的优点是控制简单方便,易于扩充系统所配置的I/O设备,而且在主存与I/O设备交换信息时还允许CPU继续工作。




图 1-2 微机单总线结构

由于系统的所有部件和设备都挂在一组单总线上,而单总线又只能分时工作,即同一时刻只能在一对设备之间传送数据,这就使数据传输的吞吐量受到限制,这是单总线结构的主要缺点。

1.2.2 面向CPU的双总线结构

面向CPU的双总线结构如图1-3所示。双总线结构中有两组总线。一组总线是CPU与主存储器之间进行信息交换的公共通路,称为存储总线。CPU利用存储总线从主存储器取出指令后进行分析、执行,从主存储器读取数据进行加工处理,再将结果送回主存储器。另一组是CPU与I/O设备之间进行信息交换的公共通路,称为输入/输出(I/O)总线。各外围设备通过接口电路挂接在I/O总线上,接口是主机与外围设备之间的交换部分,它一般由暂存信息的缓冲寄存器及有关控制逻辑组成。




图 1-3 面向CPU的双总线结构

由于在 CPU 与主存储器之间、CPU 与 I/O 设备之间分别设置了一组总线，从而提高了微型计算机系统信息传送率。但是由于外围设备与主存储器之间没有直接的通路，要通过 CPU 才能进行信息交换。当输入设备向主存储器输入信息时，必须先送到 CPU 的寄存器中，然后再送入主存；当输出运算结果时，必须先由主存储器送入 CPU 的寄存器中，然后再送到某一指定的输出设备。这势必增加 CPU 的负担，CPU 必须花大量的时间进行信息的输入/输出处理，从而降低了 CPU 的工作效率，这是主要缺点。

1.2.3 面向主存储器的双总线结构

如图 1-4 所示，面向主存储器的双总线结构保留了单总线结构的优点，即所有设备和部件可通过总线交换信息，与单总线结构不同的是在 CPU 与主存储器之间，又专门设置了一组高速存储总线，使 CPU 可以通过它直接与主存储器交换信息。这样处理后，不仅使信息传送效率高，而且减轻了总线的负担，这是其优点。但硬件造价稍高。




图 1-4 面向主存储器的双总线结构

高档微机中通常采用这种面向主存储器的双总线结构。

系统总线是随着微型计算机结构不断改进而发展的，目前微型计算机系统中使用的系统总线有下列几种。

(1) ISA 总线。ISA (Industry Standard Architecture) 是工业标准体系结构总线的简称，是由美国 IBM 公司推出的 16 位标准总线、数据传输率为 8MB/s，主要用于 IBM-PC/XT、AT 及其兼容机上。

(2) MCA 总线。MCA (Micro Channel Architecture) 微通道体系结构总线是由美国 IBM 公司推出的 32 位标准总线。数据传输率为 40MB/s，适用于 PC386、486 等微型计算机。

(3) EISA 总线。EISA (Extended Industry Standard Architecture) 是扩展工业标准体系结构总线的简称，由 Compaq、HP、AST 等多家计算机公司联合推出的 32 位标准总线，数据传输率为 33MB/s，适用 32 位微处理器。

(4) VESA 总线。由视频电子标准协会 (Video Electronic Standard Association) 联合另外多家公司共同推出的全开放通用的局部总线 VL-BUS (Vesa Local Bus, 简称 VL) 总线。它的数据传输率为 132MB/s。这种系统总线是针对 PC486 微机开发的 32 位标准总线，可扩充至 64 位。

(5) PCI 总线。PCI (Peripheral Component Interconnect) 是外设互连总线的简称，是

由美国 Intel 公司推出的 32/64 位标准总线。PCI 总线是一种与 CPU 隔离的总线结构，并能与 CPU 同时工作。这种总线适应性强、速度快、数据传输率为 132MB/s，适用于 Pentium 微型计算机。

1.3 计算机数的表示

计算机的最基本的功能是对数据进行计算和处理加工。数在计算机中是以器件的物理状态表示。为了表示更为方便和可靠，在计算机中采用了二进制数字系统。或者说，计算机只认识二进制数。要使计算机处理的所有数都用二进制数字表示，所有的字母、符号也都用二进制编码来表示。下面让我们首先看看如何只用两个数字 0 和 1 表示任何字符。

1.3.1 字符二进制编码

大多数计算机用真正的二进制编码方法表示十进制数。多年来研制了许多编码方案，其中最流行的是二进制编码的十进制（BCD）方案。

BCD 方案：用 BCD 码，可以将十进制数的每一位转换成相等的二进制数，而不是将整个十进制数转换成纯二进制数的形式。所有十进制数对应的 BCD 码如图 1-5 所示。因为 8 和 9 需要 4 位二进制数表示、所以将所有十进制数都用 4 位 BCD 码表示。众所周知，用纯二进制数表示 202 等于 11001010，但是将 202 转换成 BCD 码，其结果为：202（10）的 BCD 码为 0010 0000 0010。

6 位 BCD 码：计算机设计者普遍采用 6 位、7 位或 8 位 BCD 字母数字型字符，来代替只有 16 种可能字符的 4 位 BCD 码，在 6 位 BCD 码中，四位 BCD 数字仍保留。但是包含了两个附加 D 的标志位，如图 1-6 所示。用 6 位二进制数，可以表示 64 个不同字符（ 2^6 ），这对十进制数字（10 个）、大写字母（26 个）及其他特殊字体和标点符号（28 个）进行编码已经够用。其中对应的标准 6 位 BCD 码字符如图 1-7 所示。

十进制数	BCD 码
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

图 1-5 BCD 码

标志位		数字位			
B	A	8	4	2	1

图 1-6 6 位 BCD 格式