


计算机硬件技术系列丛书



王 杰 等编
白玉铭 审

总线工控机系统及其应用



学苑出版社

计算机硬件技术系列丛书

VME 总线工控机系统及其应用

王杰等 编写
闫玉铭 审

学苑出版社

(京)新登字 151 号

内容简介

本书叙述由 VME 总线及其模板构成的系统和应用, 裨供广大读者参考。

需要本书的读者, 请直接与北京 8721 信箱联系, 邮编: 100080, 电话: 2562329。

计算机硬件技术系列丛书

VME 总线工控机系统及其应用

编 写: 王 杰等

审 校: 闫玉铭

责任编辑: 甄国宪

出版发行: 学苑出版社 邮政编码: 100032

社 址: 北京市西城区成方街 33 号

印 刷: 常熟市教育印刷二厂

开 本: 787×1092 1/16

印 张: 16.5 字数: 381 千字

印 数: 1~3000 册

版 次: 1994 年 1 月北京第 1 版第 1 次

ISBN7-5077-0823-5/TP·20

本册定价: 21.00 元

学苑版图书印、装错误可随时退换

前 言

VME(原文为 Versa Module Eurocard)总线,意思是以 VME 总线为基础的通用模块化欧式卡。由 Mostek, Motorola 和 Signetics 三家公司组成的制造者联合组织于 1987 年定义了 VME 总线的最初标准。VME 是在 Motorola in VERSA 总线基础上建立的。后来定义为 IEEE P1014 标准,该总线具有 32 位地址、32 位数据、主从结构、多主设备仲裁逻辑、优先级或矢量方式中断等特点,与其它总线相比,在抗干扰、可靠性方面具有很大优势。因此被工业控制界广泛接受和采用,但它的价格最昂贵,因此与人们熟悉的 PC 总线工控机相比,其市场占有率略显逊色。

本书旨叙述由 VME 总线及其模板构成的系统和应用,裨供广大读者参考。

在撰写本书时, Motorola 公司上海分公司的顾若平,王胜高和刘嘉功等三位先生提供了许多支持和帮助,在此表示诚切谢意。

参加本书编写的有王杰、张尧弼、陈平、李家滨、汪为农等同志,全书手稿,由闫玉铭同志审校。由于水平有限,时间仓促,书中难免有欠妥之处,敬希读者不吝指教。

编者谨识

1994. 4

目 录

前言

第一部分 概 述	(1)
第一章 工控机系统概述	(1)
第一节 工控机基本概念	(2)
第二节 工业标准总线	(3)
第二部分 VME 总线系统及协议	(6)
第二章 VME 总线概述	(6)
第一节 基本概念	(6)
第二节 VME 总线基本结构	(11)
第三章 VME 数据传输总线	(17)
第一节 DTB 基本概念	(17)
第二节 DTB 数据传输原理	(33)
第四章 DTB 仲裁原理	(46)
第一节 仲裁总线概述	(46)
第二节 仲裁总线工作原理	(48)
第五章 VME 优先中断总线	(61)
第一节 优先中断总线概述	(61)
第二节 优先中断总线工作原理	(64)
第六章 公用总线与电气特性	(80)
第一节 VME 公用总线	(80)
第二节 电气特性简介	(84)
第七章 VME 总线的发展	(87)
第一节 VXI 总线协议简介	(87)
第二节 VME64 总线协议简介	(92)
第三节 Futurebus+ 协议简介	(94)
第三部分 VME 总线工控机系统	(97)
第八章 VME 总线工控机系统	(97)
第一节 VME 总线工控机概述	(97)
第二节 Delta 系列计算机系统	(101)
第三节 操作系统	(108)
第四节 其它软件系统简介	(110)
第五节 调试软件系统	(113)
第九章 实时系统	(132)
第一节 实时系统产品简介	(133)
第二节 PSOS+ 简介	(135)
第三节 VMEexec 系统	(138)
第十章 VME 总线工控机模板	(143)
第一节 VME 总线模板概述	(143)

第二节	总控模板	(144)
第三节	存贮模板	(161)
第四节	SCSI 模板	(166)
第五节	彩色图形显示模板	(169)
第六节	串行通讯模板	(174)
第七节	VME 总线分析器模板	(177)
第八节	智能电机控制模板	(185)
第九节	数据采集模板	(186)
第十节	智能 I/O 通道模板	(189)
第十一节	网络接口模板	(192)
第十二节	协议转换模板	(205)
第十三节	消息传递协议 MPP 简介	(213)
第十一章	VME 总线容错机系统	(214)
第一节	容错系统概述	(215)
第二节	容错机体系结构	(217)
第三节	容错机软件系统	(223)
第四节	容错机总线接口及其子系统	(226)
第十二章	VME 总线模板化设计与性能分析	(233)
第一节	Petri 网概述	(233)
第二节	信号迁移图 STG 概述	(235)
第三节	基于 VME 总线多处理器分析及模块化	(239)
第四节	VME 总线主板接口(形式化)设计	(243)
第十三章	VME 工控机应用	(247)
第一节	VME 总线在工作站上应用	(247)
第二节	VME 工控机在信号处理方面应用	(247)
第三节	VME 工控机在大型机系统中应用	(249)
第四节	VME 工控机在分布式测控系统中应用	(251)
第五节	VME 工控机在 3 维图象实时分析中应用	(252)
主要参考文献		(254)

第一部分 概 述

在微计算机技术迅速发展的今天,微机系统与工作站、小型机以至大型机之间的界线已愈来愈模糊了,这种体系结构的“下移”反映了计算机体系结构发展的必然趋势。从传统的观点来看,微计算机技术的发展应是微处理器芯片、微机体系结构、微机总线系统以及微机操作系统等几个主要方面发展的综合效应。由于微处理器芯片设计方面在采用 CISC 基础上又采用了 RISC 技术,从而在工作频率、运行速度方面有了很大提高。如 1991 年出现的 Intel 80860xp,其浮点速度可达 150MFLOPS。据算,到了 2000 年,微处理芯片可达到 4000MIPS,而且 Intel 已在着手规划研制 20000MIPS 芯片。这种微处理机(采用 CISC 或 RISC 技术)CPU 速度的迅速提高,必将对微机的体系结构产生重大影响。因此在微机系统应用研究中将有四个主要研究问题:

其一:高速缓冲存储器(cache)与高速 CPU 的配合问题。包括 cache 的容量和控制方式等方面;

其二:高速总线和层次式总线结构设计研究;

其三:新型微机操作系统支持环境的增加和功能的加强。未来操作系统应支持多线索调度、Windows 功能、多机功能以及面向对象技术和多媒体等功能。从微机工作平台发展趋势来看,它必将由 MS-DOS/80X86 发展到 Unix/RISC,从而形成全球性各种计算机系列相互兼容的标准平台;

其四:多机系统的体系结构,互连网络,多机操作系统等方面研究。

这几个方面的研究是相辅相成、相互促进的。其中微机总线系统又占有相当重要的地位。总线系统设计的优劣将直接影响微机系统结构和 CPU 效率的发挥,从而影响整个微机系统的性能/价格比。未来的超级计算机和多处理机系统除 RISC CPU,超级流水的超标量结构以及与之相应的超级计算机支持环境以外,还选择高性能的高速总线和设计特定总线标准将成为十分重要的问题。从总线的发展史和应用情况来看,VME 型总线在总线家族中扮演着十分重要的角色,它在工作站、大型或小型计算机系统、容错计算机工业控制、集成制造、高速信息处理等领域均已得到了广泛的应用。据有关专家和厂商预测,在下个世纪的超级计算机中 VME 型总线也会占有较为重要的地位。在国外目前工业控制计算机产品中,基于 VME 总线的工业控制计算机还是占有相当比例,应用成功的实例也很多。为此,本书中将以 VME 总线为主线,介绍和讨论 VME 总线协议、工作原理以及相应的基于 VME 总线的工业控制计算机系统组成和应用,以使读者了解 VME 总线,以推动 VME 总线的进一步开发和应用。

第一章 工控机系统概述

工业控制计算机系统是以计算机为核心的实时检测与控制系统,其系统的基本组成就是现场信号采集和控制部分信号传输以及数据处理系统。它所形成的控制类型有开环型和闭环型。开环型是指实时检测和信息处理系统,而闭环型则是指实时控制系统,其最主要的特性就

是实时性和鲁棒性。

国际上工业控制计算机(简称工控机)的发展是从 50 年代开始的。60 年代至 70 年代初发展了小型工控机系统。70 年代中期开始,随着微电子技术、计算机技术、控制技术等的的发展,工控机发展十分迅速并走向了分布式体系结构为主的工控机系统阶段。当前集散系统控制站已逐步从彻底分散控制向适度集中控制和管理的方向发展。

国内的工控机发展走过了十分艰难的道路。从“六五”开始,国家通过宏观引导,工控机已列入我国计算机系列型谱中。就目前工控机发展状况来看它仍是处于起步阶段,虽有不少单位或公司从事这方面的开发和研究,但缺乏有影响力的主导产品。既无强大的工控机生产基地,也未形成工控机的规模经济。在“六五”期间,经过多次国内专家论证和政府宏观研究决策,认为可把我国工控机分为五大系列。即

- 一、工业控制功能模板(模块)系列;
- 二、集中型工业控制计算机系统;
- 三、分布式控制系统和集散型控制系统(DCS)
- 四、可编程控制器和数据装置;
- 五、工业自动测试系统。

这五个系列具有共同的特征,但也有各自特点。随着技术的发展与互相渗透,各系列的发将会出现相互推动、相互促进的发展局面。

在上述工控机系列中有一个共同的部分就是信息处理和功能控制的主控系统。这个主控系统主要以嵌入式处理模板和相对独立的计算机系统(如单板机,单片机,工作站或微机,小型机等)的形式为主。多数工控系统均涉及到基于某种工业标准总线的工控机。设计者根据工控机系统特点和实际控制的需求就可构成相应的工业控制系统。如基于 STD 总线工控机可根据实际工业控制对象的需求分别构成单机控制系统和多机控制系统(分布式或集中式控制)。从目前国际上工控机和应用情况来看,基于某种工业控制标准总线的工控机还是占有很大市场的,且具有广阔的应用前景。常用的工业控制总线有 S100,STD,Q-bus, Uersa, PC 系列总线(VISA,EISA,ISA 和微通道结构 MCA),VME 以及 Multi bus 等总线。它们各有其特点和适合于发展的领域。

本书主要以基于总线工控机为对象来讨论和描述其原理和技术。下面所提及的工控机均指基于工业标准总线的工业控制计算机。

第一节 工控机基本概念

基于工业标准总线工控机和通常所说的微机系统,小型机以及工作站系统既有相同之处,又各具特点。

以个人机为例来说,个人机 PC 在其应用领域主要用于办公自动化,它们具有计算机体系结构的一般共性,但由于其结构和性能难于满足工业过程控制现场(环境恶劣)所要求的特性。虽在控制领域中有所应用,但实践已证明它是不适应的,也不是最好的应用方案。为此,在市场上就出现了具有不同特点的工业控制 PC 机,它与普通 PC 机相兼容,但在结构和抗干扰性能方面有了相当大的改善,因此严格地说 OA 环境下的 PC 和工控 PC 机两者是有许多不同之处的。

从上述例子我们可以看出,工业 PC 机和普通 PC 机有下列几个异同之处:

一、从应用场合业说,两者主要应用场合不同,工业 PC 机主要应用于恶劣的工业控制现场;

二、实时性要求程度不同,工业 PC 机要求更高,这主要由工业实时系统所决定,对于可靠性来说,工业 PC 要求更高些;

三、两者的机械结构特性不同,工控机要求高;

四、两者的电气特性可相同,也可不同,这要取决于工业控制环境要求;

五、两者可以具有相同的计算机体系结构,兼容的硬、软件环境,这样有利于工控机应用系统的开发。这一点也正是工业 PC 机具有广阔的市场,并得到广泛应用的重要原因之一。

上述内容也正是目前基于标准总线工控机所具有的基本特性。只有这样的特性,它才有可能广泛应用于工业控制现场,才有可能随着计算机技术的发展进一步得以完善和发展。

目前工控机还尚未有准确的定义。我们认为可以从其主要特性和应用场合的角度来定义工控机。所谓工控机就是具有较强实时性和鲁棒性,并专用于工业控制领域的计算机/智能机系统。

基于工业标准总线的工控机种类主要根据其采用的工业标准总线来划分。常见的工控机有 STD 工控机,PC bus 工控机(简称 IPC),Multibus 工控机以及 VME bus 工控机等。

第二节 工业标准总线

所谓总线就是在一定协议(protocol)控制下相互交换信息的共同通路。这与一般书籍中所给出的总线定义有所不同。我们这里所给出的定义强调了信息传输中“协议”的控制作用。对于任何信息交换的系统均存在有相应的协议,所不同的仅仅是协议的复杂程度和协议的实现层次不同而已。

从信息传输时各信息位之间关系来看,总线可划分为并行总线和串行总线。串行总线主要用于系统之间、长距离的信息传输;而并行总线则适用于近距离信息快速传输。我们这里所讨论的工业标准总线指的是计算机内部的并行总线。

总线的基本组成为:地址总线、数据总线和控制总线。总线的主要特性(如频带宽度等)都起着决定性作用。如地址总线和数据总线宽度,信息传输控制协议(与控制总线相关)。因此对总线系统的研究除了电气特性外,还需对总线宽度和控制协议进行研究和选择,以使其达到理想的带宽满足实际计算机系统的需求。

随着工控机应用范围的扩大。实际工业控制和工业信息处理系统对工控机的处理速度、实时响应速度提出更高的要求。对处理速度和实时响应速度的提高,首先就是要解决处理器芯片速度问题。从 80 年代后期开始,RISC 和 CISC 技术的成熟,使得 CISC 和 RISC 处理器芯片已从实验室研究阶段走向工业产品的生产阶段。随之而来的问题就是采用何种体系结构支持 CISC 或 RISC 处理器,经过长期的实践和研究,通常采用多级 cache,片内 cache 专用存贮管理单元 MMU,管道与指令单元等方法来匹配处理器的速度,但无论采用何种机制来匹配,其中最主要的一个问题就是如何在高速 CPU 和存贮器或 cache 或 I/O 设备之间建立或选择一个高速的总线来传输信息。总线选择或设计的好坏也会直接影响系统效率和各模块之间的速度匹配。若选择得不好,总线也会成为计算机系统中信息传输的“瓶颈”,如何选择或设计高速度总线系统已成为国际上各大计算机厂商努力解决的问题。过去的 AT 总线,Multibus- I, VME 总线,以至 EISA 和 MCA 总线的速度已不能满足未来计算机发展需求。

目前国际上已采用或正在推出的总线标准有:MCA 型(A,B,C,D)总线,VME 型(VME 总线,VXI 总线,VMX 总线,VME64 总线以及 Future bus⁺)总线,AT 总线,EISA 总线,ISA 总线,VESA 总线,Multibus I / II,STD 型总线(STD 总线,STD32 总线来),DYNABus,SBus 等等。其中 AT 总线,EISA,MCA 低档型号主要用于微机,MultiBus I / II,VME 总线,STD 总线主要用于工业控制机,VME 型多用于工作站,EISA,MultiBus- II 和 VME64 也可用于多机系统。据有关专家预测 MCA 型和 VME 型等高档总线将用于未来的超级微机系统。

那么未来总线应具有哪些主要特性呢?我们认为其应具有如下几个基本特性:

一、能够支持多处理器/多处理机系统,以利于并行和分布式处理;

二、具有较宽的数据和地址位数。从目前总线位数来看,它已由 8 位,16 位发展到 32 位,64 位;

三、具有有效的成块传送和突发性传输功能。这有利于达到或接近所设计或选择的总线带宽;

四、解决总线实现工程性问题。如传输延迟、抗干扰等。

上述一些工业标准总线各有其特点,但从发展趋势来看,VME 型高档总线(如 VME64、Futurebus⁺)、MCA 型高档总线(B,C,D)、SBus(A,B)总线等将可能成为未来超级微机、工控机首选总线之一。特别是 VME 型总线,它具有较高的带宽、灵活的数据/地址通路,多处理器支持功能,丰富的中断机制和故障的快速检测能力等性能。诚然,这并非是说,VME 型总线一定是未来计算机的优选总线,而只是期望值很大而已。这还要取决于其相应产品、系统应用和普及程度以及价格等因素。

从目前 VME 总线产品来看,已有象 Motorola、Force Computer 等公司在研究和生产 VME 工控机及相应产品,且在相应的工业应用领域(工业过程控制,图象处理,CIMS 等)得到应用,其相配套的软件环境也很丰富,这些都会使得 VME 总线在工控领域占有不可忽视的地位。

由于 VME 总线是 VXI 总线,VME64 总线,以及 Futurebus⁺总线的基础。因此本书主要介绍 VME 总线协议和 VME 型总线类模板、产品和所采用的技术,以使读者对其有较为深入的了解。

表 1-1 为目前几种 32 位总线性能比较。

	VMEbus	Multibus 11	STD 32	NoBus	Futurebus +	EISA	MCA
Bus protocol	Asynchronous	Synchronous 10-MHz clock	Asynchronous	Synchronous 10-MHz clock	Asynchronous Packet-Switched	Synchronous 8.33-MHz clock	Asynchronous
Data path Primary Secondary Justification	Nonmultiplexed 16 bits 8,16 16-bit justified	Multiplexed 32 bits 8,16,32 16-bit justified	Multiplexed 8 bits 8,16,32	Multiplexed 32 bits 8,16,32 Nonjustified	Multiplexed 64 bits 32,128,256 Nonjustified	Nonmultiplexed 8,16,32 System transi- tion	Nonmultiplexed 16 bits 8,16,32 Nonjustified
Address space Primary Secondary	2 ²⁴ 2 ³²	2 ³² None	2 ⁴ 2 ³²	2 ³² None	2 ⁵⁴ 2 ³²	2 ³² Upper 8 bits inverted & pul- lied up	2 ²⁴ 2 ³²
Bus interface	TTL mixture of 48- & 64-mA 3- state & open col- lector	TTL mixture of 48- & 64-mA 3- state & open col- lector	TTL at of 24 mA with 3-state & open collector	TTL mixture of 48- & 64-mA 3- state & open col- lector	BTL so . mA (Backplane Transceiver Logic)	TTL mixture of 24- & 5-mA 3- state & open col- lector	TTL mixture of 24-mA 3-state & open collector
Interface silicon	Multiple sources	MPC, MPI	intel EISA chip set incl bus mas- ter others	T1	Vanety Planned	inter EISA chip set incl bus mas- ters others	Buil Micral of America
Parity	None	Required	None	Optional	Required	None	None
Interrupt lines	7	0	2 dedicated, 15 slot-specific	0	0	11 on bus, 15 total	11
Virtual inter- rupts	Via location monitors	Supported	Not supported	Supported fur- ther specified in separate docu- ment	Via arbitration messages	Not specified	Supported
Message passing	Via vendor-spe- cific devices	Fully supported	Not supported	Not supported	fully defined (optional)	Not defined (lock cycles supported)	Not supported
Arbitration	4-level daisy chain RR & priority	Distributed, synchronous central clock	Local to permanent mas- ter	Distributed, synchronous central clock	Round robin, priority, first- come first served	Centralized synchronous central clock	Central arbitration, IS levels
Cache Write-through Write-back	Limited capabili- ty Not supported	Limited capabili- ty Not supported	Limited capabili- ty Not supported	Limited capabili- ty Not supported	Fully Supported Fully supported	Fully Supported but dependent on system implementation	Not supported
Board area Primary Secondary Other	373 cm ² 160 cm ²	513 cm ² 220 cm ²	170 cm ²	1.027 cm ²	373 cm ² 513 cm ² 1.467 cm ²	317 cm ²	250 cm ²
Power rails (V)	-5, +5, bat- tery, -12, +12	-5, +5, bat- tery, -12, +12	+5, -12, +12, battery	-5, 2, +5, - 12, +12	+5, +3.3+24, -24	+5, -5, bat- tery, +12, -12	+5, -12, -12
Autoconfig- uration	Not supported	Fully supported at power-up only	Fully supported	Fully supported	Fully supported at any time, in- cluding live in- sertion	Fully supported at boot time only	Fully supported
Live insertion	Not available	Not available	Not available	Not available	Fully Supported	Not available	Not available
Broadcast (Writes to mul- tiple slaves)	Not supported	Message specs only, not sup- ported in memo- ry or I/O space	Not supported	Not supported	Broadcast on any write transaction	Not supported	Not supported
Broadcast (reads from multiple slaves)	Not supported	Not supported	Not supported	Not supported	Broadcast on any read transaction	Not supported	Not supported
Bus diagnostics Debugging	Limited capabili- ty	None	None	None	full handshake broadcast mode full extender board capability	Dependent on system implementation	Adapters may be disabled by diag- nostic routines
Monitor/snoop	None	Clocked for easy, logic-anal- yzer inspection	Clocked for easy logic-analyzer inspection	Clocked for easy logic-analyzer inspection	Fully sync con- nection crase to allow inspection of address trans- fer, slave inter- vention capabili- ty		None

第二部分 VME 总线系统及协议

随着计算机体系结构、CPU 等方面设计技术的提高,VME 总线必将成为性能优良、I/O 吞吐能力强、应用最为广泛的开放式总线之一。由于其高可靠性和实时性等特性,使得其在工业过程控制,高速数据采集与处理,实时仿真和模拟,办公自动化等领域将获得广泛的应用。

本部分主要讨论和描述 VME 总线的基本概念,基本原理以及相应的总线协议,以使读者较为深入地理解和掌握 VME 总线协议的基本内容。最后再介绍其它 VME 类总线(如 VXI、VME64 等)。

第二章 VME 总线概述

VME 总线是 1981 年由 Motorola、Mostek、Thomson 等几个大公司在 VERSA 总线和欧洲板(Eurocard 或 Euroboard)结构基础上提出的。它是国际上最早的开放式 32 位标准总线。它于 1986 年正式被 IEC(国际电子组织)制定为 IEC 总线规范。1987 年被 IEEE 接收为 IEEE 1014 规范(ANSI/IEEE STD 1014-1987)。直到 1991 年 IEEE 制定了 64 位 VME 总线标准规范 IEEE 1014 Rev. D。为了有力推广 VME 总线,国际上于 1984 年成立了 VITA(VMEbus International Trade Association)协会,并于 1989 年在 VITA 基础上成立了 VFEA 协会。

IEEE 1014-87 标准是在 VITA 协会提出的 VME 总线规范(Specification)和 IEC 297 规范基础上制定的。其中 VME 总线功能模块描述是取自 VME 总线规范,而 VME 总线机械特性描述则是取自 IEC 297 中欧洲板(Euroboard)结构形式的说明。因此,本部分所讨论和描述的 VME 总线协议是基于 ANSI/IEEE STD 1014-1987、IEC 821 和 IEC 297 标准,且仅供读者了解或掌握 VME 总线系统协议的基本概念,基本原理和技术,由于 VME 总线标准仍在不断修改和制定,所以,对本部分中错误和按本部分制作的产品概不负责。

第一节 VME 总线基本概念

VME 总线是用于实现信息传输的公共通路。VME 总线是基于 VERSA 总线和欧洲板(Euroboard)所设计的总线。它是 Versa Module Europa 一词的缩写。

当初 VME 总线是针对 16 位和未来的 32 位微处理机而设计的,现在小型机和小巨型计算机也采用了 VME 总线。

VME 总线在采用单总线连接器(P1/P2)时(即单高度欧式卡 single height Eurocard),为 96 条信号线,支持 16 位数据线,24 位地址线;而在使用双总线(P1 和 P2)连接器结构(即双高度欧式卡 Double height Eurocard)时,则支持 32 位数据线,此时有 128 条信号线,可支持四个主 CPU 模块并行工作。VME 总线采用开放式总线结构,其最大理论传输率可达 40MBPS,新型的 VME 总线的最大实际传输率已达到 30Mbps。VME 总线的所有传输均采用异步控制方式,地址和数据均以非多路复用(non-Multiplex)的并行方式传输。

一、VME 总线种类及特性

VME 总线主要由四组总线构成即数据传输总线 DTB(Data Transfer Bus),仲裁总线(Arbitration Bus),优先中断总线(Priority Interrupt Bus)以及公用总线(utility-Bus)。数据传输总线 DTB 主要用于传输地址和数据信号,它包括数据线、地址线以及正确传输信号的控制线;仲裁总线主要用于多处理器对总线资源占用权的裁决;优先中断总线主要用于突发事件(占用总线请求,请求传输等)响应和处理,它同样也支持多处理器系统;公用总线主要用于给各 VME 总线系统中功能模块提供服务(时钟驱动,监视差错检测等)。

从目前 VME 总线家族来说,它已有 6 种具体总线协议即:

(一) 1983 年制定的存储器扩展 VME 总线标准即 VMX 总线(VMEbus memory Extension);

(二) 1985 年制定的高速 I/O VME 总线子系统,即 VSB 总线(VME Subsystem Bus-VSB);

(三) 1988 年制定的对仪器/仪表扩展 VME 总线即 VXI 总线(VMEbus Extension for Instrumentation-VXI);

(四) 1989 年制定的 VME 总线的未来总线 Futurebus⁺;

(五) 1991 年制定的 VME64 总线标准;

(六) 就是 VME 总线标准本身,它是上述 5 种类型协议的基础。

有关上述前 5 种总线协议我们将在本部分的最后一章介绍。我们这里主要描述 VME 总线协议。

VME 总线具有四大主要特点:

(一) 高性能性即它采用了独立的 32 位地址和 32 位数据总线(非复用总线),总线的带宽可达 40MBPS(它也可支持 8 位,16 位数据传输,即可满足各种不同速度);

(二) 并行性。VME 总线支持面向多主设备(即多 CPU 板,智能板)的并行处理,建立了一套完整的总线仲裁机制,从而很好地解决了总线资源的分配问题;

(三) 实时性。VME 总线具有优异的中断处理机构,从而使得该总线具有高速的实时响应能力;

(四) 可靠性。VME 总线的模板结构具有良好的抗震动,抗冲击能力,目前这种结构已成为工业界的标准。

二、VME 总线系统基本术语

(一) 机械结构术语:

• VME 总线底板(VMEbus BACKPLANE)

一块带有若干 96 脚插座,并在脚间提供信号通路的印刷电路板。某些 VME 总线系统只有一块称为 J₁ 底板的印刷电路板,它给出基本运行所需的信号通路;另一些 VME 总线系统还具有另一称为 J₂ 底板的可选印刷电路板,它给出了附加的 96 脚插座和信号通路,以满足宽数据,地址传输的需要;还有一种印刷板,它包括了 J₁ 和 J₂ 两个底板所具有的信号插座及连接。

• 板(BOARD)

一块印刷电路板。它汇集了许多电子器件,且带有一个或者两个 96 脚插头,这些插头可插到 VME 总线底板的插座内。

• 槽(SLOT)

底板上的一个空位。在该位置上可将一块板插进 VME 总线的底板。如果某 VME 总线系统具有 J₁ 和 J₂ 两块底板的话(或者是 J₁/J₂ 复合底板)则每一槽给出两个插座,每一插座为 96

脚,如果系统只有 J₁ 底板,则每一槽给出一个 96 脚插座。

- 机箱(SUBRACK)

一个刚性框架。它为插入底板的那些板提供机械支撑,并确保插入连结顺序适当,使邻近的板互不接触。机箱还有引导冷风流过系统的作用,此外它还保证了插入的板不会因震动、冲击而自行脱开底板。

(二)功能结构术语




图 2-1 本手册所定义的系统要素

- 底板接口逻辑(BACKPLANE INTERFACE LOGIC)

是一种特殊的接口逻辑。它归纳了底板的各种特性:它的信号线阻抗、传输时间、端接值等。基于底板的最大长度和最多板槽数,VME 总线技术规范为设计这一逻辑规定了一些明确的规则。

- 功能模块(FUNCTIONAL MODULE)

是一个电子电路的集合体。它装在某一块 VME 总线的板上,并协同完成一个任务。

- 数据传输总线(DATA TRANSFER BUS)

VME 总线底板给出的四条总线之一。数据传输总线使主模块(MASERS)能在其本身和从模块(SLAVES)间传送二进制数据(数据传输总线通常缩写成 DTB)。

- 数据传输总线周期(DATA TRANSFER BUS CYCLE)

是一个 DTB 信号线上电平跃迁的序列。它导致在一个主模块和一个从模块间传输一个地

址或者一个地址和数据,数据传输总线周期被分作两个部分,地址广播和其后的零个或多个数据传输。VME 总线系统有七种数据传输总线周期的类型。

- 主模块(MASTER)

一种为了在它本身和从模块间传输数据而启动 DTB 周期的功能模块。

- 从模块(SLAVE)

一种功能模块。它检出由主模块启动的 DTB 周期,当这些周期指定由它参加时,它在其本身与主模块间传输数据。

- 地址监视器(LOCATION MONITOR)

一种功能模块。它监视 DTB 上的数据传输,以检查需观察的地址。当对指定的地址中的一个进行存取时,地址监视器便产生一个板内(On-board)信号。

- 总线定时器(BUS TIMER)

一种功能模块。它测量在 DTB 上每一数据传输所化的时间长度,并且一旦传输时间过长的话就结束 DTB 周期。如果没有本模块,则主模块若试图对一不存在的从模块地址发送或者获取数据时,便会无休止的等待。总线定时器可通过结束 DTA 周期去有效地防止这类现象的发生。

- 优先中断总线(PRIORITY INTERRUPT BUS)

VME 总线底板给出的四条总线之一。优先中断总线允许中断器模块(INTERRUPTER)向中断处理器模块(INTERRUPT HANDLER)发送中断请求。

- 中断器(INTERRUPTER)

一种功能模块。它在优先中断总线上产生一中断请求,然后当中断处理器请求它时给出状态/标志(STATUS/ID)信息。

- 中断处理器(INTERRUPT HANDLER)

一种功能模块。它检出由中断器产生的中断请求后,通过询问状态/标志信息来响应这一请求。

- 菊花链(DAISY-CHAIN)

一种特殊的 VME 总线信号线,用于在板与板之间传送一个电平信号。它始于第一槽而终结于最后一槽。VME 总线中,有四条总线授权菊花链和一条中断确认菊花链。

- 中断确认菊花莲驱动器(IACK DAISY-CHAIN DRIVER)

一种功能模块。每当中断处理器确认一个中断请求时,它便激活中断确认菊花链,在多个中断器提出中断请求的情况下,该菊花链保证了只有一个中断器可用其状态/标志信号作响应。

- 仲裁总线(ARBITRATION BUS)

VME 总线底板给出的四条总线之一。该总线允许一个仲裁器模块和几个请求器模块(REQUESTERS)协调使用 DTB。

- 请求器(REQUESTER)

一种功能模块。它驻留在主模块或中断处理器的板上。一旦它的主模块或中断处理器需要 DTB 时,它便请求使用 DTB。

- 仲裁器(ARBITRATOR)

一种功能模块。它从请求器模块接收总线请求,并在一个时刻仅向一个请求器授权控制 DTB。

- 共用总线(UTILITY BUS)

VME 总线底板给出的四条总线之一。该总线的各种信号线给出周期性定时信号,并协调 VME 总线系统的“上电”和“停电”操作。

- 系统时钟驱动器(SYSTEM CLOCK DRIVER)

一种功能模块。它在共用总线上给出一个 16 MHz 的定时信号。

- 串行时钟驱动器(SERIAL CLOCK DRIVER)

一种功能模块。它给出一周期性的时序信号去同步 VMS 串行总线的运行(虽然 VMS 总线技术规范定义了一个供 VMS 串行总线使用的串行时钟驱动器,并为 VMS 保留了两条底板信号线,但 VMS 串行总线规约仍与 VME 总线完全独立)。VMS 是符合 IEEE 1132 协议。

- 电源监视器模块(POWER MINITOR MODULE)

一种功能模块。它监视供给 VME 总线系统的主电源的状态。当电源超出系统可靠工作所要求的许可范围时,它就发出信号。由于大多数系统是由交流电源供电的,所以电源监视器一般应能在交流电源线上检出“低落”或“丢失”状态。

- 系统控制器板(SYSTEM CONTROLLER BOARD)

插于 VME 总线底板 1 号槽上的模块板。其上装有一个系统时钟驱动器、一个仲裁器、一个中断确认菊花链驱动器和一个总线定时器。有的还带有一个串行时钟驱动器、一个电源监视器,或者两者均带。

三、VME 总线基本周期类型

VME 总线系统有 7 种基本周期类型。

- 读周期(READ CYCLE)

用于由一个从模块向一个主模块传输 1、2 或 4 字节数据的一种 DTB 周期。在主模块广播一个地址和一个地址修改码时,该周期开始每一从模块均捕获该地址修改码和地址,并检查是否应由它去响应该周期。如果是它,便从它的内部存储器中取出数据,将其置于数据总线上。并确认这一传输,然后由主模块结束这一周期。

- 写周期(WRITE CYCLE)

用于由一个主模块向一个从模块传输 1、2 或 4 字节数据的一种 DTB 周期。在主模块广播一个地址和地址修改码,并将数据置于 DTB 上时,该周期开始。每一从模块均捕获该地址和地址修改码,并检查是否应响应该周期,如果响应,便将数据存放起来,然后确认这一传输,此后再由主模块结束这一周期。

- 数据块读周期(BLOCK READ CYCLE)

用于由一个从模块向一个主模块传输一个 1~256 字节数据块的一种 DTB 周期。一旦开始数据块传输,则主模块在全部字节传输完之前均占用 DTB。本周期与一串读周期不同。在本周期中,主模块仅广播一个地址和地址修正码(在周期开始时给出),从模块在每次传输之后均会自动增加地址,从而使数据从一个连续的地址单元获取。

- 数据块写周期(BLOCK WRITE CYCLE)

用于从一个主模块向一个从模块传输一个 1~256 字节数据块的一种 DTB 周期。数据块写周期与数据块读周期十分相似,它使用一连串 1、2 或 4 字节数据传输完成,且主模块在全部字节传输完之前不释放 DTB。本周期与一串写周期不同。在本周期中,主模块仅广播一个地址和地址修改码(在周期开始时给出),从模块在每一传输之后均会自动增加地址,从而使数据存入连续的地址单元。

• 读-修改-写周期(READ-MODIFY-WRITE CYCLE)

是一种 DTB 周期。在此 DTB 周期中,主模块对一从模块单元既读且写,并在读、写期间不允许其它主模块对此从模块单元进行存取。本周期在多处理器系统中是非常有用的。在这类系统中,某些存储器单元用作标识,因而可采用该周期实现标识的识别和修改。

• 单纯寻址周期(ADDRESS-ONLY CYCLE)

一种 DTB 周期。它仅由一个地址广播操作组成,没有任何数据传输,所有的从模块均不对单纯寻址周期进行确认,且主模块也无需等待确认信号便可结束本周期。

• 中断确认周期(INTERRUPT ACKNOWLEDGE CYCLE)

一种 DTB 周期。它由中断处理器启动。一旦中断处理器检出一个从中断器发出的中断请求,则控制 DTB 并产生本周期,然后从一个中断器读得一个状态/标识信息。

由上述的数据读/写周期可知,在数据传输过程中,主模块控制整个传输周期的启动和结束。这是 VME 总线信息传输的重要特点之一。即主-从控制方式。另外,中断确认周期中,中断器所传送的状态/ID 信息,可用于具体传输协议的命令/响应实现。

第二节 VME 总线基本结构

如图 2-2 所示为 VME 总线功能模块框图。图中只给出 VME 总线系统中的基本模块,用户在设计 VME 总线模块时,可根据实际要求和 VME 基本协议规则灵活地组合这些功能模块。




图 2-2 VME 总线功能模块框图

VME 总线的功能结构可分为 4 类,每类均由一条总线和相关的功能模块组成这,些功能模块在一定控制机制作用下协调工作以完成特定任务。

总的来说,VME 总线的 4 类功能结构为:数据传输类,DTB 仲裁类,优先中断类以及共用类。

(一) 数据传输类

设备在数据传输总线(DTB)上传输数据,DTB 由数据和地址通路及关联的控制信号组