

半导体表面钝化会议资料汇编

一九七五年

前　　言

在批林批孔运动深入、普及、持久开展的大好形势下，在全国贯彻中央（74）21号文件抓革命、促生产的大好形势下，全国半导体器件表面钝化技术经验交流会于一九七四年十一月在苏州市召开。这次会议得到各参加单位的大力支持，会上收到技术资料60余份。

这次会议交流主要内容有氮化硅钝化膜、三氧化二铝钝化膜、磷硅玻璃和磷铝玻璃钝化膜、氯化氢处理氧化膜四个专题，包括钝化膜的制备、性质、应用和测试等。为了及时交流、推广这些先进技术和工艺，促进半导体器件的发展，我们决定将有关资料选编成册，供有关单位参考。

由于篇幅所限，只能选择一些有代表性的文章，共选了三十二篇。有些已在其它刊物上发表过的文章，这里不再重刊。

这次选编工作得到苏州半导体器件一厂、上海元件五厂和各有关单位的大力 支持 和 帮助，特此表示感谢。

资料选编由于时间仓促，错误难免，望读者批评指正。

四机部情报所

一九七四年十一月

目 录

前 言

一、硅半导体器件的表面钝化

(复旦大学微电子专业)

二、氮化硅钝化膜专题选篇

1. 一种优质的钝化膜—氮化硅…………… (苏州半导体器件一厂)
2. 等离子刻蚀氮化硅和多晶硅…………… (兰字 826 部队)
3. 无定形氮化硅薄膜的制备和应用…………… (中国科学院上海冶金研究所)
4. 用氮化硅阳极氧化实现半导体器件表面钝化…………… (中国科学院上海冶金研究所)
5. 氮化硅作表面钝化保护的初步应用…………… (上海半导体器件研究所)
6. 氮化硅工艺生产…………… (上研十五厂)
7. 射频辉光放电生长氮化硅和二氧化硅及其应用…………… (成字 128 部队)
8. 氮化硅的制备和应用的初步尝试…………… (北京 774 厂)

三、三氧化二铝钝化膜专题选篇

1. 铝的等平面阳极氧化工艺及其在晶体管中的应用… (上海无线电七厂)
2. 水解三氯化铝淀积氧化铝膜的方法，性质及其在 MAOS 器件中的应用…………… (西安交大半导体研究室)
3. 在硅片上溅射 Al_2O_3 薄膜性能的研究…………… (中国科学院上海冶金研究所)

四、磷硅玻璃和磷铝玻璃钝化膜专题选篇

1. 硅烷低温气相淀积磷硅玻璃工艺…………… (国营东光电工厂)
2. 用低温淀积磷硅玻璃钝化超高频功率晶体管的初步试验…………… (邮电部半导体研究所)
3. 低温淀积磷硅玻璃…………… (北京大学电子仪器厂)
4. 磷硅玻璃应用的一些体会…………… (北京无线电综合元件厂)
5. 关于磷硅玻璃对 PNP 平面晶体管表面钝化作用的实验报告…………… (国营第八一三〇厂)
6. 半导体表面对器件性能的影响及钝化技术的应用… (南京晶体管厂)
7. 硅器件的硅—磷硅玻璃—三氧化二铝—二氧化硅多层表面钝化…………… (扬州晶体管厂试制组)
8. 磷铝玻璃层在低频低噪声晶体管中应用的探索…………… (苏州半导体器件一厂)

五、氯化氢处理氯化膜专题选篇

1. 用于钝化可动离子的掺 HCl 氧化法…………… (京字 129 部队)
2. 氯化氢氧化在硅 $p-n-p$ 平面管生产中的应用…………… (北京西城半导体器件厂)
3. 掺氯化氢氧化法对提高晶体管质量和成品率的作用…………… (北京 774 厂)

用 (沈阳八二三厂)

4. 氯化氢对 MOS 栅氧化层性质的影响 (北京大学电子仪器厂)

六、测试方法专题选篇及其他

1. 应用中子活化方法对硅表面沾污的初步研究 (京字 129 部队)

2. 用集成运算放大器装置的 MOS C-V 测试仪 (复旦大学微电子教研组)

3. 一种简易的 MOS C-V 曲线测试仪 (复旦大学微电子教研组)

4. 用压力接触铅电极测量 MOS 结构的 C-V 特性

(天津第一半导体器件厂) (天津大学半导体教研室)

5. 一种简单的 MOS 电容样品制备方法 (兰字 826 部队)

6. 表面沾污对小电流下 h_{FE} 的影响 (北京工业大学无线电系半导体器件专业)

7. 关于铝引线的电化学腐蚀 (北京无线电元件厂)

8. 我们对 HF-HNO₃ 气相钝化的一点体会 (湖北宜昌半导体厂)

推荐文章

用等平面阳极氧化 Al₂O₃ 膜保护集成电路表面

刘文友, 邓永孝 微电子学动态 73 年第二期

椭圆度仪测量硅片上薄膜厚度及折射率

半导体教研室表面钝化科研小组

西安交通大学学报 1974 年第 2—3 期

硅半导体器件的表面钝化

复旦大学 微电子专业

(一) 表面钝化的重要性

任何固体器件都有一个表面，但是半导体表面具有一些独特的性质。在硅器件的平面工艺发展之前，人们就已知暴露在锗和硅的表面有一个天然的氧化层，即使在被氢氟酸腐蚀后，这层薄氧化层又会很快地形成。下面以硅为例来讨论半导体表面的性质。由于处在天然二氧化硅表面，以及 Si 与天然 SiO_2 界面处的原子有一些未被饱和的价键，因而特别容易吸附各种杂质，例如吸附一些在切片，研磨、抛光等过程中所用的油脂与化学试剂的阴性离子或阳性离子。这些吸附的正负离子会在半导体表面内感应电荷，也可和体内交换电子与空穴。早期的研究工作中把在天然氧化层外面能给出或接受电子或空穴的状态叫做慢态，而把在硅与二氧化硅界面处相应状态叫做快态。快与慢象征着与体内交换电荷所需时间的长短。由于半导体体内载流子浓度比金属中的载流子浓度要少好几个数量级，上述表面能态与体内交换电荷的结果，必然会破坏半导体表面内部的电中性，这个电中性被破坏的区域并不只限于表面，而是延伸到宽达 $10^{-5} - 10^{-4}$ 厘米的区域形成熟知的半导体的表面空间电荷区。这个带电的空间电荷区的宽度随表面外的沾污而灵敏地变化，因而会严重地影响着半导体器件的性能，例如降低 p-n 结的击穿电压，增加反向漏电流、降低载流子的表面迁移率等等。因此在半导体器件制造过程中，必须严格地注意避免表面沾污；为了保证器件的稳定性和可靠性，还必须对器件表面进行保护，这种保护措施就是半导体器件的表面钝化。

在表面钝化的研究工作中，最重要的突破是发现人工生长的二氧化硅层可以对半导体器件表面起保护作用，例如可降低晶体管的 I_1/I_0 噪声。也正是这种人工生长的二氧化硅层在硅器件的平面工艺中起了绝缘，钝化和扩散掩蔽的作用，氧化成了平面工艺中的一个非常重要的工序。至于在金属、氧化物半导体 (MOS) 晶体管中，二氧化硅层更成了器件的一个重要组成部分。

然而二氧化硅层的钝化作用并不是绝对的，用平面技术制成的硅双极型和 MOS 器件并不是绝对稳定的，例如双极型器件中击穿电压的蠕变，小电流下直流放大系数 h_{FE} 的下降，MOS 晶体管开启电压的漂移等等。正因为如此，近十年来对于 Si-SiO₂ 系统中引起器件不稳定性的原因进行了大量的研究，并为探索性能更好的钝化膜作了不少努力。为了提高集成电路的可靠性和稳定性，对集成电路的失效机理进行了分析，结果表明除去金属键合，互连，封装等方面的问题会引起电路失效外，硅与二氧化硅系统的缺陷和沾污也是引起失效的重要原因之一。因此集成电路的表面钝化具有两个方面的涵义，一方面是保护金属引线，避免划伤，电迁移，腐蚀等，另一方面也意味着要对有热生长的二氧化硅层的 Si-SiO₂ 系统再进行钝化措施。本文章着重讨论后一方面的内容。

目前认为硅与二氧化硅系统中主要有下述四种缺陷：

(1) 可动的正离子。其中最主要的是钠离子，如图 1 中的 Na^+ 。这是影响平面工艺器




图 1 硅-二氧化硅界面
电离阱

件稳定性和可靠性的一种严重沾污。钠离子沾污的来源很多，诸如去离子水，试剂，玻璃器皿，氧化和扩散用的炉管，蒸发系统，夹具以及人体等等，都是钠的可能来源。实验指出，二氧化硅层中的钠离子多存于二氧化硅与金属界面附近的陷阱中，在外加电场和温度的作用下，可以被激活而离开陷阱，在结构比较稀松的二氧化硅(图 2)的空隙中运动，这样离子运动到硅与二氧化硅界面附近会在半导体表面内感应负电荷，在双极型器件中形成表面沟道和

击穿电压的蠕变，使 MOS 器件开启电压不稳定。实验表明在没有经过特殊处理，按目前常规工艺生长的热氧化硅层中，这种可动的钠离子浓度可高达 $10^{12} - 10^{13}$ 电荷/厘米²。这些可动钠离子在二氧化硅中的运动，还会导致二氧化硅层的过早击穿，降低二氧化硅层的介质强度。

早期有人认为二氧化硅层中的正离子可能还有来自甲醇或其它试剂中的氢离子，但也有工作认为二氧化硅层中的主要沾污是钠离子，由试剂引入的正离子漂移正是因为这些试剂中有钠，要弄清这个矛盾，还有待进一步研究。

(2) 固定正电荷

实验证明在距离硅与二氧化硅界面约一百埃处的二氧化硅中存在着如图 1 中田所示的一些固定正电荷，密度约为 $10^{11} - 10^{12}$ 个/厘米²。这些固定正电荷的密度和氧化温度有关，氧化温度越高，固定正电荷密度越小。也和硅衬底的晶向有关依下列顺序减少，即 (111) > (110) > (100)。可以通过在氧化温度下在极清




图 2 二氧化硅结构示意图

洁的惰性气氛中退火而降低固定正电荷的密度。这些固定正电荷的密度不因外加电场而变化，而且和衬底的杂质浓度无关。

由于在硅的氧化过程中涉及到氧向硅与二氧化硅界面处的扩散以及氧和硅在界面附近的化学反应。在温度较低时，氧的扩散系数小，此时热生长的二氧化硅结构中存在着缺少氧离子的空位。由于氧离子带负电，这些空位显然带有正电荷，正是这些氧空位形成了二氧化硅层中的固定正电荷。通过在惰性气体的气氛中高温退火，可以在惰性气体的保护下，增加氧与硅的反应，从而减少固定正电荷的密度。实验也证明，用正硅酸乙酯热解所生长的二氧化硅层中，具有较少的固定正电荷。

(3) 界面态


如图1中的 \times 所示。这些状态位于硅的界面上，有如前面提到的“快态”。界面态可以与半导体的导带或价带交换电荷，在电学性质上，可以是施主，或受主，也可以是少数载流子的产生和复合中心。在能量分布上，有分立的能级，也有能量连续分布的状态，界面态的密度与固定正电荷密度成正比，约比固定正电荷小一个数量量级，与晶体取向的关系也是 $(111) > (110) > (100)$ 。

目前还未完全清楚了解界面态的来源，一般认为受主态可能来自界面处硅原子未被饱和的悬挂键，施主态可能来自氧化过程引入的杂质或是从晶体外扩散的杂质。实验也指出低能量电子束和离子束的轰击会产生具有分立能级的界面态。

界面态的存在会增加低频 $1/f$ 噪声，提高表面复合速度，使双极型晶体管的小电流直流放大系数 h_{FE} 减少，降低MOS晶体管的跨导。实验指出在金属化后，在 $300^{\circ}\text{C} - 400^{\circ}\text{C}$ 的氢气中或形成气体（5%氢气加95%氮气）中退火，可使界面态降低可能是由于金属和退火气氛中的水分起化学反应，产生的氢离子运动到界面处，填补了硅的悬挂键，从而降低了界面态，如图3所示。相反地，如果氧化后在真空中加热，会使界面态增加，这种界面态虽然在位置上与前面提及的“快态”类似，但事实上，这些快态并“不快”，即在温度较低时，它们与体内交换电荷的速率并不快，升高温度可以加速这个过程，这种所谓的“慢俘获过程”对器件性能有严重影响，例如降低电荷耦合器件（CCD）的电荷转移效率。

(4) 辐射引起的电离陷阱 如图1的 $+$ 所示，在 γ 射线或其他核辐射例如 α 射线的作用下，二氧化硅层中可产生电子空穴对，由于电子的迁移率大，容易漂移到半导体或金属电极。空穴到被二氧化硅层中俘获，形成带正电的陷阱。这些陷阱可能是二氧化硅所固有的，也可能由辐射引起的。

从上面的介绍可看出在硅与二氧化硅组成的系统中，主要包含带正电的缺陷，这些正电荷会在半导体体内感应负电荷，使n型半导体变成 n^+ ，使p型半导体变成耗尽或甚至产生反型的n型。这些 n^+ 或n型空间电荷区的形成严重地破坏了器件的稳定性和可靠性，也正因为二氧化硅下面的硅表面具有转变为n型的倾向，在MOS场效应晶体管中，最容易制成的是n沟道耗尽型和p沟道增强型，为了弥补这些缺陷带来的问题，近十年来发展了各种研究硅与二氧化硅系统以便揭露矛盾的实验手段的另一方面也发展了一些所谓制备“无钠的清



洁氧化层”的工艺。与此同时，结合大规模集成电路的发展，开展了对能抗幅射，抗钠离子沾污，抗化学腐蚀，作多层布线用的新的绝缘介质膜的研究，取得了很大的进展。

(二) 研究硅、二氧化硅系统(或硅及其它介质系统) 的 MOS (或 MIS)电容、电压方法

这是目前在生产上用来监控二氧化硅层或其它介质层质量以及钝化效果的一个重要手段。图(4a)表示由金属、二氧化硅(或其它介质)及硅组成的MOS结构。硅片底部都是具有欧姆接触的电极。方法的要点是通过理想MOS结构电容与电压的关系和实际MOS结构电容，电压关系的偏差来揭露二氧化硅与硅系统的缺陷，所谓理想MOS结构是指：(1)二氧化硅的绝缘是绝对的，金属同半导体之间不通过二氧化硅层交换电荷。(2)二氧化硅层内部不存在任何缺陷。这种MOS结构的电容是二氧化硅层电容 C_i 与半导体空间电荷层电容 C_{sc} 的串联，(图4b)可以从理论上计算理想MOS结构的电容、电压关系，图5给出几种不同杂质浓度p型衬底MOS结构的 $C \sim V$ 关系。图中有下面几个值得注意的区域*。




图4 MOS或(MIS)结构与理想MOS(MIS)的等效电路

(1) $V_G < 0$ 的积累区，此时金属电极上加负电压，p型衬底表面内空穴积累，空间电荷区的电容大，MOS电容的值等于氧化层电容 C_i ，图5中的小图(a)给出在此情况的能带图。

(2) $V_{G=0}$ 的中带，此时衬底表面内空间电荷区为零，能带不弯曲，与此情况相对应的电容叫做平带电容，用 C_{FB} 表示。[如图5中的小图(b)]

(3) $V_G > 0$ 当电压变正时，p型衬底空间电荷区中空穴耗尽，耗尽宽度逐渐增加，电容逐渐减少，如果所加的是一个突变的正电压，可形成非稳态的深耗尽情况，此时电容与外加电压的平方根成反比，能带如小图(c)与(d)。

*有关此问题的详细分析情况，“无线电技术”1974年第五期第7页。




图 5 p 型衬底 MOS 电容的 $C \sim V$ 关系

在稳态情况，在较大的正电压作用下，p 型硅表面内有少数载流子产生，形成反型区，[能带如小图 (e)] MOS 电容的数值与频率有关，如果少数载流子的产生率跟不上测量所用高频信号的变化，少数载流子对电容没有贡献，MOS 电容的值相当于图 5 中的 C_{HF} ，反之，如果少数载流子产生率足够快，跟得上测量信号的变化，则少数载流子对电容有贡献，MOS 电容的值为 C_{LF} 如果半导体衬底是 N 型，MOS 结构的 $C \sim V$ 曲线与图 5 完全对称，如图 6 所示。

通过实际 MOS 结构的 $C \sim V$ 与理想结构 $C \sim V$ 的差别可以研究硅与二氧化硅系统的缺陷，这些缺陷可以使 $C \sim V$ 曲线产生各种相对理想情况的偏离，这种偏离有十八种之多，下面只就其中比较重要的偏离举例说明：

① 在正常情况下， $C \sim V$ 曲线相对于理论曲线向左方（或右方）平行移动。

常以正常情况的栅压 V_{FB} 与理想平带情况的栅压 ($V_{G=0}$) 的差别来表示这种移动的大小，如果氧化层中的正电荷是 Q_{ss} (个/厘米²) 而且这些电荷位于硅与二氧化硅的界面上，平

$$\text{带电压可表示为: } V_{FB} = \phi_{ms} - \frac{Q_{ss}}{C_j} \quad (1)$$

$$\text{式中 } \phi_{ms} = \frac{W_m - W_s}{q} \quad (2)$$




图 6 n 型衬底 MOS 电容的 $C \sim V$ 曲线

W_m 和 W_s 分别表示金属与半导体的功函数， q 为电子电荷，如果 Q_{ss} 是正电荷，金属是铝。则 $\phi_{ms} < 0$, $V_{FB} < 0$ ，即实际 MOS 结构的 $C \sim V$ 相对于理论曲线向左平移，如图 7 中的 (a) 与 (b) 所示。如果 Q_{ss} 不是位于 S_i 与 S_iO_2 界面上，而是以密度 $p(x)$ 分布在 S_iO_2




图 7 MOS $C \sim V$ 曲线的平移

中， x 为电荷距金属电极的距离，平带电压为：

$$V_{FB} = \phi_{ms} - \frac{1}{ci} \int_0^{d_j} \frac{x p(x) dx}{d_j} \quad (3)$$

式中 d_j 氧化硅的厚度。

图 8 给出不同温度生长的氧化硅的 MOS 结构的 $C \sim V$ 曲线。从图中可看出氧化温度越高，氧化硅中的固定正电荷越少。

②温度偏压(BT)下，介质层中离子漂移引起的C~V曲线的平移，首先测室温下的C~V曲线如图9 a中的曲线A，再在金属电极上加10伏电压，如果氧化层的厚度为1000埃，这个电压相当于在氧化层中有 10^6 伏/厘米的电场，同时把样品加热到150℃—300℃，加温偏的时间可在5分到10分，或更长。直到漂移饱和为止，再得样品冷却到室温，然后测量MOS结构的C~V，在相同条件下，如果在金属电极上加负偏压，不得到如图9 a中的曲线C，图9 b给出与曲线




图8 氧化温度对MOS C~V关系的影响




图9 温偏作用下，正离子漂移时C~V的影响

④极化效应所引起的正负偏压下C~V曲线的平移。


如果在二氧化硅层上再复盖一层有极化作用的其他介质膜(例如后面将介绍的磷硅玻璃)，则在正偏压下，由于介质的极化，平带电压将向左移。 $V_G < 0$ 时则向右移，与正离子漂移引起的变化方向相同，由上面讨论可看出右偏压作用下使C~V曲线移动的因素是多方面的，因此我们对于具体情况必须作具体分析。

⑤在正偏压温度作用下C~V线畸变。

A、B、C相应的二氧化硅层中正离子的分布，从图中可看出在室温时可动正离子多存在于金属与二氧化硅界面，在正偏压温度应力下，可使正离子漂移到二氧化硅与硅界面，因而使平带电压向负方向移动。当加负偏压与温度时，除去少数被陷阱俘获的正离子外，大多数可动正离子又会回到金属与二氧化硅界面，曲线B与曲线C平带电压的差别 ΔV_{FB} 可估计出可动正电荷的密度约为 $C_i \Delta V_{FB}$ 个/厘米²，如果氧化层厚度是2000埃， ΔV_{FB} 为1伏，可动离子的浓度约为 10^{11} 个/厘米²。


③在脉冲偏压下，由于陷阱作用C~V曲线的平移。

对于表面将提到的许多介质(例如三氧化二铝、氮化硅等)所组成的MIS结构，在室温下在金属上加一定时间间隔的脉冲电压可使C~V曲线向左平移，或向右平移，如图10中的a、b、c所示。




(a)

半导体向介质注入电子



(b)



金属向介质注入电子




(c) 介质向半导体释放电子

备 10

图10 陷阱作用引起的C~V曲线平移



(a) $V_G > 0$ 向左移



(b) $V_G < 0$ 向右移

备 11

图11 介质中极化作用引起的C~V漂移

如果氧化层有严重的钠沾污，在正偏压温度作用下，可能成堆的积聚在硅与二氧化硅界面，而不是均匀地分布，因此 $C \sim V$ 曲线仅向左移，而且发生如图12所示的畸变。

⑥表面离子引起的反常频率效应。

由于金属电极的氧化层表面或内部的正电荷在半导体表面内感应负电荷，使 p 型衬底成为耗尽或反型。在反型区电极下与电极外正电荷所引起的反型区相通，这种效应相当于增加了半导体空间电荷区的电容，也增加了少数载流子的有效产生率，因此提高了在反型区过渡到高频情况的频率，如图13所示，在图中可看出甚至在测量信号频率为0.5兆赫时，MOS 电容仍趋向于低频的值。




图12

$C \sim V$ 曲线的畸变




图13

表面离子引起的反常效应

⑦滞后效应。

在测量 $C \sim V$ 曲线时常发现当偏压由正到负，然后再由负到正时，所测得的 $C \sim V$ 曲线并不重复，这种效应叫做滞后效应。图14给出几种不同原因引起的滞后效应，图(14 a)表示如果 SiO_2 层沾污严重，则当偏压由正到负时，在室温下就可以把一部分正离子拉向金属电极，因而在由负到正时 $C \sim V$ 曲线向右移动。图(14 b)表示界面态或介质中陷阱所引起的滞后效应，由于界面态与体内交换电荷需要一定的时间，当偏压由正扫到负值时，有电子从介质注入到硅中，使介质带正电荷，而当回扫时，电子来不及从硅中回到介质，因此使平带电压向右移。同理由于介质的极化有一定的弛豫时间，当由正扫到负，偶极子的负端指向硅衬底，当电压回扫时，偶极子来不及反向，因此使平带电压向右移，由图14可看出极化作用与正离子漂移引起的滞后效应相似，而由于界面态或陷阱所引起的滞后现象却是相反的。

⑧界面态引起的 $C \sim V$ 曲线的变化。

前面已提及界面态是位于硅与二氧化硅界面处的一些能量状态，可以是分立的，也可以是连续的。通过与体内交换电荷，界面态将会被电荷填充或放出电荷，因此也对 MOS 结构




图 14

图14 各种滞后效应

的电容有贡献。图15给出计入界面态后 $C \sim V$ 曲线与理想情况 $C \sim V$ 曲线的偏离，在积累区附近， $C \sim V$ 曲线不再是平的，而是有些倾斜，倾斜部分A代表在价带附近连续界面态对电容的贡献，区域B和D分别代表近禁带中央以及位于本征能级与导带底间界面态的贡献，低频曲线的宽度C反映导带附近态密度的大小。




图 15

图15 界面态引起 $C \sim V$ 曲线的畸变

图16给出在金属化在 550°C 氮气中退火前后 $C \sim V$ 曲线的变化情况，退火后界面态显著减少。

⑨ 界面态的频率响应。由于界面态俘获或释放载流子具有一定的几率，也就是界面态的充电或放电需要一定的时间，计入界面态后，MOS 结构的 $C \sim V$ 曲线不仅在反型区与测量频率有关，即使在积累区和耗尽区， $C \sim V$ 曲线的形状也与频率有关。

⑩ 界面态的温度效应。

界面态的填充程度随温度而异，对于 p 型半导体，当温度较低时，接近价带附近的界面态被电子填充的几率小，使界面带正电，因而使 $C \sim V$ 曲线向左移。相反的，对于 n 型半导体，在低温时，导带底附近界面态更接近于被电子填满，使表面带负电，平带电压向右移，如图 17 所示，图 18 给出对 n 型样品在室温与液氮温度下的测量结果，从图中还可看出下述几种效应。

(a) 具有图(14 b)所示的界面态引起的滞后效应。

(b) 平台当负偏压的增加率与界面态中电子的发射率相等时，界面态中的填充情况不变，MOS 电容也保持恒定的值，如图 18 中的 a b 段，由此段的电压幅度也可以估计界面态密度。

(c) 有光照时 MOS $C \sim V$ 曲线上出现的“钩”。¹




图 17

图 17 与界而态有关的 $C \sim V$ 曲线的温度效应
生电子空穴对。空穴与界面态中电子复合，而使耗尽宽度逐渐变小，空间电荷区电容增加，




图 18 界面态引起的平台效应




图 16

图 16 退火前后的 $C \sim V$ 曲线

在低温时，如果外加栅压是使 MOS 电容位于积累区、界面态被多数载流子填满，例如对于 n 型衬底，界面态被电子填满、当电压减小时，由于响应时间慢，界面态发射电子的几率小，因而产生排斥空间电荷区中多数载流子的内建场，使电容沿耗尽的规律下降，如图(19)中的 a b 段。由于 n 型半导体中的空穴少，界面态中的电子不会因俘获空穴而与空穴复合。这种情况可以维持相当长的时间。当用光照 MOS 二极管后，在半导体内部产




图 19

光照后 $MOS C \sim V$ 曲线上出现的“钩”




图20 用温度法测得的界面态分布

容的贡献，从而求出界而态密度，这个方法不仅可以给出界面态的能量分布，而且可求出界面态对载流子的俘获截面，但是在理论分析中，如只考虑界面态与导带或价带交换多数载流子，可以简化等效电路，如考虑到少数载流子的俘获时，情况则比较复杂，因此一般也要分别用 n 型和 p 型样品才能求出在整个禁带中界面态的能量分布。

(11) MOS 结构的准静态电容。

如果在测量 MOS 电容时，用缓变的扫描电压、使界面态俘获载流子的时间常数小于测量信号的周期，因而可在测量过程中使界而态保持平衡，从而把 MOS 电容的等效电阻看成空间电荷电容 C_{ss} 与界面态电容 C_{ss} 并联后，再和氧化层电容 C_j 串联，如果用 C_{TF} 表示此情况的电容

MOS 电容的数值也出现如图 (19) 所示的从 b 到 d 的“钩”。

图 (20) 给出用上述的温度效应对三种不同晶体取向的硅衬底与二氧化硅界面态的测量结果，由于对 n 型样品和 p 型样品费米能级分别在导带和价带附近变化，用这种方法只能测出在导带和价带附近的界面态，而难以得到在禁带中央附近的分布。

(11) MOS 结构的 $C \sim V$ 与 $G \sim V$ 特性。

由于界面态会和半导体体内交换电子，因此可以通过在不同频率下 MOS 结构的电容、电压 ($C \sim V$) 与电导、电压 ($G \sim V$) 关系求出界面态分布，图21给出两种频率下 MOS 结构的 $C \sim V$ 与 $G \sim V$ 关系。由图中可看出电导的频率响应比电容灵敏。从 $G \sim V$ 曲线的峰值可求出界面态对电




图21 两个频率下 MOS 结构的电容和电导

$$\frac{1}{C_{LF}} = \frac{1}{C_j} + \frac{1}{C_{ss} + C_{sc}}$$

再用一般的高频测量，得到

$$\frac{1}{C_{HF}} = \frac{1}{C_j} + \frac{1}{C_{sc}}$$

由以上二式可求出界面态对电容的贡献 C_{ss} ，从而求出界面态的密度与分布。由于通过电容、电压关系只能求出 C_{ss} 与电压变化的关系，要求出界面态密度的能量分布，必须求出电压与界面态能量变化的关系。常把这种研究界面态的方法叫做准静态法。图22给出这种方法对不同处理所得到的界面态分布，从图中可看出在氧化后，在氧化温度氮气气氛中退火30分，再在金属化后，在450℃的氢气气氛中退火30分，可得到最低的界面态。

⑬ MOS 结构的辐射效应。

实验指出在正负偏压下用一兆电子伏能量的电子束辐射到

MOS 结构后平带电压向左移，在正偏压下移动更大，说明辐射后引入的空穴易被原来在二氧化硅中的陷阱所俘获，在二氧化硅中形成带正电的中心。

(三) 研究介质层中钠离子沾污的其它方法

前面已曾指出二氧化硅中钠离子的沾污层严重地影响器件的稳定性和可靠性，通过在温偏应力下 MOS 电容 $C \sim V$ 曲线的移动虽然可以揭示出在二氧化硅层中的正离子在温度与偏压作用下的漂移，但是如果要判断这种沾污是否钠离子，还必须用其它的辅助研究手段。

1) 中子活化法

如将一般用氢氧化钠 (NaOH) 或氯化钠 (NaCl) 沾污的 MOS 样品放入反应堆，用强度约为 $10^{13} - 10^{14}/\text{厘米}^2/\text{秒}$ 的中子流照射数小时，将没有放射性的钠激活成具有放射性的 ^{24}Na ，想在用闪烁计数器测量 ^{24}Na 所发出的 γ 射线，从而决定钠的含量，并用包含已知钠浓度的标准溶液的计数进行校正，此法的优点是灵敏度高，约可测出含量小达十亿分之一的钠含量，缺点是需要比较复杂的设备，如果要测量二氧化硅层中的钠分布，必须采取逐层腐蚀法，在腐蚀液中对 ^{24}Na 进行计数。实验结果表明用中子活化法测得的钠浓度比 MOS 电容温偏法所得的数量大，说明二氧化硅层中的钠有可动的和不可动的两种。




图22 各种退火条件对界面态密度的影响

图 22