


超大规模

集成电路电镜分析

R. B. Marcus T. T. cheng著

宗祥福 吴新仁 译



复旦大学出版社

**TRANSMISSION ELECTRON MICROSCOPY OF
SILICON VLSI CIRCUITS AND STRUCTURES**

R.B.Marcus and T.T.Sheng
JOHN WILEY & SONS, 1989

超大规模集成电路电镜分析

宗祥福 吴新仁译

复旦大学出版社出版

(上海国权路 579 号)

新华书店上海发行所发行 复旦大学印刷厂印刷

开本850×1168 1/32 印张5.375 字数152,000

1989年5月第1版 1989年5月第1次印刷

印数1—2500

ISBN7-309-00068-3/O·013

定价：1.55元

内 容 提 要

本书全面介绍了运用电子显微镜对超大规模集成电路进行工艺分析和失效分析的最新技术，说明了电子显微镜分析在微电子工艺这个高技术领域中的重要作用，特别是在微米、亚微米级的集成电路工艺中，电子显微镜分析已成为必不可少的手段。书中阐述了透射电子显微镜的集成电路样品制备方法，并且以大量的超大规模集成电路的电子显微镜照片实例，来说明集成电路各个典型工艺过程中电子显微镜的分析方法。对于集成电路器件的漏电、击穿等失效问题，作了专门的叙述。

本书可供从事研究、生产以及使用大规模集成电路的研究人员、工程技术人员和高校师生参考，是高等院校微电子、电子材料专业的教学参考书。

前　　言

超大规模集成电路(VLSI)技术中应用透射电子显微镜(TEM)是个漫长的过程,尽管在七十年代中期已认识到透射电子显微镜的功效,但应用仍然很少,一般只在检验、确证大规模集成电路工艺的探索性课题中才用电子显微镜,用它来观察某些部位或用它来获得参数。两个因素的汇拢才使这种情况有了改变。其中首先是透射电子显微镜样品的制备方法发展到了能使电镜分析快速进行的高水平阶段,以致于用二到三天的时间就可得到(及解释)有关微结构的信息。这一成功很大程度上是 Bell 实验室 T.T.Sheng (盛旦初)的努力,他发展了各种透射电子显微镜样品的制备方法及在制造器件的工艺硅片上采用了独特的透射电子显微镜测试图形。与此同时出现的另一个因素是微米、亚微米级的大规模及超大规模集成电路技术发展到了新的阶段,它要求提供比光学显微镜或扫描电子显微镜有更高显微分辨率的分析工具,从而使透射电镜成为必不可少的手段了。

本书第一章描述了显微镜在制造硅集成电路(IC)工艺中的作用。第二章介绍了透射电镜在工艺中应用及样品制备方法。第三章到第七章提供了超大规模集成电路工艺的各个有代表性工序的电子显微照片。第八章是一些电子显微镜分析器件漏电及击穿的图例。本书中照片大多取自新泽西州弥勒山贝尔实验室的新型大规模集成电路发展研究室中 N 沟 MOS 的研究工作,采用 X 射线曝光技术摄制了这些照片。虽然在照片中的情况是针对 N 沟 MOS 器件,但大多数照片的信息也适用于其他的硅器件。

超大规模集成电路工艺研究中经常向电子显微镜工作者提出的问题是“电子显微镜中看到的各种特殊的结构——多晶阶梯覆盖,栅氧化边缘,边壁的坡度等是什么样的”,第三章到第七章提供的照片有代表性地回答了这些问题。电子显微镜常常揭示出反常的形貌结构,这些

反常的形貌结构显示了某些过程的工艺失控或指出了一个实在的或可能是潜在的器件失效根源。有些照片表明工艺已能很好地控制，或者是难点问题已获解决。电子显微镜比较容易查出偏离理想形貌的情况，但实用上更重要的是这些偏离的变化情况。例如腐蚀开窗过程衬底有 1000 Å 穿透被认为是工艺过程的严重失控，它是发展新型的干法腐蚀工艺的研究中要注意的情况。但是从整个器件性能及可靠性来考虑，这种腐蚀过度的影响是微不足道的问题。

Bell 实验室把透射电子显微镜成功地应用到超大规模集成 电路诊断，是新型大规模集成电路研究室负责人 M.P.Lepsetler 及材料与 工艺部负责人 H.J.Levinstein 对超大规模集成电路工艺研究计划 强有力的领导与支持的结果。本书的照片取自从一九七七年 开始以来 的诊断项目，许多人对此作了贡献。参考文献包括了发表的及未曾发表 的工作。对这些显微镜照片所作出的解释是通过了与许多人的个别交 谈讨论，这里包括在走廊里喝咖啡休息时和正式会议中 种种 场合 之下。我们要特别感谢 A.C.Adams, H.J.Boll, C.C.Chang, W.Fich- tner, E.N.Fuls, D.B.Fraser, E.Kinsbron, R.Knoell, R.A. Kushner, R.Levin, P.S.D.Lin, W.T.Lynch, S.P.Murarka, E.I.Povilonis, A.K.Sinha, 及 S.Vaidya 等人与我们作了有趣 的、有益的讨论，我们也要感谢 L.Doerries 及 W.R.Wagner 对原稿 作了审阅，及 R.E.Caffrey 给予本书的启示。

R.B.Marcus

T.T.Sheng

目 录

第一章 超大规模集成电路技术和电子显微镜	1
1.1 集成电路工艺简介	1
1.2 光学显微镜及扫描电子显微镜	3
1.3 透射电子显微镜	6
1.4 超大规模集成电路	8
第二章 超大规模集成电路中应用透射电子显微镜	13
2.1 引言	13
2.1.1 透射电子显微镜象	13
2.1.2 结晶结构及化学成分	14
2.1.3 透射电子显微镜用于器件问题	14
2.2 样品厚度	15
2.3 样品制备	17
2.3.1 复印方法	18
2.3.2 水平剖面样品	19
2.3.3 垂直剖面样品	21
2.4 透射电子显微镜测试图形样品	25
2.5 特征形貌的增强	26
第三章 氧化硅	28
3.1 引言	28
3.2 热生长二氧化硅	28
3.2.1 半槽形氧化	28
3.2.2 窗边缘处氧化	34
3.2.3 台阶氧化	39
3.2.4 多晶硅氧化	43
3.3 化学气相沉积及等离子沉积氧化膜	55

第四章 金属化	62
4.1 引言	62
4.2 多晶硅	63
4.3 铝	72
4.4 硅化物	83
第五章 结的染色	94
第六章 离子注入损伤	102
第七章 完整器件	115
7.1 引言	115
7.2 栅区域	115
7.3 第一级金属化-衬底接触	118
7.4 第二级金属化-衬底接触	133
7.5 第二级金属化-第一级金属化接触	127
7.6 一般器件特征	137
第八章 器件漏电与击穿	150
8.1 引言	150
8.2 PN结漏电	151
8.3 槽氧化漏电及击穿	154
参考文献	153

第一章 超大规模集成电路技术和电子显微镜

1.1 集成电路工艺简介

起始于一九四七年巴丁与波拉顿发明点接触晶体管的集成电路工艺，发展到今日已能实现在四分之一英寸见方的芯片上制作出元件数超过十万只的集成电路。从点接触晶体管到肖克莱提出的结型晶体管，到五十年代诞生的平面工艺，到一九五九年出现第一块集成电路，日益增长的巨额投资用来研究开发新的材料、器件及新的制造工艺，从而有力地推动了这一发展过程。一九六一年，仙童公司和德克萨斯公司首先推出了集成电路产品。一九五三年出现的结型场效应晶体管导致了金属-氧化物-半导体(MOS)工艺的诞生²，紧接着一九六〇年，就出现了MOS型的存贮、逻辑电路。

自从六十年代以来，芯片中元件包装密度迅速增加。图1是一九六二年到一九八二年³芯片元件数目增加的发展情况。芯片中元件数目直接关系到芯片的面积，所以如果元件线度不变，那么随着芯片中元件数剧增，芯片面积就会变得非常庞大。芯片的面积愈大，芯片中包含缺陷的几率也愈多，所以减少芯片中缺陷成了器件线度减小的推动力。除此以外，诸如速率、功耗及生产成本等因素也使得较小的元件和器件对工程师们有更大的吸引力。所有这些促使元件的线度从六十年代的 $10\sim100\text{ }\mu\text{m}$ 发展到今天的 $2\sim3\text{ }\mu\text{m}$ 。图2是Bell公司一九七四到一九八二年间产品中元件最小线度的变化情况，图中外推到一九八七年。尽管今日在一些实验室中已掌握了亚微米工艺，但是至今尚未有亚微米线度的商品生产。

采用光学、X射线、电子束曝光工艺，新型的光刻胶及更精细的图形腐蚀工艺，这些都属于亚微米工艺。虽然获得亚微米线度的工艺限




图1

三种工艺集成电路芯片中包含元件数目发展趋向。

(引自 Fichtner, 参考文献 3)

制正逐步克服，但元件最小线度的日后发展趋势也即图 2 中的外推部分仍不能确定，这主要是亚微米电路的工业需求还不明朗。如果确实有需要，那么工艺是能跟上亚微米电路生产的需要的。




图2

贝尔公司生产的 MOS 存贮器芯片上最小形貌线度的发展趋向。

1.2 光学显微镜及扫描电子显微镜

光学显微镜曾对集成电路工艺的发展发挥了关键作用。一般用它可直接检验光刻边缘或腐蚀图形的质量以及检查表面沾污。此外，电路的电失效分析的第一步通常也是显微镜检验。图3是超大规模集成电路(元件数量超过 10^5 的集成电路称为超大规模集成电路)研究开发及工艺试制的理想模式。图中新型器件设计输送入工艺线，按设计试制成的产品传递给检测部门，检测的结果再输送到设计部门，这样形成了信息的正向流通。工艺试制及检测结果得到的信息也存在反时针方向的流通，这种反向流通意味着信息的反馈，在成功的超大规模集成电路研制工作中这种信息反向流通与正向流通有相同的重要性。除此之外是与上述三部分有紧密联系的失效分析及工艺改进组成的第四部分，这种联系也是双向的。在图3带有“*”的部分中，显微镜是必不可少的装备。




图3

超大规模工艺实验研究组织中各职能机构，在标“*”的机构中
显微镜是必需的工具。

光学显微镜是依靠表面反射率、折射率、斜率、形态的厚度等变化来识别不透明衬底上的貌相及形状。光学显微镜的垂直及水平空间分辨率与物镜的数值孔径(NA)及照明光源的波长(λ)有关，它的数值

是 $0.61 \lambda/NA$ 。光学显微镜的放大倍数上限是 1000 倍，在此条件下 $1.0 \mu\text{m}$ 的形貌就能表现为 $1000 \times 1.0 \mu\text{m} = 1.0 \text{ mm}$ 的图象，而人眼的分辨率是 $200 \mu\text{m}$ ，所以尽管在最佳使用条件下光学显微镜的水平空间分辨率可达 0.25 mm ，但在研究工作的常规检验中，分辨率是 1 mm 已很实用了。采用诺曼斯基干涉的相衬显微镜⁴，可以把垂直空间分辨率（深度分辨率）提高到可分辨的最小高度是 $30 \sim 50 \text{ \AA}$ 数量级，所以采用光学显微镜就能清晰地观测五十年代的分立元件及六十年代集成电路的面貌。

集成电路复杂性的日益增加意味着要采用比光学显微镜更高分辨率的手段来观察某些与芯片功能休戚相关的微电路形貌。随着集成电路工艺演变，更多的注意力已经集中到诸如覆盖在台阶上金属条的连续性，氧化层中腐蚀窗口的成型情况等问题上。伴随着集成电路的发展也加强了对用于电路制造材料的研究，诸如工艺过程对金属膜晶粒结构的影响，对硅单晶衬底中缺陷形成的影响。

起初，扫描电镜是以电子探针改型的形式作为商品出现的，但这种发展适应了生物学家及物理学家们希望能有分辨率显著改善的设备需要。制造商们设计与销售的扫描电镜主要功能是成象。半导体工业在六十年代末开始使用扫描电镜，扫描电镜的基本原理是能量为 $1 \sim 40 \text{ keV}$ 形成光栅状的(扫描)电子束与样品表面发生相互作用，相互作用的结果是激发出各种辐射及电流⁵。图 4 是超大规模集成电路工艺发展研究中最有趣的一些典型的相互作用。对于形态研究最有用的相互作用通常是样品表面产生的二次电子（小于 50 V ）。样品表面的几何形状及化学组成调制了从表面发射出来的二次电子强度，在荧光屏上显示探测到的二次电子形成二次电子象，它们成象在阴极射线管的荧光屏上，这些二次电子象类似于诺曼斯基干涉相衬光学显微镜得到的象。扫描电子显微镜的大的景深(500 倍条件下典型值是 $50 \mu\text{m}$)使它对于薄膜厚度很少超过 $1.0 \mu\text{m}$ 的超大规模集成电路器件表面的研究特别有用。

入射电子束穿透进样品引起的电子束增宽会使二次电子象的分辨率下降。对于扫描-透射电子显微镜，只有制备薄膜样品才能避免这种

限制,由于发射二次电子的功函数不同(如在铝表面及二氧化硅表面)形成的象很容易识别,所以扫描电子显微镜分辨小的夹杂物的能力仅受设备条件限制。通常较好的扫描电镜调节到最佳状态时分辨率可达到100 Å左右。





图4

电子轰击样品时产生的各种辐射及束流, 确定表面形貌最普遍采用的相互作用是电子束轰击表面产生二次电子。

有效地分辨仅仅由表面倾斜构成的形貌取决于检测此区域发射到检测器的二次电子束流变化的本领。二次电子通量变化起因是二次电子产额 λ_0 随入射角 θ 的变化, 数学表示式是 $\lambda_0/\lambda_0 = e^{ad(1-\cos\theta)}$, 式中 a 、 d 各为线性吸收系数和电子逃逸深度。直径1000 Å 硅球突出周围硅平面100 Å 高度形成的区域, 它产生的 λ_0/λ_0 使得在二次电子象中几乎看不出球形。采用较大的探测直径以得到足够的束流可以使仅有少量倾斜不同的区域能在二次电子象中出现相应的衬度, 但相应的分辨率会下降。尽管有时上面提出的分辨本领的局限对仪器来讲是最严重的缺陷, 但扫描电子显微镜曾经是并且将来仍然是超大规模集成电路研究室中必不可少的设备。

1.3 透射电子显微镜

通常透射电子显微镜(TEM)及扫描-透射电子显微镜(STEM)都是靠电子束穿过薄膜样品时电子不同损耗来成象,图 5(a) 是常用的透射电镜结构原理图。源发射出的电子经透镜聚焦穿透样品后在荧光



电子束光路图。(a) 常用的透射电子显微镜。(b) 透射模式下应用的扫描电子显微镜。

屏、照相底片或在象转换板上成象。图 5(b) 是扫描-透射电子显微镜的结构原理图。电子经透镜聚焦成小直径的束斑，偏转透镜使束斑以光栅扫描的方式透过样品，用透过样品的电子束流调制与入射束作同步扫描的阴极射线管中电子束流强度，以在阴极射线管的荧光屏上成象。采用透射电子显微镜及扫描-透射电子显微镜检测样品，样品必须做得很薄，使电子束能穿透样品，并且要确保主要是由样品厚度、相组分、晶体结构及晶体取向等差异引起透过样品的电子束强度变化，这些问题 Hirsch 等⁸，及其他许多作者都曾作了介绍。

确保获得可供使用的优质的显微象所允许的样品最大厚度与包括透射电子显微镜电子的加速电压在内的许多因素有关。图 6 是硅样品的极限厚度与加速电压的关系，用〈111〉反射观察层错边界及双晶形成的环的相衬消失作为极限厚度的判据，图 6 中极限厚度值取接近上限的数值⁷。超大规模集成电路研究室中希望透射电子显微镜能操作快捷简便，而在 200 kV 加速电压下硅样品采用 0.8 μm 较为合适（这数值是在 200 kV 加速电压条件下〈220〉反射观察劈形样品而求得），考虑到经常是在用透射电子显微镜研究超大规模集成电路器件结构的薄




图 6

在电子束不同加速电压下，样品的极限厚度。


(引自 Thomas, 参考文献 7)

的剖面,那么,正如在 2.2 节中要讨论的那样,极限厚度数值要取得更小。

1.4 超大规模集成电路

本章中绝大多数照片来自 N 沟 MOS 超大规模集成电路的剖面及有关 N 沟器件的测试图形结构的剖面。为了有助于分析这些显微照片,在此对超大规模集成电路工艺作些简单介绍。

光学光刻⁸ 及 X 射线光刻⁹ 技术两者都被用于制造大规模集成电路器件。绝大部分 N 沟器件结构限制在 $1 \mu\text{m}$ 的设计规范内,那就是







图 7(b)-

说最小线条是 $1 \mu\text{m}$ 。图 7 是 N 沟 4096 位 (4 K) 静态随机存贮器 (SRAM) 的四张照片¹⁰。这是在本章中出现的若干个 N 沟 MOS 器件之一，芯片每边长度是 1.6 mm 。图 7(a) 及 (b) 是光学显微镜照片，照片中给出了芯片的主要组成单元。图 7(c) 及 7(d) 分别是在多晶图形形成后芯片的扫描电镜照片以及在存贮单元阵列角端的更详细的形貌。在图 7(d) 中可看到两个晶体管共有的源，这两个晶体管的栅分别在此公共源的上部与下部。



用 $1\mu\text{m}$ 线度设计方案的N沟4096位SRAM，芯片尺寸是 $1.6\text{ mm}\times 1.6\text{ mm}$ 。

(a) 整个芯片的光学显微镜照片。(b) 在图(a)中较粗略的芯片的部分光学显微镜照片。(c) 存贮阵列的左下角区域经第一级金属化开窗工艺后的扫描电镜照片。(d) 是图(c)中描述较粗糙的单个存贮单元的扫描电镜照片。

图8¹¹是用来制造图7中那类器件及N沟MOS结构器件的工艺序列，图中略去了一些与器件有关的细节。虽然这工艺序列专用于制