




从神经元芯片 到控制网络



凌志浩 编著

 北京航空航天大学出版社
<http://www.buaapress.com.cn>

从神经元芯片到控制网络

凌志浩 编著

北京航空航天大学出版社

<http://www.buaapress.com.cn>

内容简介

神经元——Neuron 芯片是一种多处理器芯片,它与 LonTalk 协议一起成为 LonWorks 控制网络的核心技术。由于它已将通信、控制、调度和 I/O 功能有机地集成在一起,为网络环境的应用开发提供了极大的便利和支持。

本书以“从神经元芯片到控制网络”为主线,详细介绍 LonWorks 控制网络的原理、Neuron 芯片、LonTalk 协议、Neuron C 应用程序设计语言、34 种 I/O 接口对象及应用编程、开发工具、应用系统的软硬件开发技术和典型接口、控制网络的应用实例和实施细节等。本书选材注重理论联系实际,所举的例子具有代表性,对典型系统的剖析深入浅出。

本书不仅可以作为研究生、本科生的专业教材,而且对从事 LonWorks 技术应用和开发的工程技术人员也是一本值得一读的参考书。

图书在版编目(CIP)数据

从神经元芯片到控制网络/凌志浩编著.

—北京:北京航空航天大学出版社,2002.2

ISBN 7-81077-134-5

I. 从… II. 凌… III. 人工智能 自动控制系统

IV. TP273

中国版本图书馆 CIP 数据核字(2001)第 081777 号

从神经元芯片到控制网络

凌志浩 编著

责任编辑 陶金福

责任校对 陈 坤

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(100083),发行部电话 82317024

<http://www.buaapress.com.cn>

E-mail: pressell@publica.bj.cninfo.net

北京朝阳科普印刷厂印装 各地书店经销

开本:787 mm×1 092 mm 1/16 印张:14 字数:358 千字

2002 年 2 月第 1 版 2002 年 2 月第 1 次印刷 印数:5 000 册

ISBN 7-81077-134-5/TP·075 定价:21.00 元

前 言

神经元——Neuron 芯片是由美国 Motorola 公司和日本 Toshiba 公司生产的一种多处理器芯片。它提供有完整的系统资源,内部集成有 3 个管线 CPU,其中一个用于执行用户编写的应用程序,另外两个完成网络任务。Neuron 芯片上的 11 个 I/O 管脚可通过编程提供 34 种不同的 I/O 对象接口,分别支持电平、脉冲、频率、编码等多种信号模式;它的两个 16 位定时器/计数器可用于频率和定时 I/O;它提供的通信端口允许工作在单端、差分和专用 3 种模式,既可直接驱动,也可外接变压器或 485 驱动,传输速率最高可达 1.25Mb/s。美国 Echelon 公司将 Neuron 芯片与网络协议固件 LonTalk、支持不同介质的收发器以及开发工具一起有机地组成了用于控制领域的局域操作网核心技术 LonWorks。它为用户方便实现网络环境下的通信、控制、调度和 I/O 功能提供了技术支持。这种 LonWorks 现场总线技术使得现场仪表之间、现场仪表与控制室设备之间构成底层网络互连系统,实现全数字、双向、多变量数字通信。

本书贯彻“从神经元芯片到控制网络”这条主线,详细介绍控制网络开发所需的基本原理和技术支持,并结合实际应用例子的开发细节,力求将神经元芯片的硬件原理、接口设计、软件开发和应用紧密结合;选材具有一定代表性,注重典型系统的剖析和引导,内容深入浅出,读者可从中得到有益的启发。按此指导思想,本书内容共分 8 章,第 1 章介绍 LonWorks 技术和 Neuron 芯片;第 2 章介绍支持不同收发器的网络通信端口的电路和原理;第 3 章介绍软件编程语言 Neuron C;第 4 章介绍 Neuron 芯片的 34 种 I/O 对象及应用编程;第 5 章介绍 LonTalk 协议、LonWorks 控制网络的结构和实施;第 6 章介绍最基础的开发工具 NodeBuilder 以及应用方法;第 7 章介绍智能节点的软硬件开发技术和典型接口应用;第 8 章介绍控制网络的开发实例与实施细节。

本书由凌志浩编著,宋真君、王永红、李京、张旭东同志参加了部分章节内容的整理和编写工作。本书的编写和出版得到了北京航空航天大学何立民教授、华东理工大学吴勤勤教授、北京航空航天大学出版社马广云副教授的鼓励、支持和指导,在此表示衷心的感谢。由于编者学识和实践经验所限,书中错漏和不妥之处在所难免,敬请读者和同行不吝赐教。

编著者

2001.10 于华东理工大学

17540/04

目 录

第 1 章 LonWorks 技术与 Neuron 多处理器芯片

1.1 绪 论	1
1.2 LonWorks 技术	5
1.3 Neuron 芯片家族及其硬件资源	6
1.3.1 处理器单元	7
1.3.2 存储器	11
1.3.3 输入/输出	15

第 2 章 网络通信端口、时钟、复位及服务管脚

2.1 通 信	17
2.2 通信端口	18
2.2.1 单端模式	19
2.2.2 差分模式	21
2.2.3 专用模式	21
2.3 收发器	22
2.3.1 双绞线收发器	22
2.3.2 其他类型的收发器	24
2.4 时钟系统	25
2.5 其他功能	26
2.5.1 睡眠/唤醒电路	26
2.5.2 看门狗定时器	27
2.5.3 复 位	27
2.5.4 服务管脚	32

第 3 章 Neuron C 语言

3.1 Neuron C 与 ANSI C 语言的区别	34
3.2 事件驱动(event driven)	35
3.2.1 when 语句	35
3.2.2 用于 when 语句中的事件类型	36
3.2.3 when 语句的调度	38
3.2.4 优先级 when 语句	38

3.3 输入/输出	39
3.3.1 I/O 对象的类型	39
3.3.2 I/O 对象的显式说明	41
3.3.3 I/O 资源使用说明的准则	41
3.3.4 实现 I/O 的函数和事件	41
3.4 定时器对象	44
3.5 网络变量(network variables)	44
3.5.1 网络变量的概念	44
3.5.2 网络变量的应用例子	45
3.6 显式报文(explicit message)	47
3.6.1 构成一个报文	47
3.6.2 发送一个报文	48
3.6.3 接收一个报文	49
3.6.4 显式报文的应用例子	50
3.6.5 用于报文处理的其他事件和函数	51

第4章 输入输出接口对象及其应用编程

4.1 Neuron 芯片的 I/O 对象类别	54
4.2 直接 I/O 对象	56
4.2.1 Bit 输入/输出	56
4.2.2 Byte 输入/输出	57
4.2.3 Leveldetector 输入	59
4.2.4 Nibble 输入/输出	60
4.3 定时器/计数器 I/O 对象	61
4.3.1 Dualslope 输入	62
4.3.2 Edgedivide 输出	64
4.3.3 Edgelog 输入	66
4.3.4 Frequency 输出	68
4.3.5 Infrared 输入	70
4.3.6 Oneshot 输出	72
4.3.7 Ontime 输入	74
4.3.8 Period 输入	76
4.3.9 Pulsecount 输入	77
4.3.10 Pulsecount 输出	78
4.3.11 Pulsewidth 输出	80
4.3.12 Quadrature 输入对象	82
4.3.13 Totalcount 输入对象	84
4.3.14 Triac 输出对象	85
4.3.15 Triggeredcount 输出对象	88

4.4 串行 I/O 对象	89
4.4.1 Bitshift 输入/输出对象	89
4.4.2 I ² C 输入/输出对象	91
4.4.3 Magcard 输入对象	92
4.4.4 MagTrack1 输入对象	94
4.4.5 Neurowire 输入/输出对象	95
4.4.6 Serial 输入/输出对象	98
4.4.7 Touch 输入/输出对象	99
4.4.8 Wiegand 输入对象	102
4.5 并行 I/O	103
4.5.1 Muxbus 输入/输出对象	104
4.5.2 Parallel 输入/输出对象	105

第 5 章 LonTalk 协议与 LonWorks 网络

5.1 概 述	109
5.1.1 物理信道	109
5.1.2 命名、编址和路由	110
5.1.3 通信服务	113
5.2 LonWorks 控制网络	117
5.2.1 LonWorks 控制网络的组成	118
5.2.2 LonWorks 网络的特点	119
5.2.3 LonWorks 网络的安装和调试	120
5.2.4 LonManager DDE 服务器	122

第 6 章 NodeBuilder 开发工具

6.1 NodeBuilder 开发工具	126
6.1.1 NodeBuilder 硬件	126
6.1.2 NodeBuilder 软件	127
6.2 NodeBuilder 使用	129
6.2.1 概 要	129
6.2.2 安装 NodeBuilder 硬件	130
6.2.3 安装 NodeBuilder 软件	132
6.2.4 使用 NodeBuilder 软件	138

第 7 章 智能节点的硬件电路和软件设计

7.1 智能节点的组成	144
7.2 节点的存储器设计	145
7.3 智能节点的 I/O 电路设计	146
7.3.1 串行接口设计	147

7.3.2	并行接口设计	148
7.3.3	正交(quadrature)输入接口	151
7.3.4	七段显示数码管的接口设计	154
7.3.5	键盘扫描接口设计	163
7.3.6	A/D 接口电路的设计	166
7.3.7	带串行接口的智能节点设计	169
7.4	智能节点的软件设计	170
7.4.1	系统功能分解和节点功能定义	170
7.4.2	软件设计的方法和过程	171

第 8 章 LonWorks 控制网络的开发

8.1	概 述	173
8.1.1	定义内存映象	173
8.1.2	提出问题	173
8.1.3	节点定义和功能分配	174
8.1.4	为每个节点定义外部接口	175
8.1.5	为节点编写应用程序	175
8.1.6	节点应用功能调试、节点定制和测试	175
8.1.7	将单个节点集成到网络中并测试	176
8.2	控制网络设计	176
8.2.1	控制网络的设计目标	176
8.2.2	控制网络的组成和特点	176
8.3	智能网络适配器的设计	178
8.3.1	智能网络适配器的功能需求和基本结构	178
8.3.2	智能网络适配器的硬件电路设计	179
8.3.3	通信管理软件的设计	180
8.4	基于 Neuron 芯片的远程数据采集装置的设计	182
8.4.1	MAX186 芯片简介	182
8.4.2	MAX186 的数据采集操作	184
8.4.3	MAX186 与 Neuron 芯片的接口	184
8.5	网管功能与软件设计	186
8.5.1	开发平台	187
8.5.2	网络管理软件	187
8.5.3	命令处理软件	188
8.5.4	DDE 服务软件	188
8.5.5	网络适配器通信管理软件	188
8.6	用于蒸汽计量的分布式监测系统设计	189
8.6.1	分布式监测系统的结构	190
8.6.2	分布式监测系统的软件设计	190

8.7 一种适用于热能计量的现场总线控制网络	199
8.7.1 系统组成	199
8.7.2 通信方式及数据格式	199
8.7.3 智能节点的软件设计	200
8.8 一种新颖的电子考勤系统	205
8.8.1 系统基本组成	205
8.8.2 系统软件设计	207

参考文献

第 1 章 LonWorks 技术与 Neuron 多处理器芯片

1.1 绪 论

Motorola 的 MC143150 和 MC143120 Neuron 芯片都是成熟的 VLSI 设备,它们使低成本局域操作网络的实现成为可能。通过独特的硬件和固件结合,它们能够提供许多关键的功能,以满足在处理中来自传感器和智能控制设备的输入以及通过不同网络介质传输控制信息的要求。MC143150 和 MC143120 加上 LonBuilder Developer's Workbench 或 NodeBuilder Development Tool,能够给系统设计者提供下列便利:

- (1) 容易实现分布式测控网络;
- (2) 网络安装后的重新配置比较灵活;
- (3) 网络上 LonTalk 协议消息的管理;
- (4) 一个面向对象的高级系统开发环境。

图 1.1 和 1.2 分别示意了 MC143150 和 MC143120 Neuron 芯片的组成框图。图 1.1 中的 MC143150 是专门为需要大型应用程序的测控网络设计的,它提供的外部存储器接口允许系统设计者使用 64 KB 可用的地址空间中的 42 KB 来存储应用程序。由于 MC143150 中没有 ROM,其通信协议、操作系统和 I/O 设备驱动程序目标代码均由 Echelon 的 LonBuilder Developer's Workbench 和 NodeBuilder Development Tool 提供。协议和应用程序的目标代码可存储在外部的 ROM、Flash 或其他非易失性的存储器中。

Neuron 芯片有多种版本可选,表 1.1 和表 1.2 分别给出了 3150、3120 Neuron 芯片家族和特点。

MC143150 的输入时钟频率最高可至 10 MHz,温度范围为 $-40\sim+85\text{ }^{\circ}\text{C}$,此时可确保对内部 EEPROM 的写入。MC143120B1DW 和 MC143150B1FU1 允许在温度 $-40\sim+85\text{ }^{\circ}\text{C}$ 对内部 EEPROM 的写入。

MC143150 和 MC143120 芯片提供有 11 个 I/O 管脚的接口,它们均随集成的硬件和固件一起用来连接电动机、阀门、显示驱动器、A/D 转换器、压力传感器、电热调节器、开关、继电器、三端双向可控硅、流速计、其他微处理器和调制解调器等。它们都有三个处理器,且其中的两个处理器同通信子系统相互作用,这样可使分布式控制系统中节点间的信息传输自动进行。这些器件能支持许多应用的快速开发,如分布式测控系统、仪器仪表、机器自动化、过程控制、诊断设备、环境监测和控制、能源分配和控制、生产控制、灯光控制、建筑自动化和控制、安全系统、数据收集、机器人技术、家庭自动化、消费电子和汽车电子等。

Neuron 芯片能够在 CP0~CP4 脚通信端口或 IO0~IO10 脚应用 I/O 端口上收发信息。





图 1.1 MC143150 Neuron 芯片简单框图



*: MC143120/B1DW 为 512 B MC143120E2DW 为 2 KB

图 1.2 MC143120 Neuron 芯片简单框图

表 1.1 Neuron 芯片家族

设备	可选项	特征尺寸 (正常)/ μm	RAM/KB	EEPROM/KB	固件版本	模板序号	Intro
3150Neuron 芯片 MC143150B1FU1	TMPN3150B1F	0.8	2	0.512	N/A	0	5/96
3120Neuron 芯片 (内部 ROM 为 10 KB)							
MC143120B1DW	TMPN3120B1M	0.8	1	0.512	4	8	10/94
MC143120E2DW	无	0.71	2	2	6	A	9/96
	TMPN3120E1M	0.8	1	1	6	9	

表 1.2 Neuron 芯片特点

设备	可选项	最大时钟 频率/MHz	访问 时间/ns	供压 范围/V	EEPROM 编 程温度范围/ $^{\circ}\text{C}$	典型 I_{DD}/mA	典型睡眠 模式 I_{DD}
3150Neuron 芯片 MC143150B1FU1	TMPN3150B1F	10	130	4.5~5.5	-40~+85	15	15 mA
3120Neuron 芯片							
MC143120B1DW	TMPN3120B1M	10	—	4.5~5.5	-40~+85	14	9 μA
MC143120E2DW	TMPN3120E1M	10	—	4.5~5.5	-40~+85		

Neuron 芯片的主要特点如下:

(1) 三个 8 位流水线处理器,输入时钟频率可选:625 kHz、1.25 MHz、2.5 MHz、5 MHz、10 MHz。

(2) 片内存储器包括:

- 2 KB 静态 RAM(MC143150 和 MC143120E2);
- 1 KB 静态 RAM(MC143120/B1DW);
- 512 B EEPROM(MC143150 和 MC143120/B1DW);
- 2 KB EEPROM(MC143120E2);
- 1 KB EEPROM(TMPN3120E1);
- 10 KB ROM(MC143120)。

(3) 11 个可编程 I/O 管脚:

- 提供 34 种可选的操作模式;
- IO4~IO7 提供可编程上拉电阻;
- IO0~IO3 提供 20 mA 电流吸收。

(4) 两个用于频率和定时器 I/O 的 16 b(位)定时器/计数器。

(5) 最多 15 个软件定时器。

(6) 在保持操作状态,用于减少电流消耗的睡眠模式。

(7) 网络通信端口提供:

- 单端模式;
- 差分模式;
- 可选的传输速率为 0.6 Kb/s~1.25 Mb/s;
- 用于差分驱动双绞线网络,可有 40 mA 电流输出;
- 可选的冲突检测输入;
- 对差分通信不再需要中继器。

(8) 固件

- 符合 OSI 七层参考模型的 LonTalk 协议;
- 事件驱动任务调度程序。

(9) 用于远程识别和诊断的服务管脚。

(10) 唯一的 48 位内部 Neuron ID。

(11) 信道能力:560 信息包/s 的固定吞吐量;10 MHz 时峰值可达到 700 信息包/s。

(12) 对附加的 EEPROM 保护提供有内建低压检测(仅为 B1,部分 E2)。

表 1.3 和 1.4 分别示意了 MC143150 和 MC143120 Neuron 芯片的发展情况。

表 1.3 MC143120 Neuron 芯片的发展

设 备	描 述
MC143150FU1 停止使用	5 MHz EEPROM 写入温度最低可至 -40 °C 对于差分双绞通信需要中继器 积分会随机丢失数据 1.2 μ 技术
MC143150FU 停止使用	10 MHz EEPROM 写入温度最低可至 -20 °C 90 ns 外部存储器 积分会随机丢失数据 1.2 μ 技术
MC143150B1FB 停止使用	作为 SC143150FU 销售,等同于 TMPN3150B1F
MC143150B1FU 作 为 SC143150B1FU 销 售	电流消耗比 MC143150FU 低 EEPROM 写入温度最低可至 -40 °C 120 ns 外部存储器 0.8 μ 技术 差分通信不需要中继器 继承 MC143150FU 复位需要外部 LVI 对于使用 SRAM、NVRAM 或存储器映射逻辑的应用,不推荐使用 释放地址和读/写保持时间确定
MC143150B1FU1	10 MHz 0.8 μ 技术 比 MC143150B1FU 地址保持时间长(最少 10 ns) 120 ns 外部存储器 继承 MC143150B1FU

表 1.4 MC143120 Neuron 芯片的发展

设 备	描 述
MC143120DW 停止使用	1.2 μ 技术 内部 ROM 中掩盖了 24 种 I/O 模块 EEPROM 写入温度范围为 $-20 \sim +85$ $^{\circ}\text{C}$ 差分通信需要中继器 积分会随机丢失数据 需要 LonBuilder 2.0 版或更高版本
MC143120B1Dw	电流消耗比 MC143120DW 低 内部 ROM 中掩盖了 24 种 I/O 模块 0.8 μ 技术 EEPROM 写入温度范围为 $-20 \sim +85$ $^{\circ}\text{C}$ 差分通信不需要中继器 继承 MC143120DW 复位需要外部 LVI 需要 LonBuilder 3.0 版或带补丁的 2.2 版
MC143120E2DW	2KRAM、2KEEPROM 内部 ROM 中掩盖了 21 种 I/O 模块 差分通信不需要中继器 0.71 μ 技术 不需要外部 LVI 需要 LonBuilder 3.0 版或更高版本

1.2 LonWorks 技术

LonWorks 技术是一个实现控制网络系统的完整平台。这些网络包括智能设备或节点。智能设备或节点与它们所处的环境进行交互作用,以及通过不同的通信介质与其他节点进行通信。这种通信采用一种通用的、基于消息的控制协议。LonWorks 技术包含所有设计、配置和维护网络所需要的技术,特别是下面这些部分:

- (1) MC143150 和 MC143120 Neuron 芯片;
- (2) LonTalk 协议;
- (3) LonWorks 收发器;
- (4) LonBuilder 和 NodeBuilder 开发工具。

Motorola 的 Neuron 芯片是一个超大规模集成电路元件,它实现网络功能和执行节点中的特定应用程序。一个典型的节点包含一个 Neuron 芯片、一个电源、一个通过网络介质通信的收发器及与被监控设备接口的应用电路。图 1.3 和图 1.4 分别示意了典型节点的组成和 Neuron 芯片在典型节点中的位置,以及通过通信介质组成测控网络和应用系统的结构。




图 1.3 典型的节点框图





图 1.4 LonWorks 网络中的 MC143150 或 MC143120

1.3 Neuron 芯片家族及其硬件资源

第一代 Neuron 芯片是 MC143150 和 MC143120。MC143150 支持外部存储器,可适用于较复杂的应用;而 MC143120 本身就是一个完整的系统。除了表 1.5 和图 1.5 中注明的以外,这两类芯片的主要硬件框架相同。

表 1.5 Neuron 芯片处理器比较

特 征	MC143150	MC143120	MC143120E2	TMPN3120E2
处理器	3	3	3	3
RAM/B	2 048	1 024	2 048	1 024
ROM/B	—	10 240	10 240	10 240
EEPROM/B	512	512	2 048	1 024
16 位定时器/计数器	2	2	2	2
外部存储器接口	有	无	无	无
封装	PQFP	SOG	SOG	SOG
管脚	64	32	32	32



注：1——MC143150 和 C143120DW/B1DW；2——MC143120E2；3——MC143120；
4——MC143120DW/B1DW；5——MC143150 和 MC143120E2

图 1.5 Neuron 芯片框图

1.3.1 处理器单元

图 1.6 所示的三个处理器在系统固件中各有独特的功能。

(1) 介质访问控制处理器 MAC 主要控制七层网络协议中的 1~2 层，它包括驱动通信子系统的硬件以及执行避免冲突的算法。介质访问控制处理器和网络处理器通过共享存储器中的网络缓冲区进行通信。




图 1.6 处理器结构及存储器分配

(2) 网络处理器 NET 主要控制网络协议中的 3~6 层,它处理网络变量进程、寻址、事务进程、证实、背景诊断、软件定时器、网络管理和路由等功能。网络处理器使用共享存储器中的网络缓冲区同介质访问控制处理器通信,使用共享存储器中的应用缓冲区同应用处理器通信。在更新共享缓冲区的数据时,用硬件信号来仲裁对共享缓冲区数据访问的冲突。

(3) 应用处理器 APP 主要执行用户代码和为用户代码调用的操作系统服务。大部分应用程序使用的编程语言是 Neuron C,它派生于 ANSI C,并为适应分布式控制应用作了优化和扩展。主要的扩展包括以下几部分:

(1) 一个内部多任务调动程序,它允许程序员以自然的方式描述事件驱动的任务,同时按优先级控制这些任务的执行。

(2) 一个用于将 I/O 对象直接映射到处理器 I/O 的声明语句。

(3) 能够定义网络变量这种 Neuron C 语言的新对象,每当给这类变量赋值时,其值能自动通过网络传输。

(4) 可定义毫秒及秒级定时器对象,每当定时事件到就可激活用户任务。

(5) 一个运行函数库,调用时可执行事件检查、管理输入/输出活动、通过网络发送/接收消息及控制 Neuron 芯片功能等。

支持所有这些功能是 LonWorks 固件的一部分,而不需要程序员另外写代码。这样,即使复杂的应用程序也可写入 MC143120 处理器的应用程序存储空间中。

每个处理器都有如表 1.6 所列的寄存器集,但三个处理器均可共享图 1.7 所示的数据和地址 ALU 以及存储访问电路。在 MC143150 中,被任一内部处理器使用的地址、数据和读/写线均接到对应的外部总线上。每个 CPU 的最小周期包含三个系统时钟周期;每个系统时钟周期等于两个输入时钟周期。三个处理器的最小周期之间分别间隔一个系统时钟周期,因而每个处理器在每个指令周期内能够访问存储器和 ALU 一次。图 1.7 显示的是每个处理器在一个系统周期内的有效单元。这样,在系统中三个处理器以流水线方式作业,在不影响性能的前提下降低了硬件要求。三个处理器可并行执行,而不会造成耗时中断和上下文交换。

这种体系结构是面向堆栈的。一个 8 b 宽的堆栈用于数据访问,ALU 在堆栈顶寄存器 TOS 和 RAM 中数据栈的下一个表目操作;第二个堆栈用于存储 CALL 指令返回地址,也可