



高职高专教育“十一五”规划教材

计算机组装与维护

(第二版)

主编 钱 锋 丁亚明

副主编 赵艳平 徐 辉 徐 强



中国水利水电出版社
www.waterpub.com.cn

高职高专教育“十一五”规划教材

计算机组装与维护

(第二版)

主编 钱 锋 丁亚明

副主编 赵艳平 徐 辉 徐 强



中国水利水电出版社
www.waterpub.com.cn

内 容 提 要

本书在延续第一版编写风格的基础上，根据计算机技术的发展，结合作者多年教学与研发经验，并考虑到读者的反馈信息，对各个章节的内容、结构等进行了修订、调整、完善和补充。全书共分为7个主体项目，内容包括：计算机的配置、装机、BIOS设置、硬盘分区和格式化、软件安装、计算机系统设置与优化、计算机故障检测与维修。

本书既可作为高职计算机专业的教材，又可作为硬件工程师岗位技能培训教材，还适合作为计算机DIY爱好者、装机人员、计算机维修人员等参考用书。

本书配有电子教案，读者可以从中国水利水电出版社网站和万水书苑免费下载，网址为：<http://www.waterpub.com.cn/softdown/>和<http://www.wsbookshow.com>。

图书在版编目(CIP)数据

计算机组装与维护 / 钱锋, 丁亚明主编. -- 2版
-- 北京 : 中国水利水电出版社, 2010.7
高职高专教育“十一五”规划教材
ISBN 978-7-5084-7652-0

I. ①计… II. ①钱… ②丁… III. ①电子计算机—
组装—高等学校：技术学校—教材②电子计算机—维修—
高等学校：技术学校—教材 IV. ①TP30

中国版本图书馆CIP数据核字(2010)第121411号

策划编辑：雷顺加 责任编辑：张玉玲 封面设计：李佳

书名	高职高专教育“十一五”规划教材 计算机组装与维护(第二版)
作者	主编 钱锋 丁亚明 副主编 赵艳平 徐辉 徐强
出版发行	中国水利水电出版社 (北京市海淀区玉渊潭南路1号D座 100038) 网址： www.waterpub.com.cn E-mail： mchannel@263.net (万水) sales@waterpub.com.cn 电话：(010) 68367658 (营销中心)、82562819 (万水) 全国各地新华书店和相关出版物销售网点
经售	北京万水电子信息有限公司 北京市天竺颖华印刷厂
排版	184mm×260mm 16开本 16印张 418千字
印刷	2007年2月第1版
规格	2010年7月第2版 2010年7月第5次印刷
版次	20001—24000册
印数	26.00元
定价	

凡购买我社图书，如有缺页、倒页、脱页的，本社营销中心负责调换

版权所有·侵权必究

高职高专教育“十一五”规划教材 编委会

主任委员	孙敬华	刘甫迎		
副主任委员	刘晶璘	李 雪	胡学钢	丁亚明 孙 涌
	王路群	蒋川群	丁桂芝	宋汉珍 安志远
委员 (按姓氏笔画排序)				
卜锡滨	方少卿	王伟伟	邓春红	冯 毅
刘 力	华文立	孙街亭	朱晓彦	余 东
吴 玉	吴 锐	吴昌雨	张兴元	张成叔
张振龙	李 胜	李 锐	李京文	李明才
李春杨	李家兵	杨圣春	杨克玉	苏传芳
金 艺	姚 成	宫纪明	徐启明	郭 敏
钱 峰	钱 锋	高良诚	梁金柱	梅灿华
章炳林	黄存东	傅建民	喻 洁	程道凤
项目总策划	雷顺加			

再版前言

计算机作为科学技术发展的产物，已经走过了半个多世纪的历程。在这半个多世纪中，计算机技术飞速发展，新一代的计算机产品不断出现，尤其是微型计算机 PC（个人计算机的简称）的发展日新月异。因此，熟练地掌握计算机的操作技能已经成为当人类社会对人才的最基本要求。依据高职教育的特色和最新发展理念，在第一版的基础上进行了改编。新教材按照突出职业能力培养的课程标准，结合工作过程系统化对教学内容和教学组织进行了改革。同时，联合行业企业等相关技术人员，紧密结合生产实际，共同开发了本教材。本书针对高职高专的培养目标和职业教育对象的特点，突破传统教材的编写特点，引入了以职业能力为目标，以项目设计为载体，以工作过程为指导思想的编写思路。

(1) 在教材内容的选择上，通过课程整合，根据职业岗位的需求，全面系统地介绍了计算机的硬件配置和组装技术，以及计算机日常使用过程中所需要的维护及维修的相关知识。

(2) 在教材内容的组织上，按照情境教学的模式，以项目为载体，用任务驱动的方式将“计算机组装与维护”课程知识体系和实践操作体系有机地结合。学生通过各个循序渐进的任务最终完成一个工作活动的操作要求。

(3) 在教学的方法上，强调“提出问题——解决问题”的过程，在锻炼学生实际动手能力的同时拓展知识面，累积经验。

全书共分为 7 个主体项目：

- 项目 1 计算机的配置
- 项目 2 装机
- 项目 3 BIOS 设置
- 项目 4 硬盘分区和格式化
- 项目 5 软件安装
- 项目 6 计算机系统设置与优化
- 项目 7 计算机故障检测与维修

每个项目都是计算机维护人员需要完成的典型工作任务，通过循序渐进的任务驱动最终完成工作活动的要求，并为下一个主体项目的执行做好基本技能和知识的准备。学生通过不断明确的任务训练，在完成工作活动的过程中更好地掌握知识，更快地获得技能。

本书由钱锋、丁亚明任主编，赵艳平、徐辉、徐强任副主编，项目 1 由徐辉（任务 1 至任务 4）和徐强（任务 5 至任务 9）共同编写，项目 2、项目 3 由冯毅编写，项目 4、项目 5 由何永太编写，项目 6、项目 7 由赵艳平编写。全书由钱锋统稿。另外，参与本书编写工作的还有熊少武、李文文、房雁平、段剑伟、梁锐、章晓智、田芳等。

本书内容丰富全面，结构清晰，语言通俗易懂，并提供大量的图片，方便读者在阅读时理解和掌握。

由于时间仓促及编者水平有限，书中不足之处在所难免，欢迎广大读者和同行批评指正。

编 者

2010 年 4 月

目 录

再版前言

项目 1 计算机的配置	1
概述 学习性项目计划书	1
1.1 任务 1 CPU 的认知	2
1.1.1 学习性工作任务阐述	2
1.1.2 相关知识与技能	2
1.2 任务 2 主板的认知	23
1.2.1 学习性工作任务阐述	23
1.2.2 相关知识与技能	24
1.3 任务 3 内存的认知	38
1.3.1 学习性工作任务阐述	38
1.3.2 相关知识与技能	38
1.4 任务 4 显示系统的认知	47
1.4.1 学习性工作任务阐述	47
1.4.2 相关知识与技能	49
1.5 任务 5 外部存储器的认知	62
1.5.1 学习性工作任务阐述	62
1.5.2 相关知识与技能	63
1.6 任务 6 声音系统的认知	80
1.6.1 学习性工作任务阐述	80
1.6.2 相关知识与技能	81
1.7 任务 7 其他外设的认知	92
1.7.1 学习性工作任务阐述	92
1.7.2 相关知识与技能	94
1.8 任务 8 硬件设备的识别方法	110
1.8.1 学习性工作任务阐述	110
1.8.2 相关知识与技能	111
1.9 任务 9 计算机的配置	114
1.9.1 学习性工作任务阐述	114
1.9.2 相关知识与技能	115
项目 2 装机	118
概述 学习性项目计划书	118
2.1 任务 1 组装计算机	118
2.1.1 学习性工作任务阐述	118
2.1.2 相关知识与技能	119
2.2 任务 2 拆卸计算机	136
2.2.1 学习性工作任务阐述	136
2.2.2 相关知识与技能	136
2.3 任务 3 排除装机中的常见故障	138
2.3.1 学习性工作任务阐述	138
2.3.2 相关知识与技能	138
项目 3 BIOS 设置	142
概述 学习性项目计划书	142
3.1 任务 1 设置 BIOS 参数	142
3.1.1 学习性工作任务阐述	142
3.1.2 相关知识与技能	143
3.2 任务 2 设置与解除开机和 CMOS 密码	154
3.2.1 学习性工作任务阐述	154
3.2.2 相关知识与技能	155
3.3 任务 3 升级 BIOS	157
3.3.1 学习性工作任务阐述	157
3.3.2 相关知识与技能	157
项目 4 硬盘分区和格式化	159
概述 学习性项目计划书	159
4.1 任务 1 使用工具软件分区和格式化	159
4.1.1 学习性工作任务阐述	159
4.1.2 相关知识与技能	160
4.2 任务 2 在安装系统过程中分区和格式化	173
4.2.1 学习性工作任务阐述	173
4.2.2 相关知识与方法	173
项目 5 软件安装	178
概述 学习性项目计划书	178
5.1 任务 1 安装操作系统	178
5.1.1 学习性工作任务阐述	178
5.1.2 相关知识与技能	179
5.2 任务 2 安装应用软件	189

5.2.1 学习性工作任务阐述	189
5.2.2 相关知识与技能	189
5.3 任务 3 安装工具软件	193
5.3.1 学习性工作任务阐述	193
5.3.2 相关知识与方法	194
项目 6 计算机系统设置与优化	198
概述 学习性项目计划书	198
6.1 任务 1 安装硬件设备驱动程序	199
6.1.1 学习性工作任务阐述	199
6.1.2 相关知识与技能	199
6.2 任务 2 添加/删除系统组件	202
6.2.1 学习性工作任务阐述	202
6.2.2 相关知识与技能	202
6.3 任务 3 备份和恢复数据	206
6.3.1 学习性工作任务阐述	206
6.3.2 相关知识与技能	206
6.4 任务 4 用工具软件测试和优化系统	218
6.4.1 学习性工作任务阐述	218
6.4.2 相关知识与技能	219
6.5 任务 5 计算机病毒的防治	225
6.5.1 学习性工作任务阐述	225
6.5.2 相关知识与技能	225
项目 7 计算机故障检测与维修	231
概述 学习性项目计划书	231
7.1 任务 1 计算机常见故障检测与维修	231
7.1.1 学习性工作任务阐述	231
7.1.2 相关知识与技能	232
7.2 任务 2 主板检测与维修	241
7.2.1 学习性工作任务阐述	241
7.2.2 相关知识与技能	241
参考文献	249

项目 1 计算机的配置

概述 学习性项目计划书

1. 项目提出的背景和必要性

计算机作为科学技术发展的产物，已经走过了半个多世纪的历程。在这半个多世纪中，计算机技术飞速发展，新一代的计算机产品不断出现，尤其是微型计算机 PC（个人计算机的简称，英文全称为 Personal Computer）的发展日新月异。对于计算机相关专业的学生来说，必须能正确对计算机各配件进行识别，同时能够依据各配件的性能价格比合理配置计算机。

2. 项目的主要目标和学习内容

能力目标：能识别 CPU、内存、主板、硬盘、光驱、显示卡、声卡、网卡等计算机主要配件，并能依据各配件的主要性能配置当前主流计算机一台。

知识目标：CPU、内存、主板、硬盘、光驱、显示卡、声卡、网卡等计算机主要配件的构成，各配件的主流产品及主要性能指标等。

素质目标：培养学生计算机专业的基本技能，同时培养学生查阅资料和自学的能力，教会学生认真做事、用心做事的职业能力。

本项目的主要目标是能够对计算机主要配件进行识别，合理配置计算机。根据项目的内容和工作过程，并联系学习实际，将项目分成下面的 9 个学习性工作任务来完成。

- (1) CPU 的认知。
- (2) 主板的认知。
- (3) 内存的认知。
- (4) 显示系统的认知。
- (5) 外部存储器的认知。
- (6) 声音系统的认知。
- (7) 其他外设的认知。
- (8) 硬件设备的识别方法。
- (9) 计算机的配置。

3. 项目实施的基础

本项目实施的情境：实训室。

技能基础：计算机操作的基本技能及上网查阅资料的能力。

4. 项目完成的验收

识别计算机各配件，将结果进行记录，并上交各主要配件的主流产品及性能；完成主流计算机的配置清单。

1.1 任务 1 CPU 的认知

1.1.1 学习性工作任务阐述

【任务目的】

通过学习，了解 CPU 及其散热器的各项重要的技术参数；了解选购 CPU 及其散热器时的注意事项，并根据需要选购一款合适的 CPU 和 CPU 散热器。

【任务内容】

给出若干种类的 CPU，进行识别并将结果记录下来；查询有关资料，记录下目前市场主流 CPU 的类型及主要性能参数。

(1) 识别 CPU 并将结果记录在表 1-1 中。

表 1-1 CPU 识别

(2) 查询相关资料, 写出主流 CPU 产品的型号及主要技术指标并填到表 1-2 中。

表 1-2 主流 CPU 产品及性能对照表

【任务考核】

记录下识别、查询的 CPU 相关参数，并对参数进行分析比较，区分优劣。

1.1.2 相关知识与技能

1. CPU 的结构

CPU 的工作过程就像一个工厂对产品的加工过程：进入工厂的原料（指令和数据），经过

物资分配部门（控制单元）的调度分配，被送往生产线（逻辑运算单元），生产出成品（处理后的数据）后，再存储在仓库（存储单元）中，最后等着拿到市场上去卖（交给应用程序使用）。在这个过程中，从控制单元开始 CPU 就开始了正式的工作，中间的过程是通过逻辑运算单元来进行运算处理，交到存储单元后就代表一次（一条指令执行）工作的结束。

CPU 负责处理数据和执行程序的部件如下：

- 算术逻辑单元（Arithmetic Logic Unit, ALU）：是运算器的核心。它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。就像刚才提到的，这里就相当于工厂中的生产线，负责运算数据。
- 寄存器组（Register Set 或 Registers, RS）：实质上是 CPU 中暂时存放数据的地方，里面保存着那些等待处理的数据或已经处理过的数据，CPU 访问寄存器所用的时间要比访问内存的时间短。采用寄存器组，可以减少 CPU 访问内存的次数，从而提高了 CPU 的工作速度。但因为受到芯片面积和集成度的限制，寄存器组的容量不可能很大。寄存器组可分为专用寄存器和通用寄存器。专用寄存器的作用是固定的，而通用寄存器用途广泛并可由程序员规定其用途。寄存器的数目因 CPU 而异。
- 控制单元（Control Unit, CU）：正如工厂的物流分配部门，控制单元是整个 CPU 的指挥控制中心，由指令寄存器（Instruction Register, IR）、指令译码器（Instruction Decoder, ID）和操作控制器（Operation Controller, OC）3 个部件组成，对协调整个电脑使之有序工作极为重要。它根据用户预先编制好的程序，依次从存储器中取出各条指令，放在指令寄存器中，通过指令译码（分析）确定应该进行什么操作，然后通过操作控制器，按确定的时序，向相应的部件发出微操作控制信号。操作控制器中主要包括节拍脉冲发生器、控制矩阵、时钟脉冲发生器复位电路和启停电路等控制逻辑。

总线（Bus）是在计算机的各部件之间传输信息的公共通路，包括传输数据（信息）信号的逻辑电路、管理信息传输协议的逻辑线路和物理连线。就像工厂中各部位之间的联系渠道，是各种公共信号线的集合，用于作为计算机中所有各组成部件之间传输信息共同使用的“公路”。直接和 CPU 相连的总线可称为局部总线。按照总线上传送信息类型的不同，可将总线分为：数据总线（Data Bus, DB）、地址总线（Address Bus, AB）、控制总线（Control Bus, CB）。简单地说，数据总线用来传输数据信息；地址总线用于传送 CPU 发出的地址信息；控制总线用来传送控制信号、时序信号和状态信息等。

2. CPU 中的新技术和指令集

（1）CISC 技术和 RISC 技术。

复杂指令集计算机（Complex Instruction Set Computer, CISC）技术和简化指令集计算机（Reduced Instruction Set Computer, RISC）技术是基于不同理论和构思的两种不同的 CPU 设计技术，CISC 技术的产生和应用均早于 RISC 技术。

采用 CISC 技术的 CPU 特点有：

- 指令系统中包含很多指令，既有常用指令，也有用得较少的复杂指令，后者对应较复杂的功能，但指令码相当长，这使微处理器的译码部件工作加重，速度减慢。
- 访问内存时采用多种寻址方式。
- 采用微程序机制，微程序机制使微处理器控制 ROM 中存放了众多微程序。

采用 RISC 技术的 CPU 特点有：

- 指令系统中只含有简单而常用的指令，指令的长度较短，并且每条指令的长度相同。
- 采用流水线机制来执行指令。按照这种机制，在指令 1 经过取指后进入译码阶段时，指令 2 便进入取指阶段；而在指令 1 进入执行阶段、指令 2 进入译码阶段时，指令 3 进入取指阶段……。所以，流水线机制是一种指令级并行处理方式，可以在同样的时间段中比非流水线机制下执行更多的指令，大大提高了指令的执行速度。
- 大多数指令利用内部寄存器来执行，一般只需要一个时钟周期。这不但提高了指令执行速度，而且减少了对内存的访问，从而使内存的管理简化。

Intel 公司在 Pentium 之前的 CPU 均属于 CISC 体系，从 Pentium 开始，将 CISC 和 RISC 结合，大多数指令是简化指令，但仍然保留了一部分复杂指令，而这部分指令是采用硬件来实现的，通过取两者之长，CPU 可实现更高的性能。

（2）超标量流水线技术。

超标量流水线是 Pentium 中最重要的创新技术。所谓超标量，就是一个处理器中有多条指令流水线。在 Pentium 中，采用 U 和 V 两条流水线，每条流水线均含有独立的 ALU 地址生成电路和连接数据 Cache 的接口，它们可通过各自的接口对 Cache 存取数据，这种结构的 Cache 称为 Cache 双端接口。双端接口使 Pentium 具有更高的速度。超标量流水线机制使得 Pentium 能够对应一个时钟周期执行两条整数运算指令，这样比相同频率的前一代 CPU 实际速度提高一倍。

不过，采用超标量流水线机制是有前提条件的，一是要求所有的指令基本上都是简化指令，二是 V 流水线总是能够接受 U 流水线的下一条指令，可见，超标量流水线技术是和 RISC 技术密不可分的。

（3）分支预测技术。

在程序设计中，分支转移指令用得非常多。通常分支转移指令在执行前不能确定转移是否发生。而指令预取缓冲器是顺序取指令的，如果产生转移，那么指令预取缓冲器中取得的后续指令全部白取，从而造成流水线断流，损失流水线效能。为此，希望在转移指令执行前，能够预测转移是否发生，从而确定此后执行哪一段程序。

（4）超线程技术。

超线程技术（Hyper Threading Technology），简称 HT 技术。超线程技术通过采用特殊的硬件指令，可以把两个逻辑内核模拟成两个物理芯片，在单处理器中实现线程级的并行计算，同时在相应的软硬件的支持下大幅度地提高机器效率，而实现在单处理器上模拟双处理器的性能。其实，从实质上说，超线程是一种可以将 CPU 内部暂时闲置处理资源充分“调动”起来的技术。

要实现超线程技术，需要 CPU、主板芯片组、主板 BIOS、操作系统和应用软件的支持。

（5）迅驰技术。

迅驰是一种“移动计算技术”，常用于笔记本电脑。它具有“集成的无线局域网连接能力，突破性的移动计算性能，延长的电池使用时间，更轻、更薄的外形设计”。其关键在于“移动”，尤其是对无线技术的全面支持，以及平衡了性能和功耗、体积的矛盾，使真正的移动成为现实。而作为一种技术，迅驰并不是单纯的代表 CPU，它包括了笔记本电脑专用处理器 Pentium-M、855/915 芯片组系列和 Intel PRO/Wireless 2100 无线网络连接。所以，迅驰的实质是一整套无线接入的移动技术平台。

(6) 双核处理器。

双核处理器就是基于单个半导体的一个处理器上拥有两个一样功能的处理器核心。换句话说，将两个物理处理器核心整合到一个核心中。双核微处理器技术的引入是提高处理器性能的有效方法。因为处理器实际性能是处理器在每个时钟周期内所能处理指令数的总量，因此增加一个内核，理论上处理器每个时钟周期内可执行的单元数将增加一倍。

“双核”的概念最早是由 IBM、HP、Sun 等支持 RISC 架构的高端服务器厂商提出的，不过由于 RISC 架构的服务器价格高、应用面窄，没有引起广泛的注意。最近逐渐热起来的“双核”概念，主要是指基于 X86 开放架构的双核技术。在这方面，起领导地位的厂商主要有 AMD 和 Intel 两家。其中，两家的思路又有不同。AMD 从一开始设计时就考虑到了对多核心的支持，所有组件都直接连接到 CPU，消除系统架构方面的挑战和瓶颈；两个处理器核心直接连接到同一个内核上，核心之间以芯片速度通信，进一步降低了处理器之间的延迟。而 Intel 采用多个核心共享前端总线的方式。专家认为，AMD 的架构更容易实现双核以至多核，Intel 的架构会遇到多个内核争用总线资源的瓶颈问题。

(7) MMX 指令集。

MMX (Multi Media Extension, 多媒体扩展) 指令集是 Intel 公司于 1996 年推出的一项多媒体（在音像、图形和通信应用方面）增强技术。MMX 指令集中包括有 57 条多媒体指令，通过这些指令可以一次处理多个数据，在处理结果超过实际处理能力时也能进行正常处理，把处理多媒体的能力提高了 60% 左右。但 3D 运算多为浮点运算，而 MMX 指令集对 CPU 的浮点运算能力没有作用，因此 MMX 指令集在制作 3D 上没有实际意义。

此后在“铜矿”Pentium III 处理器中还出现有 MMX2 技术，将来还可能会有三代、四代 MMX 技术，只是名称可能不同，但意义是一样的。

(8) SSE 指令集。

SSE (Streaming SIMD Extensions, 单指令多数据流扩展) 指令集是 Intel 公司在 Pentium III 处理器中率先推出的。SSE 指令集包括了 70 条指令，其中包括提高 3D 图形运算效率的 50 条 SIMD（单指令多数据技术）浮点运算指令、12 条 MMX 整数运算增强指令、8 条优化内存中连续数据块传输指令。理论上这些指令对目前流行的图像处理、浮点处理、3D 运算、视频处理、音频处理等诸多多媒体应用起到全面强化的作用。SSE 指令与 3DNow! 指令彼此互不兼容，但 SSE 包含了 3DNow! 技术的绝大部分功能，只是实现的方法不同。

有资料表明，SSE 指令在运行没有被优化过的应用软件时并没有太大的作用。

(9) SSE2 指令集和 SSE3 指令集。

Intel 为了应对 AMD 的 3DNow! 指令集，又在 SSE 的基础上开发了 SSE2。SSE2 指令就是增强的 SSE 指令集的扩展，它在原来 SSE 指令集的基础上增加了一些指令，包括 144 条 128 位全新 SIMD 浮点管理指令，使得其 P4 处理器性能有大幅度提高。SSE2 涉及了在多重的数据目标上立刻执行单个的指令（即 SIMD，简称单指令多数据流指令）。最重要的是 SSE2 能处理 128 位和两倍精密浮点运算。处理更精确浮点数的能力使 SSE2 成为加速多媒体程序、3D 处理工程以及工作站类型任务的基础配置，但重要的是软件是否能适当地优化利用它。

SSE3 指令是目前规模最小的指令集，它只有 13 条指令。它共划分为 5 个应用层，分别为数据传输命令、数据处理命令、特殊处理命令、优化命令、超线程性能增强 5 个部分，其中超线程性能增强是一种全新的指令集，它可以提升处理器的超线程的处理能力，大大简化了超线程的数据处理过程，使处理器能够更加快速地进行并行数据处理。

（10）3DNow!指令集。

AMD 的 3DNow! 指令跟 SSE 的本质差不多，一次可对两个 32 位浮点数进行运算。AMD 公司提出的 3DNow! 指令集出现在 SSE 指令集之前，并被 AMD 广泛应用于其 K6-2、K6-3 以及 Athlon (K7) 处理器上。3DNow! 指令集技术其实只是 21 条机器码的扩展指令集。它在原来指令集的基础上新增了 24 条指令（其中的 12 条指令用于支持语音识别和视频信号的处理，7 条指令用于改进 Internet 及其他形式数据流的数据传输速度，5 条指令用于数字信号处理）以提高音频和通信等方面的性能。

要想发挥扩展 CPU 指令集的性能，还必须有软件的支持才行。如 Prescott P4 具有最新的 SSE3 指令集，但是由于还没有什么软件支持，所以还是无法体现出性能的提升。目前，Intel 的 Pentium 4 支持 MMX、SSE、SSE2、SSE3 指令集和超线程技术。AMD 的 Athlon XP 支持 MMX、3DNow! 与 SSE 指令集，Athlon 64 是目前支持指令集最多的 CPU，可支持 MMX、3DNow!、SSE、SSE2 与 X86-64 等指令集。

汪 ■ MMX 技术侧重于整数运算，而 3DNow! 指令集主要针对三维建模、坐标变换和效果渲染等三维应用场合，在软件的配合下，可以大幅度提高 3D 处理性能。

3. CPU 的封装技术简介

所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，封装对 CPU 和其他 LSI (Large Scale Integration) 集成电路都起着重要的作用，新一代 CPU 的出现常常伴随着新的封装形式的使用。

芯片的封装技术已经历了好几代的变迁，从 DIP、QFP、PGA、BGA 到 CSP 再到 MCM，技术指标一代比一代先进，如芯片面积与封装面积之比越来越接近于 1，适用于频率越来越高、耐温性能越来越好、引脚数增多、引脚间距减小、重量减小、可靠性要求更高等方面的新型芯片中。

汪 ■ 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近 1 越好。

（1）DIP 封装。

20 世纪 70 年代流行的是 DIP 封装（Dual In-line Package，双列直插封装）。DIP 封装结构形式有：多层陶瓷双列直插式 DIP、单层陶瓷双列直插式 DIP、引线框架式 DIP（含玻璃陶瓷封接式、塑料包封结构式、陶瓷低熔玻璃封装式）等。

以采用 40 根 I/O 引脚塑料双列直插式封装（PDIP）的 CPU 为例，其芯片面积/封装面积 = $(3 \times 3) / (15.24 \times 50) = 1:86$ ，离 1 相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。Intel 公司早期的 CPU，如 8086、80286，都采用 PDIP 封装（塑料双列直插）。

（2）载体封装。

20 世纪 80 年代出现了芯片载体封装，其中有陶瓷无引线芯片载体 LCCC (Leadless Ceramic Chip Carrier)、塑料有引线芯片载体 PLCC (Plastic Laded Chip Carrier)、小尺寸封装 SOP (Small

Outline Package)、塑料四边引出扁平封装 PQFP (Plastic Quad Flat Package)。

以 0.5mm 焊区中心距、208 根 I/O 引脚 QFP 封装的 CPU 为例, 如果外形尺寸为 28mm×28mm, 芯片尺寸为 10mm×10mm, 则芯片面积/封装面积=(10×10)/(28×28)=1:7.8, 由此可见 QFP 封装比 DIP 封装的尺寸大大减小。Intel 公司的 80386 CPU 就采用塑料四边引出扁平封装 (PQFP)。

(3) BGA 封装。

20 世纪 90 年代随着集成技术的进步、设备的改进和深亚微米技术的使用, LSI、VLSI、ULSI 相继出现, 芯片集成度不断提高, I/O 引脚数急剧增加, 功耗也随之增大, 对集成电路封装的要求也更加严格。为满足发展的需要, 在原有封装方式的基础上, 又增添了新的方式: 球栅阵列封装 (Ball Grid Array Package, BGA)。BGA 一出现便成为 CPU、南北桥等 VLSI 芯片的最佳选择。

Intel 公司对集成度很高 (单芯片里达 300 万只以上晶体管)、功耗很大的 CPU 芯片, 如 Pentium、Pentium Pro、Pentium II 采用陶瓷针栅阵列封装 (CPGA) 和陶瓷球栅阵列封装 (CBGA), 并在外壳上安装微型排风扇散热, 从而使 CPU 能稳定可靠地工作。

(4) 面向未来的封装技术。

BGA 封装比 QFP 先进, 更比 PGA 好, 但它的芯片面积/封装面积的比值仍很低。

Tessera 公司在 BGA 基础上做了改进, 研制出另一种称为 μ BGA 的封装技术, 按 0.5mm 焊区中心距, 芯片面积/封装面积的比值为 1:4, 比 BGA 前进了一大步。

1994 年 9 月, 日本三菱电气研究出一种芯片面积/封装面积=1:1.1 的封装结构, 其封装外形尺寸只比裸芯片大一点点。也就是说, 单个 IC 芯片有多大, 封装尺寸就有多大, 从而诞生了一种新的封装形式, 命名为芯片尺寸封装, 简称 CSP (Chip Size Package 或 Chip Scale Package)。CSP 封装具有以下特点:

- 满足了 LSI 芯片引出脚不断增加的需要。
- 解决了 IC 裸芯片不能进行交流参数测试和老化筛选的问题。
- 封装面积缩小到 BGA 的 1/4 甚至 1/10, 延迟时间大大缩短。

曾有人想, 当单芯片一时还达不到多种芯片的集成度时, 能否将高集成度、高性能、高可靠的 CSP 芯片 (用 LSI 或 IC) 和专用集成电路芯片 (ASIC) 在高密度多层互联基板上用表面安装技术 (SMT) 组装成为多种多样的电子组件、子系统或系统。由这种想法产生出多芯片组件 MCM (Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM 的特点有:

- 封装延迟时间缩短, 易于实现组件高速化。
- 缩小整机/组件封装尺寸和重量, 一般体积减小 1/4, 重量减轻 1/3。
- 可靠性大大提高。

随着 LSI 设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用, 人们又产生了将多个 LSI 芯片组装在一个精密多层布线的外壳内形成 MCM 产品的想法。进一步又产生另一种想法: 把多种芯片的电路集成在一个大圆片上, 从而又导致了封装由单个小芯片级转向硅圆片级 (Wafer Level) 封装的变革, 由此引出系统级芯片 SOC (System On Chip) 和电脑级芯片 PCOC (PC On Chip)。

相信随着 CPU 和其他 ULSI 电路的不断进步, 集成电路的封装形式也将有相应的发展, 而封装形式的进步又将反过来促成芯片技术向前发展。

综上所述，当前的 CPU 如果从它的物理结构和外观上就可将其分为内核、基板、填充物、封装和接口 5 个部分，如图 1-1 所示。




图 1-1 CPU 外观的组成逻辑示意框图

- 内核。是由单晶硅做成的芯片，位于 CPU 的中央，通过指令的执行完成对存储器、输入/输出接口等电路的数据的处理和读写工作。
- 基板。是承载 CPU 内核用的电路板，它负责内核与外界的通信，并决定这颗芯片的时钟频率。在它上面有电容、电阻和决定 CPU 时钟频率的电路。早期的 CPU 基板采用陶瓷制造，现在的 P4/D、Athlon 等都采用有机物制造，可提供更好的电气和散热性能。
- 填充物。CPU 内核和 CPU 基板之间往往还有填充物。它的作用是缓解来自散热器的压力以及固定芯片和电路基板。
- 封装。设计制作好的 CPU 芯片通过严格的测试，合格后送封装厂切割、划分成用于单个 CPU 的规模并置入到封装中。良好的封装设计有助于 CPU 芯片散热并很好地让 CPU 与主板连接。
- CPU 的接口。CPU 也是通过接口与主板相连的。CPU 的接口有针脚式、引脚式、卡式和触点式等几种型式。目前 CPU 的接口大多采用针脚式接口，如 Intel Pentium 4 的 Socket 478。触点式连接是 Intel 新一代处理器的接口，它取代了 Socket 478 成为 Intel 平台的主流 CPU 接口，如 Socket 775。

4. CPU 的性能指标

(1) 位、字节和字长。

二进制系统中，每个 0 或 1 就是一个位（bit），位是表示电子信号的最小单位。一个字节（Byte）是由 8 个位组成的，可代表一个字母（A~Z）、数字（0~9）或符号等，是数据存储的基本单位。字长表示 CPU 一次可处理的二进制位数，它是衡量计算机性能的重要指标，字长越大表示计算机处理数据的能力越强。

(2) 主频、外频和倍频。

主频也叫做 CPU 的时钟频率，表示在 CPU 内部数字脉冲信号振荡的速度，是 CPU 内核的实际工作频率。主频越高，在相同的时间里，CPU 所能完成的指令数就越多，其运算速度也就越快。以前 CPU 的主频一般以 MHz 为单位，通常所说的 Pentium II 400，就是指该 CPU 的主频为 400MHz。而现在的 CPU 的主频很高，一般都是以 GHz 为单位，比如 P4 3.06GHz 指的主频就是 3.06GHz。

CPU 主频的高低与 CPU 的外频和倍频有关，其计算公式为：主频=外频×倍频。

外频是指 CPU 总线频率，或称系统频率，是 CPU 与主板之间同步运行的速度。目前，绝大部分计算机系统的外频是指内存与主板之间同步运行的速度，CPU 的外频直接影响内存的访问速度，外频速度高，CPU 就可以同时接收更多的来自外围设备的数据，从而使整个系统的速度进一步提高。

倍频是 CPU 的运行频率与整个系统外频之间的倍数。在此之前，CPU 和其周边设备采用相同的频率工作。随着芯片技术的不断发展，CPU 的频率越来越快，而 CPU 的周边设备受技术限制，能够承受的工作频率有限，这就阻碍了 CPU 主频的提高。在这种情况下，产生了 CPU 与周边设备使用不同工作频率的方案，即 CPU 的实际工作频率称为主频，周边设备的工作频率为外频，总线也以这个频率工作，所以称为总线频率。两者之间的倍数即为倍频，早期为 2~3 倍，现在通常为 10 多倍。

(3) FSB 前端总线。

又称前端总线频率或前端总线速度。前端总线是 AMD 在推出 K7 CPU 时提出的概念，一直以来很多人都误认为这个名词不过是外频的一个别称。实际上，平时所说的外频是指 CPU 与主板的连接速度（实际上是指 CPU 和内存之间的传输速度），这个概念是建立在数字脉冲信号振荡速度基础之上的，而前端总线速度指的是数据传输的速度。就处理器速度而言，前端总线速度比外频更具代表性。所以，前端总线速度也可以看做是总线的带宽。



注意 例如 100 MHz 外频特指数字脉冲信号在每秒钟振荡 1000 万次，而 100 MHz 前端总线速度则指的是每秒钟 CPU 可接收的数据传输量是 $100\text{MHz} \times 64\text{bit} \div 8\text{bit/Byte} = 800\text{MB}$ 。

(4) 缓存 Cache。

缓存又称为高速缓存，是位于 CPU 与内存之间的规模较小但速度很快的存储器，因为它在高速 CPU 与慢速内存之间起缓冲作用。缓存一般由 SRAM 组成，速率与 CPU 相当。

CPU 的缓存通常又分为两种，即 L1 Cache（一级缓存）和 L2 Cache（二级缓存）。

L1 高速缓存，也就是我们经常说的一级高速缓存，通常集成在 CPU 内部，可以大大提高 CPU 的运行效率。高速缓冲存储器均由静态随机存取存储器 SRAM 组成，结构较复杂，具有速度快、集成度相对较低、价格高、功耗大等特点，因此，在 CPU 芯片面积不能太大的情况下，L1 高速缓存的容量不可能做得太大。采用回写（Write Back）结构的高速缓存，对读和写操作均可提供缓存。而采用写通（Write through）结构的高速缓存，仅对读操作有效。在 486 以上的计算机中基本采用了回写式高速缓存。

L2 高速缓存，一般指 CPU 外部的高速缓存（也有集成在 CPU 内部的）。Pentium Pro 处理器的 L2 Cache 和 CPU 运行在相同频率下，但成本昂贵。所以为降低成本，Intel 公司生产了一种 L2 缓存相对较小、外频较低的处理器，称为赛扬处理器。

(5) 工作电压。

工作电压指的也就是 CPU 正常工作所需的电压。早期 CPU（386、486）由于工艺落后，它们的工作电压一般为 5 V。随着 CPU 的制造工艺与主频的提高，CPU 的工作电压有逐步下降的趋势，到 Pentium CPU 时，电压已降到 3.5V/3.3V/2.8V，而现在的 CPU 工作电压普遍在 1.3~2V 之间。低电压能解决耗电过大和发热过高的问题，这对于当前能耗惊人、散热困难的 CPU 显得尤其重要。

(6) 制造工艺。

早期的 CPU 大多采用 $0.5\mu\text{m}$ 的制造工艺, Pentium CPU 的制造工艺是 $0.35\mu\text{m}$, Pentium II 和赛扬可以达到 $0.25\mu\text{m}$ 。在 1999 年底, Intel 公司推出了采用 $0.18\mu\text{m}$ 制造工艺的 Pentium III 处理器, 即 Coppermine (铜矿) 处理器。Intel 宣称是第一个将 $0.13\mu\text{m}$ 工艺应用到微处理器的生产商。很明显, Intel 只有靠 $0.13\mu\text{m}$ 工艺来减少晶体管的数量和处理器本身的体积才能有效降低成本。而在 2004 年 6 月, Intel 推出的 Socket LGA 775 架构的 CPU 已经采用了 $0.09\mu\text{m}$ 的制造工艺。更精细的工艺使得原有晶体管电路更大限度地缩小了, 能耗越来越低, CPU 也就更省电, 这样就可以极大地提高 CPU 的集成度和工作频率。

(7) 协处理器(又叫数学协处理器)。

协处理器也有几种, 如输入/输出协处理器和数学协处理器等。数学协处理器主要的功能就是负责浮点运算, 在 486 以前的 CPU 里面, 由于没有内置协处理器, 因此浮点运算性能都相当落后, 如果要提高它的浮点运算能力需要另外购买数字协处理器。486 以后的 CPU 一般都内置了协处理器, 而且协处理器的功能也不再局限于增强浮点运算。现在 CPU 的浮点单元(协处理器)往往可以对多媒体指令进行优化, 如 Intel 的 MMX 技术。

(8) 扩展指令集。

为了提高计算机处理多媒体信息的能力, CPU 厂商对 X86 指令集进行了扩展, 从而出现了一些专门的处理器扩展指令集, 其中最著名的有 Intel 的 MMX、SSE 和 AMD 的 3DNow!。这些指令集可对图像处理、浮点运算、3D 运算、视频处理、音频处理等多媒体应用起到全面强化作用。

5. CPU 的发展概况

(1) Intel CPU。

1971 年 11 月 15 日, Intel 公司推出了世界上第一款微处理器(4004 CPU), 如图 1-2 所示, 这是第一个可用于微型计算机的 4 位微处理器, 采用 $10\mu\text{m}$ 工艺制造, 16 针 DIP 封装, 芯片核心尺寸为 $3\text{mm} \times 4\text{mm}$, 共集成有 2300 个晶体管, 工作频率为 108kHz , 每秒运算能力为 6 万次。

1972 年, Intel 推出第一款 8 位的 8008 CPU, 如图 1-3 所示, 它大约有 3500 个晶体管, 以 $10\mu\text{m}$ 工艺制造, 内存空间为 16KB , 工作频率为 200kHz 。



图 1-2 Intel 4004




图 1-3 Intel 8008

Intel 于 1974 年推出了 8080, 该 CPU 由 6000 个晶体管组成, 采用 $6\mu\text{m}$ 工艺, 工作频率为 2MHz , 内存空间为 64KB , 作为代替电子逻辑电路的器件被用于各种应用电路和设备中。

8086 CPU 是 1978 年推出的 16 位 CPU, 由约 29000 个晶体管组成, 采用 $3\mu\text{m}$ 工艺。8086 的数据总线与寄存器宽度皆为 16 位, 最大内存空间 1MB , 工作频率为 4.77MHz , 如图 1-4 所示为 8086 CPU。