

**Intel 386 SL SuperSet**

**程序员参考手册**

**北京希望电脑公司**

裝幀設計：沈英

\* 版權所有  
\* 不準翻印

- \* 北京市新聞出版局  
    準印證號：3584-91584
- \* 訂購單位：北京8721信箱資料部
- \* 郵政編碼：100080
- \* 電    話：2562329
- \* 傳    真：01—2561057
- \* 乘    車：320、332、302路車  
                至海淀黃莊下車
- \* 辦公地點：希望公司大樓一樓  
                往裏走101房間
- \* 印    刷：常熟教育印刷二廠

## 前　　言

现代 PC 技术的发展十分迅猛,日新月异,它向芯片制造商提出新的挑战:高集成度、高可靠性、低功耗、易于扩展的硬件系统设计。

Intel 公司于 1992 年 1 月率先推向市场的 Intel 386 SL SuperSet(含 80386 SL—25 和 82360SL 两个超级芯片)迎接了挑战。SL SuperSet 超级套片具有工业标准的 Intel 80386 内核、工业标准总线 ISA—BUS、工业标准外围设备(诸如存贮器、高速缓冲存贮器、中断控制器、DMA 控制器、时钟、RTC、并行口、串行口、VGA 显示器、FDC/HDC 即软盘/软盘控制器,总线控制器及驱动器接口,等等.)。首创系统管理中断 SMI,支持 MS—DOS、OS/2、Windows、Unix/System V 操作系统,电源(功耗管理)和控制机构等功能和特性,因而利用这套 SL SuperSet 超级套片很容易构造超微型的 Laptop,Portable PC 机和 note book PC 机。这里应强调指出的是,由于 SL SuperSet 具有上述的高集成度、高可靠性和低功耗等特点,因此,这些芯片用来构筑工业控制计算机系统是非常适合的。可以有充分理由预计,采用 SL SuperSet 超级套片构成的工业控制计算机系统将会得到普遍地应用!

本书主要包括三部分:

- Intel 386 SL SuperSet 系统设计指南
- SL SuperSet 程序员参考手册
- SL SuperSet 数据手册

本书对具有一定微机技术基础知识的硬件和系统工程师以及软件工程师在设计工业控制计算机系统、Laptop、Portable PC 机和 Note book PC 机很有参考价值,并对发展我国的 PC 机工业具有重大意义。

参与本书编写工作的有华锦忠、顾良士、魏树铭等在微机系统设计、软件和硬件方面均是学有专长的专家,并由白英彩教授悉心审阅全书手稿。尽管他们为本书的出版作了大量的仔细的工作,但由于时间仓促,书中仍难免有疏漏之处,恳请读者不吝指正。

希望公司  
于 1992 年 5 月

# 目 录

<b>第一章 Intel 386 SL 微处理器的特点</b>	(1)
1.1 本手册的组织	(1)
1.2 表示法的约定	(2)
1.2.1 位表示法	(2)
1.2.2 十六进制数	(2)
1.2.3 字节、字和双字	(2)
1.2.4 配置空间	(2)
1.2.5 配置空间地址	(2)
1.2.6 标准 I/O 空间地址	(2)
1.2.7 量度单位	(3)
1.2.8 专门用语	(3)
1.3 有关的参考资料	(3)
1.4 未定义的位及软件效能	(3)
<b>第二章 SL 超级芯片概论</b>	(5)
2.1 SL 超级芯片的特点	(5)
2.2 内部体系结构	(6)
2.2.1 Intel 386 SL 微处理器	(6)
2.2.2 82360 SL I/O	(8)
<b>第三章 系统寄存器的组织</b>	(10)
3.1 Intel 386 核心结构寄存器	(10)
3.2 SL SuperSet 扩充寄存器	(10)
3.2.1 内部结构程序设计模型	(11)
3.2.1.1 访问标准 I/O 地址空间	(12)
3.2.1.2 启动和访问部件配置空间	(12)
3.2.1.3 内部总线部件配置空间	(14)
3.2.1.4 板上存贮器控制器部件配置空间	(15)
3.2.1.5 外部总线部件配置空间	(16)
3.2.1.6 cache 部件配置空间	(17)
3.2.1.7 启动和访问 82360 SL 配置空间	(17)
3.2.2 逻辑功能模型	(21)
3.2.2.1 配置空间控制寄存器	(21)
3.2.2.2 板上存贮器控制寄存器	(22)
3.2.2.3 LIM 4.0 EMS 支持寄存器	(22)
3.2.2.4 P1 总线配置寄存器	(22)
3.2.2.5 系统管理控制寄存器	(23)
3.2.2.6 系统管理支持寄存器	(23)

3.2.2.7	系统管理状态寄存器	(23)
3.2.2.8	时钟控制寄存器	(24)
3.2.2.9	系统活动寄存器	(24)
3.2.2.10	电源管理定时器寄存器	(25)
3.2.2.11	挂起报警定时器计数寄存器	(25)
3.2.2.12	增强功能部件寄存器	(25)
3.2.2.13	外围配置寄存器	(25)
3.2.2.14	定时器 2 寄存器	(26)
3.2.3	影象(Shadow)寄存器	(26)
3.2.3.1	影象 DMA 控制器 1 和 2	(28)
3.2.3.2	影象可编程中断定时器 1 和 2	(28)
3.2.3.3	影象中断控制器 1 和 2	(28)
3.2.3.4	影象 NMI 屏蔽寄存器	(28)
3.3	标准 ISA 系统寄存器	(29)

## 第四章 板上存贮器控制 (30)

4.1	板上存贮器控制硬件概览	(30)
4.2	存贮器寻址和地址映射	(31)
4.2.1	实地址方式寻址	(33)
4.2.2	存贮器映射 I/O	(34)
4.3	I/O 地址空间	(34)
4.4	板上存贮器配置	(35)
4.4.1	存贮器方式	(36)
4.4.1.1	DRAM 及刷新配置	(36)
4.4.1.2	SRAM 配置	(38)
4.4.2	存贮器大小及启动	(39)
4.4.3	奇偶校验	(42)
4.4.4	存贮器限制设置	(43)
4.4.5	高级存贮器使用	(44)
4.4.5.1	EPROM 影象	(44)
4.4.5.2	存贮器翻转	(47)
4.4.5.3	系统管理 RAM	(48)
4.4.5.4	ISA 滑动窗口	(48)
4.4.5.5	存贮器映射优先权	(49)
4.4.6	缺省板上存贮器配置	(49)
4.5	Cache 存贮器配置	(50)
4.5.1	Cache 内聚性	(52)
4.5.2	具有存贮器映射 I/O 区域的 Cache 内聚性	(53)
4.6	对 LIM 4.0 EMS 的支持	(55)
4.6.1	EMS 映射器体系结构	(55)
4.6.2	EMS 4.0 存贮器配置	(56)

4.6.2.1	EMS 控制寄存器 .....	(56)
4.6.2.2	EMS 数据端口和索引寄存器 .....	(57)
4.6.2.3	EMS 页寄存器内容 .....	(57)
4.6.2.4	EMS 基址寄存器 .....	(58)
4.6.2.5	EMS 和板上 Cache .....	(58)
4.6.2.6	扩展存贮器和扩充存贮器.....	(58)
4.6.2.7	EMS 和影象 EPROM .....	(59)
4.6.2.8	EMS 和翻转存贮器 .....	(59)
4.6.2.9	EMS 和禁止的存贮器 .....	(59)
4.7	对快闪存贮器(FLASH memory)的支持 .....	(59)
<b>第五章 外围控制 .....</b>		(60)
5.1	DMA 控制器 .....	(60)
5.2	中断控制器.....	(63)
5.3	键盘控制器.....	(63)
5.4	端口 61H .....	(64)
5.5	串行口.....	(64)
5.6	并行口.....	(67)
5.7	定时控制器.....	(68)
5.8	硬盘控制器.....	(70)
5.9	软盘控制器.....	(71)
5.10	时钟控制和等待状态的产生 .....	(71)
5.10.1	SL SuperSet 的 CPU 时钟 .....	(71)
5.10.2	数学协处理器时钟 .....	(73)
5.10.3	键盘控制器时钟 .....	(74)
5.10.4	DMA 控制器时钟 .....	(75)
5.10.5	DMA 等待状态的产生 .....	(75)
5.11	图形支持 .....	(76)
5.11.1	VGA BIOS .....	(76)
5.11.2	图形配置寄存器 .....	(77)
5.12	I/O 周期恢复时间 .....	(78)
5.13	外围接口总线超时 .....	(80)
5.14	EPROM 的容量大小 .....	(80)
5.15	EPROM 等待状态 .....	(82)
5.16	ISA-Bus 控制 .....	(82)
5.17	Flash 盘支持 .....	(83)
5.18	X-Bus 禁止 .....	(83)
<b>第六章 系统和电源管理 .....</b>		(84)
6.1	SL SuperSet 电源管理 .....	(84)
6.2	系统管理中断.....	(86)

6.3	电源管理系统的体系结构.....	(87)
6.4	配置电源管理硬件.....	(88)
6.4.1	系统管理功能部件选择.....	(88)
6.4.2	时钟控制.....	(91)
6.5	局部备用硬件配置.....	(91)
6.5.1	局部备用硬件的体系结构.....	(91)
6.5.1.1	I/O 陷阱地址屏蔽寄存器.....	(92)
6.5.1.2	局部备用定时器.....	(93)
6.5.1.3	本地备用定时器控制寄存器.....	(94)
6.5.2	配置局部设备备用硬件.....	(94)
6.6	全局备用硬件的建立.....	(95)
6.6.1	全局备用硬件的体系结构.....	(95)
6.6.1.1	系统事件寄存器.....	(96)
6.6.1.2	全局备用定时器.....	(97)
6.6.1.3	停机中断寄存器.....	(97)
6.6.2	配置全局备用硬件.....	(98)
6.7	挂起硬件建立.....	(99)
6.7.1	挂起支持硬件的体系结构.....	(99)
6.7.1.1	外部 SMI .....	(99)
6.7.1.2	软件产生 SMI .....	(100)
6.7.1.3	硬件产生 SMI .....	(101)
6.7.1.3.1	自动切断电源 .....	(101)
6.7.1.3.2	电池“低” .....	(101)
6.7.1.3.3	挂起/恢复按钮 .....	(101)
6.7.1.4	挂起报警 .....	(102)
6.7.1.4.1	自动电源切断挂起报警定时器 .....	(102)
6.7.1.4.2	外部和软件 SMI 挂起报警定时器 .....	(102)
6.7.1.4.3	BATTLOW SMI 挂起报警定时器 .....	(103)
6.7.1.4.4	挂起恢复按钮挂起报警定时器 .....	(103)
6.7.2	配置挂起硬件 .....	(103)
6.8	SM-RAM 建立 .....	(104)
6.8.1	SM-RAM .....	(104)
6.8.2	SM-RAM 的结构 .....	(104)
6.8.3	CPU 状态图 .....	(105)
6.8.4	初始化 SM-RAM .....	(107)
6.9	系统管理中断处理器 .....	(107)
6.9.1	SMI 处理程序的策略例程 .....	(108)
6.9.1.1	局部备用请求 .....	(110)
6.9.1.2	硬件挂起请求 .....	(110)
6.9.1.3	请求处理 .....	(111)

6.9.2 局部模式请求处理 .....	(112)
6.9.2.1 控制器件的电源 .....	(112)
6.9.2.2 局部备用请求 .....	(112)
6.9.2.3 局部陷阱请求和 SMFILO .....	(113)
6.9.3 全局模式请求处理 .....	(114)
6.9.3.1 全局备用请求 .....	(114)
6.9.3.2 退出全局备用 .....	(114)
6.9.4 挂起模式请求处理 .....	(115)
6.9.4.1 挂起请求 .....	(115)
6.9.4.2 挂起刷新 .....	(116)
6.9.4.3 从挂起状态恢复 .....	(117)
6.9.5 退出 SMI 处理程序 .....	(120)
6.9.5.1 重新启动系统管理中断 .....	(120)
6.9.5.2 再允许 CPU 复位 .....	(121)
6.9.5.3 检查 HALT 指令 .....	(121)
6.9.5.4 使用 RSM 指令返回应用程序 .....	(122)
6.10 电源管理规划 .....	(122)
6.10.1 硬件分析 .....	(122)
6.10.2 软件分析 .....	(123)
<b>第七章 中断和异常 .....</b>	<b>(125)</b>
7.1 硬件中断 .....	(125)
7.2 软件中断 .....	(125)
7.2.1 不可屏蔽中断 .....	(126)
7.2.2 中断等待时间 .....	(126)
<b>第八章 初始化 .....</b>	<b>(127)</b>
8.1 复位的不同类型 .....	(127)
8.1.1 系统复位 .....	(128)
8.1.2 CPU 复位 .....	(128)
8.1.3 关闭复位 .....	(129)
8.1.4 数学协处理器复位 .....	(130)
8.1.5 恢复复位 .....	(130)
8.2 获取跃进信息 .....	(130)
8.3 保存和访问在 CMOS RAM 中的信息 .....	(130)
8.4 使用增强型特征 .....	(132)
8.4.1 特定功能集 .....	(132)
8.4.2 PS/2 功能 .....	(134)
8.4.2.1 PORT 92H .....	(134)
8.4.2.2 PORT 102H .....	(134)
8.4.3 故障保险 NMI .....	(135)

8.4.4 CPU 复位控制	(135)
<b>第九章 调试</b>	(137)
9.1 调试支持	(137)
9.1.1 端口 80H	(137)
9.1.2 ICE 支持	(137)
9.1.3 ICE—386 SL 仿真器	(137)
9.1.4 Intel 386 处理器调试寄存器	(138)
9.1.5 寄存器缺省	(138)
9.2 可能出现的问题检查列表	(138)
<b>第十章 SL SuperSet 扩充寄存器</b>	(139)
CPUPWRMODE 寄存器	(141)
配置状态寄存器(CFGSTAT)	(143)
配置索引寄存器(CFGINDEX)	(144)
配置数据寄存器(CFGDATA)	(145)
Fast CPU 复位寄存器(FASTCPURESET)	(145)
Fast A20 GATE 寄存器(FASTA20GATE)	(146)
Slow CPU 寄存器(SLOW CPU)	(146)
Fast CPU 寄存器(FAST CPU)	(147)
SFS 允许寄存器(SFS ENABLE)	(147)
SFS 禁止寄存器(SFS DISABLE)	(148)
EMS 控制寄存器(EMSCNTLREG)	(148)
EMS 索引寄存器(EMSINDEXREG)	(149)
EMS 数据端口寄存器(EMSDPREG)	(150)
EMS 页寄存器(EMSPGR)	(150)
快速并行端口控制寄存器(FPP_CNTL)	(151)
板上内存控制器的挂起刷新寄存器(OMSR)	(151)
板上翻转基址寄存器(OMRBCR)	(152)
板上内存限制寄存器(OMLCR)	(153)
低内存禁止寄存器(OMDCR)	(154)
板上内存影象 A 配置寄存器(OMSACR)	(155)
板上内存影象 B 配置寄存器(OMSBCR)	(156)
板上内存影象 C 配置寄存器(OMSCCR)	(157)
板上内存影象 D 配置寄存器(OMSDCR)	(158)
板上内存影象 E 配置寄存器(OMSECR)	(159)
板上内存影象 F 配置寄存器(OMSFCR)	(160)
板上内存块翻转寄存器(OMBRCR)	(161)
图形配置寄存器 A(GAACR)	(162)
图形配置寄存器 B(GABCR)	(163)
非高速缓存地址 A 配置寄存器(NCACR)	(164)

非高速缓存地址 B 配置寄存器(NCBCR) .....	(165)
非高速缓存地址 C 配置寄存器(NCCCR) .....	(166)
非高速缓存地址 D 配置寄存器(NCDCR) .....	(167)
非高速缓存地址 E 配置寄存器(NCECR) .....	(168)
非高速缓存地址 F 配置寄存器(NCFCR) .....	(169)
非高速缓存地址 G 配置寄存器(NCGCR) .....	(169)
系统管理 FILO 寄存器(SMFILO) .....	(170)
专用特征(特殊功能寄存器(SFR) .....	(171)
EMS 基址寄存器(EMSBASE) .....	(171)
内存控制器模式寄存器(MCMODE) .....	(172)
内存控制器刷新寄存器(MCRF) .....	(173)
内存控制器自动扫描寄存器(MCAS) .....	(174)
内存控制器 SRAM 等待状态寄存器(MCSRAMWS) .....	(175)
内存控制器 DRAM 模式寄存器(MCDRAMMD) .....	(176)
内存控制器块大小/允许寄存器(MCBS) .....	(177)
内存控制器奇偶错锁存器 A(MCPELA) .....	(178)
内存控制器奇偶错锁存器 B(MCPELB) .....	(179)
签名寄存器(SIGNATURE) .....	(180)
内存控制器板上系统管理 RAM 区选择(MCSMRAM) .....	(180)
内存控制器 RAS 超时计数器寄存器(MCRASTO) .....	(181)
内存控制器块大小/允许扩展寄存器(MCBSEXT) .....	(182)
外部总线单元配置寄存器 1(EBC1CR) .....	(183)
外部总线单元配置寄存器 2(EBC2CR) .....	(185)
ISA—可调整的窗口寄存器(ISAWINDOW) .....	(186)
Cache 配置寄存器(CCR) .....	(187)
DMA 停止时钟寄存器(DMA_STP_CLK) .....	(188)
ROM 片选译码(ROMCS_DEC) .....	(189)
系统配置寄存器 1(CFGR1) .....	(190)
系统配置寄存器 2(CFGR2) .....	(192)
系统配置寄存器 3(CFGR3) .....	(193)
DMA 控制器 1 等待状态寄存器(DMA_WS1) .....	(194)
DMA 控制器 2 等待状态寄存器(DMA_WS2) .....	(195)
系统配置寄存器 4(CFGR4) .....	(196)
COMA 低基址寄存器(COMABAL) .....	(197)
COMA 高基址寄存器(COMABAH) .....	(197)
COMB 低基址寄存器(COMBBAL) .....	(198)
COMB 高基址寄存器(COMBBAH) .....	(198)
定时器 2 计数器 1 计数(T2CH1CNT) .....	(199)
定时器 2 计数器 2 计数(T2CH2CNT) .....	(199)
定时器 2 控制(T2COMMAND) .....	(200)

ASMI 基址低字节(ASMI_ADDRLO) .....	(201)
ASMI 基址高字节(ASMI_ADDRHI) .....	(202)
停止终止寄存器 0(STP_BRK_CFG0) .....	(202)
停止断开寄存器 1(STP_BRK_CFG1) .....	(203)
停止断开寄存器 2(STP_BRK_CFG2) .....	(204)
系统事件寄存器 0(SYS_EVNT_CFG0) .....	(205)
系统事件寄存器 1(SYS_EVNT_CFG1) .....	(206)
系统事件寄存器 2(SYS_EVNT_CFG2) .....	(207)
系统管理控制(SM_REQ_CNTRL) .....	(208)
通用系统管理(SM_REQ_STS) .....	(210)
挂起状态寄存器(SPND_STS) .....	(211)
局部备用空闲设备定时器控制(STDBY_TMR_CNTRL) .....	(212)
局部备用状态寄存器(LSTDBY_STS) .....	(213)
局部陷入状态寄存器(LTRP_STS) .....	(214)
恢复屏蔽寄存器(RESUME_MASK) .....	(215)
SMI 清除寄存器(SMI_CLR) .....	(216)
外部 SMI 的挂起警告定时器计数(SUS_WRN_TMR_ESMI) .....	(216)
软件 SMI 的挂起警告定时器计数(SUS_WRN_TMR_SSMI) .....	(217)
设备 0 陷入地址低字节(TRP_ADRLO_DEV0) .....	(217)
设备 0 陷入地址高字节(TRP_ADRHI_DEV0) .....	(218)
设备 0 I/O 陷入允许和屏蔽(TRP_ADR_MSK_DEV0) .....	(218)
设备 0 空闲定时器计数(LSTDBY_TMR_DEV0) .....	(219)
设备 1 陷入地址低字节(TRP_ADRLO_DEV1) .....	(220)
设备 1 陷入地址高字节(TRP_ADRHI_DEV1) .....	(220)
设备 1 I/O 陷入允许和屏蔽(TRP_ADR_MSK_DEV1) .....	(221)
设备 1 空闲定时器计数(LSTDBY_TMR_DEV1) .....	(222)
设备 2 陷入地址低字节(TRP_ADRLO_DEV2) .....	(222)
设备 2 陷入地址高字节(TRP_ADRHI_DEV2) .....	(223)
设备 2 I/O 陷入允许和屏蔽(TRP_ADR_MSK_DEV2) .....	(223)
设备 2 空闲定时器计数(LSTDBY_TMR_DEV2) .....	(224)
设备 3 陷入地址低字节(TRP_ADRLO_DEV3) .....	(225)
设备 3 陷入地址高字节(TRP_ADRHI_DEV3) .....	(225)
设备 3 I/O 陷入允许和屏蔽(TRP_ADR_MSK_DEV3) .....	(226)
设备 3 空闲定时器计数(LSTDBY_TMR_DEV3) .....	(227)
设备 4 陷入地址低字节(TRP_ADRLO_DEV4) .....	(227)
设备 4 陷入地址高字节(TRP_ADRHI_DEV4) .....	(228)
设备 4 I/O 陷入允许和屏蔽(TRP_ADR_MSK_DEV4) .....	(228)
设备 4 空闲定时器计数(LSTDBY_TMR_DEV4) .....	(229)
设备 5 陷入地址低字节(TRP_ADRLO_DEV5) .....	(230)
设备 5 陷入地址高字节(RTP_ADRHI_DEV5) .....	(230)

设备 5 I/O 陷入允许和屏蔽(TRP_ADR_MSK_DEV5) .....	(231)
设备 5 空闲计时器计数(LSTDBY_TMR_DEV5) .....	(232)
自动掉电器计数高字节(APWR_TMRH) .....	(232)
自动掉电器计数低字节(APWR_TMRH) .....	(233)
全局备用定时器计数高字节(GSTDBY_TMRL) .....	(233)
全局备用定时器计数低字节(GSTDBY_TMRL) .....	(234)
自动掉电挂起警告定时器计数(SUS_WRN_TMR_APWR) .....	(234)
电池不足的挂起警告定时器(SUS_WRN_TMR_BAT) .....	(235)
按钮按下的挂起警告定时器(SUS_WRN_TRM_SRBTN) .....	(235)
CPU RESET 延迟定时器计数(CRST_TMR) .....	(236)
CPU RESET 脉冲宽度定时器计数(CRST_PULSE) .....	(236)
SMI 标记寄存器(SMI_MARK) .....	(237)
外部引脚状态寄存器(EXT_STS) .....	(238)
配置索引锁寄存器(IDXLCK) .....	(239)
键盘时钟控制寄存器(KC_CLK_CNTRL) .....	(240)
停止时钟寄存器(STP_CLK) .....	(240)
系统管理输出控制寄存器(SMOUT_CNTRL) .....	(241)
挂起刷新允许寄存器(SUS_REF) .....	(242)
附录 A I/O 端口表 .....	(243)
附录 B 完全 ROM 译码 .....	(262)
附录 C 系统管理模式 .....	(265)
附录 D 影象寄存器 .....	(266)

# 第一章 Intel 386 SL 微处理器的特点

SL 超级套片(SL SuperSet 亦可译成 SL 超集套片或 SL 高级套片)是以 Intel 80386 处理器核心建立起来的一套高集成度的 ISA 总线微机器件。SL 套片由 Intel 386 SL 微处理器、82360 SLI/O 外围组件,以及其他外围部件组成。这些高集成度的硅器件确保能够构筑成低功耗、高性能、性能/价格比优良的系统。SL 套片的特点是软件可配置,在性能、功耗、体积以及特殊系统设计的成本目标等的优化方面有很大的灵活性。

SL 套片是第一个将 Intel 386 处理器的强有力的资源与标准 ISA 系统资源综合起来的“超集”。这种新的体系结构使 SL 超集套片具有以前任何 ISA 系统所不具备的功能。

SL 超集 Ideaport 接口功能提供了对许多输入和输出引脚信号的控制。这就允许设计者扩展 SL 超集能力,以便用独特的方式创造性地区分其产品的功能。

一个新的系统管理中断(SMI)允许创建一个特殊设计,用来处理 Ideaport 接口信号的中断服务例程。一条新的重新(返回)指令 RSM,用于和 SMI 连接使用。合在一起,它们允许以一种对操作系统和应用程序完全透明的方式执行 SMI 过程。

对于 Laptop 计算机系统而言,系统管理和 Ideaport 接口能力的初步使用通常是为电源管理而提供的。对 SL 超集而言,电源管理是容易的和灵活的。电源管理的功能旨在设计一个基于 Laptop 系统的功耗减到最小的目标。这些功能的独特性在于,它们对任意已存在的应用程序或运行于实址方式或保护方式的操作系统是透明的,因为电源管理功能的动态可配置性,使系统能够在不工作时调整到功率最小而性能最优。

为了有效地利用它的 32M 存贮器地址空间,Intel 386 SL 微处理器提供了最有效的可利用存贮器选项(memory options)从 640K 到 1024K 之间的未使用存贮空间可以通过翻转(roll-over)来访问,也可以用 EPROM 映象机制来访问。实址方式软件可以通过 LIM 40 EMS 硬件来访问全部 32M 字节地址空间。

除了提供标准 ISA 系统外围支持外,SL 超集也包括象高速缓冲存贮器支持这样的功能,也包括了一个高速的外围接口总线来增强系统性能。

最后,SL 超集与 Intel 386 系列处理器 100% 代码兼容。基于 SL 超集的系统能够访问世界上已有的最大的微机软件库,包括正在发展的 32 位软件库。

## 1.1 本手册的组织

《Intel 386 SL 套件程序员参考手册》详细描述了如何编制基于高集成度的 SL 超集系统的程序。这个编制 SL 超集程序共分十章及几个附录:

- 第一章:“简介以 Intel 386 SL 微处理器为特色的 SL 超集”。本章简要描述了这本手册的组织。
- 第二章:“SL 超集概述”。本章回顾了 SL 超集的功能和内部体系结构。
- 第三章:“系统寄存器组织”。本章从程序员的角度描述了所有系统寄存器。
- 第四章:“板上存贮器控制”。本章描述 Intel 386 SL CPU 是怎样控制板上存贮器的,并且解释了怎样使用不同的存贮器选择。
- 第五章:“外围控制”。本章解释了怎样在 SL 超集内配置通用外围控制器。
- 第六章:“系统和电源管理”。本章提供了关于 SL 超集系统管理和 Ideaport 接口功能。然后解释了怎样利用这些功能来配置电源管理硬件,也解释了怎样实现系统管理中断处理程序。

- 第七章：“中断和异常”。本章讨论了 SL 超集的中断和异常处理功能。
- 第八章：“初始化”。本章定义了系统初始化阶段的一些重要概念。还解释了怎样使用这些增强功能。
- 第九章：“调试”。本章介绍了怎样调试一个为 SL 超集编制的程序。
- 第十章：“SL 超集扩充寄存器”。本章详细描述了所有 SL 超集扩充寄存器。
- 附录 A：“I/O 端口表”。本附录是一张 SL 超集支持的 I/O 端口表。也包括了各个端口定义。
- 附录 B：“词汇表”。本附录提供了一张有关 SL 超集的术语词汇表。
- 附录 C：“完整 ROM 译码”。本附录给出了一张表，此表包含了 ROMCS0# 和 ROMCS1# 信号的完整译码。
- 附录 D：“系统管理方式”。本附录提供了关于 SMI 和 RSM 指令执行时间(latency)的信息。
- 附录 E：“影象寄存器”。本附录描述了影象寄存器。

## 1.2 表示法约定

下面的关于表示法的约定贯穿本手册。回顾这些约定将使你更容易阅读这本手册。

### 1.2.1 位表示法

字节或字中的字段所包含的位用十进制数来表示，十进制数之间用短划线分开，例如 Y-X  
例子：

Bits[2-0] 表示该字段由第 0 位到第 2 位所组成。

### 1.2.2 十六进制数

十六进制数用一串十六进制数字后跟字符 H 来表示，如果这个数以数字 A-F 中之一开始，则此数前要如前置 0。

例子：

38H,0FFH

### 1.2.3 字节,字和双字

一个字节为 8 位，一个字为 16 位，一个双字(dword)为 32 位。

### 1.2.4 配置空间

下面的缩写表示 SL 超集上的五种隐藏配置空间。

IBU	内部总线部件(单元)配置空间
OMCU	单板存贮控制器部件配置空间
CU	高速缓存部件配置空间
EBU	外部总线部件配置空间
INDEX	82360 SL 配置空间

### 1.2.5 配置空间地址

下面的格式用来表示 SL 超集配置空间内寄存器的配置空间地址。

助记符(配置空间地址,配置空间)

例子：

MCMODE (300H,OMCU)

此例中，MCMODE 是存贮控制器方式寄存器的助记符，300H 是配置空间地址，OMCU 是配置空间。

### 1.2.6 标准 I/O 空间地址

下面格式用来表示标准 I/O 地址空间内寄存器地址。

助记符(地址)

例如：

CPUPWRMODE (22H)

此例中,CPUPWRMODE 是 CPU 供电方式寄存器的助记符,22H 是 I/O 地址。

### 1.2.7 量度单位

以下量度单位的使用贯穿本手册：

A	安培
Kbyte	千字节
Mbyte	兆字节
MHz	兆赫兹
mA	毫安
μS	毫秒
μW	毫瓦
nS	纳秒
S	秒
W	瓦特
μS	微秒
V	伏特

### 1.2.8 专门用语

贯穿本手册的始末,术语 Intel 386 SL CPU 和 Intel 386 SL 处理器将被用来指 Intel 386 SL 微处理器。

## 1.3 有关的参考资料

尽管本《手册》可被每个对学习 SL 超集感兴趣的人使用,但它是基于这样的假设而编写的,就是读者需具有关于 Intel 386 体系结构、Intel 386 汇编语言、ISA 总线体系结构和 MS-DOS 的基本知识。

以下参考资料包含和 SL 超集有关的有用信息：

- 386<sup>TM</sup> SL 微处理器超集数据表,书号 240814
- Intel 386<sup>TM</sup> SL 微处理器超集系统设计指南,书号 240816
- 386<sup>TM</sup> DX 程序员参考手册,书号 230935
- Intel 386<sup>TM</sup> DX 微处理器硬件参考手册,书号 231732
- 386<sup>TM</sup> 系统软件编写指南,书号 231499
- 387<sup>TM</sup> DX 程序员参考手册,书号 231917
- 82C37A 数据表,书号 231202
- 82C59A 数据表,书号 231201
- 82C54 数据表,书号 231244
- IBM 技术参考——PC AT

## 1.4 未定义的位及软件效能

在许多寄存器和存储器布局描述中,某些位标志为未用。为确保你的软件与将来的 SL 超集兼

容产品相兼容,遵循下面的原则是很必要的:

1. 当测试已定义了的寄存器位的值时,不要依赖于任何未定义的位(保留位)的状态。
2. 当将它们存进存贮器或另一个寄存器时,不要依赖任何未定义位的状态。
3. 不要依赖于保留已写到任意未定义位的信息的能力。
4. 当装入寄存器时,总是将未定义的位装入零。

#### 注 意

依赖未定义的寄存器位的值将使你的软件依赖于由这些位所未指定的处理器来处理,而且可能导致与将来的处理器不兼容。因此,应该消除软件对未定义的处理器寄存器位的状态的任何依赖。

## 第二章 SL 超级套片概论

本章陈述了 SL 超集套片的特点和内部体系结构的梗概。

### 2.1 SL 超级套片特点

SL 超集的框图示图 2-1, SL 超集是一套高集成度的 ISA 系统套件, 它是为在 laptop 或 notebook 或在小型台式计算机系统中的使用而设计的。SL 超集的最重要的中心部分是一个高性能的 Intel 386 微处理器核心, 这个微处理器和 ISA 标准完全兼容。

SL 的最基本的特点可概括为四个方面: 性能; 存贮器资源; 外围控制; 系统管理(包括电源管理)。




图 2-1 SL 套片结构框图

对标准 ISA 系统设计的性能方面的最重要的改进, 已经通过在 SL 超集中具备以下功能而取得成功:

- 快速 DRAM 控制器
- 允许快速访问, 诸如 BIOS 和显示 ROM 这样的基于 ROM 的软件的 ROM 影象技术。
- 支持高速缓冲存贮器, 以便为频繁访问的代码和数据提供快速局部存贮。
- 一个高速外围接口总线, 以支持对外围设备的快速存取。
- 快速 A20 GATE 和快速 CPU RESET 功能, 以增强操作系统性能。

为有效地利用存贮器资源, SL 超集提供了以下功能部件:

- 一个用户可配置的存贮器控制器, 它支持并直接驱动共达 32M 字节的板上存贮器(SRAM 或 DRAM)
- 1, 2 或 4 个(板上存贮器)存贮体。
- 硬件 LIM 4.0 EMS 支持, 它使用 4 组(每组为 768KB)的 EMS 页寄存器。