


IC應用技術叢書(一)

# IC應用簡介

無線電界雜誌社印行






# IC應用技術叢書(一)

# IC 應 用 引 介

編著者 王 政 友



---

IC應用技術叢書(一)

## IC應用簡介

中華民國六十六年六月出版

中華民國七十八年四月五版

版權所有 不許翻印

特價新台幣100元整

發行者：無線電界雜誌社

台北市八德路二段312巷19號6樓

電話：(02)7112765・7733089

郵政劃撥帳戶：00027568

登記證：局版台誌第3325號

印刷所：星采實業有限公司

地 址：台北市昌吉街63巷15號

---

# 前　　言

由於電子工業急速的進步與發展，使得各種工業，甚至吾人日常生活均與之脫離不了關係。尤其是近幾年中，各種積體電路之相繼問世，更使電子之應用帶上新的紀元。

有關各種電子電路之原理與電路之分析等，國內已有多種書籍加以介紹。惟大部分多係偏重於理論之解說，易使讀者對於實際之應用產生隔閡。且各製造廠家所推出之各種積體電路，已達數百（或數千）種之多，其中不乏特殊用途之品種，欲將各種積體電路之應用集合於一本書中，加以介紹，事實上乃屬不可能。是故本叢書試圖以淺近之方式，將各種 *IC* 之應用逐一介紹，對某一種電路作一專集，介紹該種電路之應用，期能提供清晰的瞭解與直覺的認識。每一本書均嘗試對某一個主題作較詳細的說明，以提供讀者作應用上的參考。並列舉多種實例，俾使讀者舉一反三，以收應用自如之效。

本叢書資料之收集及稿件之校對，承林源棋與劉俊光兩兄鼎力協助，於此一併誌謝。

本人學識淺陋，書中乖謨之處必多，如有不妥之處，尚祈諸位先進不吝指正。

編著者 謹誌於 林口  
中華民國六十六年三月

# 序

本書實際上只是本叢書的序而已，是積體電路應用上之引介。本書第一章就 *DTL*, *TTL* 積體電路之基礎作一複習。第二章將各種邏輯電路的使用方法作簡要的說明。第三、四章就各種數位積體電路作基本的介紹。第五章列舉數例說明邏輯積體電路之應用。最後將常用，且在國內易買到的積體電路編號對照表，列於書後，作為應用上之參考。至於各種電路較詳細之介紹與其應用，則將於本叢書中，各成專集作較詳細的介紹。

## IC 應用技術叢書(一)

# IC 應用引介

## 目 錄

### Digital IC 基礎

1. 基本邏輯電路.....	1
2. 基本電路.....	5

### 第一章 數位積體電路

1. DTL, TTL 之各種基本 Gate.....	14
2. 使用 DTL, TTL 基本 Gate 所構成的 Gate 電路.....	21
3. Expandable, Open Collector, Buffer 等 Gate .....	22

### 第二章 Gate IC 之使用方法

1. 輸入，輸出條件.....	29
2. 基本 Gate 之輸入數增加法.....	33
3. "Wired OR" 連接法.....	36
4. 輸入與輸出之結合電路.....	41
5. 多餘輸入端之處理法.....	46

### 第三章 Digital IC 電路(一)

1. 正反器 ( Flip - Flop ).....	49
2. 二進制與有關之演算電路.....	55
3. 諸存器 ( Register ).....	77

## 2 IC 應用引介

4. 計數器( Counter ) .....	80
5. 選擇電路( Multiplexer ) .....	86
6. 分配電路( Demultiplexer ) .....	87
7. 比較電路( Comparator ) .....	89
8. 一致電路.....	95
9. 奇偶檢查電路( Parity Check ).....	97

## **第四章 Digital IC 電路(二)**

1. 脈衝電路.....	100
2. Interface電路.....	114
3. 其他.....	119

## **第五章 Digital 技術之應用**

1. 計數器( Counter ).....	121
2. 頻率計數器( Frequency Counter ) .....	123
3. Preset計數器.....	127
4. A —D 變換.....	130
附錄.....	133

# Digital IC 基礎

## 1. 基本邏輯電路

### 1-1 反轉器 (Inverter)

所謂反轉器係當輸入一“H”狀態信號時，將輸出一“L”狀態信號之電路，今以圖 1 所示之電晶體電路為例加以說明。

首先，假設輸入電壓  $V_i$  為 0 伏，則由圖 2 之特性曲線可知，電晶體之集極電流為 0，即電晶體呈截止狀態。此時，電晶體之集極電壓等於電源電壓 (5V)。

設輸入電壓為 5V，則經過  $R_B$  之電阻有一基極電流通過。此時若畫出  $R_B = 6.8 K\Omega$  之負載線時則如圖 3 所示，由圖可知，基極—射極間電壓約 0.7V，基極




圖 1




圖 2




圖 3

## 2. IC 應用引介

電流約為  $0.63mA$ 。

若不用圖示法而以

$$I_B = \frac{V_i - V_{BE0}}{R_B}$$

之數式亦可近似地求出  $I_B$  之值。式中， $V_{BE0}$  之值約為  $0.65 \sim 0.7V$  左右（矽電晶體的場合）。

通常電晶體之直流電流放大率  $h_{FE}$  多在 40 以上，本例的場合，若  $h_{FE}$  以 40 計，則當輸入端加上  $5V$  之電壓時，集極電流可達  $25mA$  以上。實際上，圖示之電路中最大的集極電流為

$$I_C = \frac{V_{CC}}{R_C}$$

即  $I_C$  為  $5/330 \doteq 15.1mA$ 。換句話說，此時電晶體已達飽和狀態。即射極與集極間形同短路，故輸出之狀態為“L”。

圖 1 所示之電路除了具有信號的反轉作用外，尚具有電流的放大作用。一般而言，輸出電流可達基極電流的 10 倍以上，因此，這種反轉電路之輸出具有足夠的能力以推動 10 個以上相同的反轉器。

輸入	輸出
H	L
L	H




表 1

圖 4

表 1 為反轉器之動作表，其邏輯記號則如圖 4 所示。

### 1-2 AND 閘 (AND Gate)

圖 5 為使用二極體與電阻組合的 AND Gate。今設兩輸入端同時輸入“H”狀態的信號（如(a)所示）則兩只二極體均因無順向偏壓而呈阻止狀態。此時，輸出信號為  $+V_{CC}$  經電阻後之電壓，即輸出“H”狀態之電壓。若兩輸入端之一為“L”狀態如(b)圖所示時，則輸入為“L”




圖 5

狀態之二極體處於順向偏壓狀態，故有一電流流於其間。該電流自  $+V_{CC}$  經二極體流至輸入側之前一級電路中。此時之輸出電壓等於二極體之順向電壓降，其值甚低約僅  $0.6V$  左右，即輸出側之狀態為 “ $L$ ”。

若兩輸入端同時處於 “ $L$ ” 狀態，如圖(c)所示，則因兩只二極體均呈導通，故輸出之狀態為 “ $L$ ”。

綜合以上所述可知，圖 5 所示之電路僅在兩輸入端同時處於 “ $H$ ” 狀態期間方能輸出 “ $H$ ” 狀態之信號，故稱之為 AND 電路或 AND Gate，其動作表以及邏輯記號分別如表 2 與圖 6 所示。

輸 入		輸 出
A	B	X
L	L	L
L	H	L
H	L	L
H	H	H

表 2




圖 6

### 1-3 OR 閘 (OR Gate)

若將電阻與二極體接成圖 7 所示之電路，圖中， $V_{EE}$  加上  $0V$  之




圖 7

電壓，亦即處於地之電位（或“L”狀態）時，則在  $A$ 、 $B$  兩輸入端均輸入“L”狀態電壓期間，由於兩只二極體接合面兩端無電位差存在，故處於截止狀態。此時，輸出端  $X$  之狀態為“L”。

若輸入端之任一方輸入“H”狀態之信號如(b)圖所示時，則自輸入為“H”之輸入端將有一電流流經二極體與電阻  $R$  至  $V_{EE}$  端。此時，電阻  $R$  兩端有較大的電位差，即輸出端將輸出“H”狀態之信號。

若兩輸入端均輸入“H”狀態之信號，則如(c)圖所示，兩只二極體均呈導通，各有一電流流於其間，此時之輸出狀態亦為“H”。

由是可知，圖 7 所示電路只要任一輸入端為“H”狀態時，輸出端即將輸出“H”狀態之信號。表 3 為其動作表，至於其邏輯記號則如圖

輸 入		輸 出
$A$	$B$	$X$
$L$	$L$	$L$
$L$	$H$	$H$
$H$	$L$	$H$
$H$	$H$	$H$

表 3




圖 8

8 所示。

## 2. 基本電路

前節所述之 AND 或 OR Gate 其本身並無放大作用，若將該種電路作多級串接時，則“H”與“L”兩信號的電壓差距將愈來愈小，以至於不能分別信號之為“H”或“L”。除此之外，前節所述之電路亦無足夠之功率用以推動較多的電路。故在實際之應用上並不使用該種電路，而係應用本節以下所介紹的各種電路。

### 2-1 DTL 電路 (Diode - Transistor Logic circuit)

圖 9 為圖 5 與圖 1 兩電路之組合電路，為 DTL 電路之基本型。圖中，反轉器之基極電阻與 AND Gate 之電阻兩者共用。整個電路的動作可說明如下。

設兩輸入端同時輸入“H”狀態之信號，則如前節所述，兩只二極體均呈截止。此時，整個電路的等值電路如圖 10 (a) 所示，即相當於一反轉器加上“H”狀態的信號，電晶體因而飽和，即輸出端的狀態為“L”。

其次，設任一輸入端加上“L”信號，則因加上“L”信號之二極體處在順向偏壓之狀態而導通。此時，將有一電流自  $V_{CC}$  經由  $R_B$  之電




圖 9




圖 10

阻及已導通之二極體流至輸入側之外部電路。電晶體之基極遂無電流而呈截止狀態。此時之等值電路如圖 10 (b) 所示。由於電晶體呈截止，故輸出端將輸出 “H” 狀態之信號。

若兩輸入端同時加上 “L” 狀態之信號時，則電路之動作與上述相同，輸出信號之狀態為 “H”。

圖 9 (b) 之電路只是 DTL 電路的基本型式。實際上，這種電路並不能實用。其原因为：當輸入信號為 “L” 狀態時，因電晶體基極一射極間之電壓  $V_{BE}$  與二極體之順向偏壓  $V_{dI}$  甚為相近。此時，自  $V_{CC}$  經  $R_B$  之電流將如圖 11 所示，可能有部分電流流向電晶體之基極。該電流將導致電晶體有一集極電流流通，以至於電晶體不能完全呈截止狀態而引起誤動作現象。

為避免上述缺點，最有效的方法之一係提高電晶體開始有基極電流流通的電壓。由於電晶體基極一射極間的電壓降  $V_{BE}$  為一定值，故可利用圖 12 所示之電路方式，在電晶體的基極電路中插入一只或兩只二極體。如此，基極電流開始流通的電壓即




圖 11




圖 12

可提高  $2V_{df}$  之值。使用矽二極體的場合， $V_{df}$  約為  $0.65 \sim 0.7V$ ，串聯兩只矽二極體即可提高  $1.3V$  之電壓。電路經如此修改後，若輸入側之信號為 “L”，則自  $V_{CC}$  經  $R_B$  之電流將全部流至輸入側，而無任何電流流向電晶體之基極。電晶體因而可處於完全的截止狀態。此時，加於電晶體基極電路上之二極體稱為 level shift diode。

圖 12 (b) 所示之電路在使用上仍具有下述之缺點，即電晶體在呈截止狀態，亦即輸出 “H” 狀態信號期間，通過集極—基極結合面之逆方向電流因受二極體之阻止作用而不能自基極側流出。因而勢需流向射極側。此時，集極側便有上述電流之  $h_{FE}$  倍之電流流通。該電流之流通將使原輸出為 “H” 之電壓準位下降。在較嚴重的情況下可能使原來應為 “H” 之信號變為 “L” 狀態之信號。

今設電晶體之  $h_{FE}$  為 100，集極側之負荷電阻為  $6K\Omega$ ，則

$$V_C = V_{CC} - I_{CEO} \cdot R_C$$

$$I_{CEO} = h_{FE} \cdot I_{CBO} \quad (I_{CBO} : \text{基極—集極之洩漏電流})$$

設 “H” 與 “L” 電壓準位之境界為  $1.3V$ ，則

$$1.3 = 5 - 6 \times (100 \cdot I_{CBO})$$

$$\therefore I_{CBO} = 0.006mA = 6\mu A$$

換句話說，只需  $6\mu A$  之洩漏電流即可使輸出之電壓降至 “L” 狀態。

為避免此種缺點可使用閘 13 所示，在基極與射極間接一電阻作為洩漏電流之通路。今設洩漏電流為  $10\mu A$ ，而洩放用之電阻為  $5K\Omega$ ，




圖 13

則此時所產生的基極電壓僅  $0.05V$ 而已，因其值甚小，故電晶體無導通之虞。亦即集極電位可維持於“H”狀態而無壓降產生。

加上了上述基極—射極間之電阻後，尚具有提高動作速度的優點。當所有的輸入均為“H”狀態期間，有一電流自  $V_{cc}$  經  $R_G$  之電阻流向電晶體的基極側，如圖 14 (a) 所示。此時，將使電晶體的基極接合面有甚多的過剩電荷蓄積於其間，此一作用除使電晶體轉變為飽和狀態外，




圖 14

並確保電晶體 ON 之穩定度。

在上述之情況下，若輸入信號急激地由“H”轉變為“L”狀態，則蓄積於基極一集極接合面之電荷可藉  $R_B$  之電阻洩放於接地端。因電荷消失之速度快，故電路之動作速度高。反之，在不加上  $R_B$  電阻的場合，則蓄積於基極一

集極接合面之電荷將持續一段時間，直至電荷消失時止，故狀態之轉變速度慢。圖 15 為加上  $R_B$  前後之動作速度比較波形。




圖 15

圖 13(c) 為 DTL IC

之基本實用化電路，但該電路尚非完善。即這種 DTL 電路並不能產生較大的功率以驅動多只 IC。其改善方法為將基極電路中串接的二極體以一級射極隨耦電路置換，以提高末級電晶體之基極激勵電流（參照圖 16）。這種電路稱為 M-DTL (Modified DTL) 電路。今日標準形之 DTL IC 多採用這種電路方式。




圖 16

## 2-2 TTL 電路 (Transistor-Transistor Logic Circuit)

如圖 17(a) 所示，在一只電晶體的基極上可形成多數個射極，這種電晶體稱為多射極電晶體 (Multi-emitter Transistor)。在多

數個射極中，只要其中之一有電流流通時，即可使電晶體動作。由於電晶體之射極—基極以及基極—集極間的特性與二極體相近，故可畫出多射極電晶體的等值電路如圖 17 (b) 所示。

讀者可不難由圖得知，其電路構成與圖 14 (a)

之 AND 部分相同。亦即使用一只多射極電晶體即可替代 DTL 中之二極體組。因此由其所構成之邏輯電路即稱為 TTL 電路。

使用多射極電晶體有下列兩點優點，其一為 IC 之製作較為簡單，只需製作一只多射極電晶體便可省去製作多只分開的二極體。其二為動作速度得以改善。

圖 18 為 TTL NAND Gate 之基本電路。在實用上，與 DTL 的場合相似，為增加輸出之電流起見，level shift 用二極體亦以一只射極隨耦電路置換，如圖 19 所示。

圖 19 (a) 中，設兩輸入端均為“H”狀態。此時，有一電流流經  $Q_1$ 、 $Q_2$  至  $Q_3$  之基極， $Q_3$  因而轉變為 ON 狀態，亦即輸出之狀態為“L”。

在這種情況下，若有一輸入端轉變為“L”狀態時，則  $Q_1$  之基極側電流悉數流至  $Q_1$  之“L”輸入端，此時  $Q_2$  與  $Q_3$  均截止，故輸出之狀態為“H”。

當  $Q_1$  有一射極處於“L”狀態時， $Q_1$  將得到正常的偏壓而使電晶體動作。此時當然有集極電流流通。由於  $Q_1$  在實質上係為一基極接




圖 17




圖 18