


nicrocom-  
puter

# 286微处理器专辑



南京航空学院

1980年6月

编辑出版：南京航  
印 刷：江苏省

## 编者的话

微型电子计算机是新一代的、具有广阔发展前途的计算机，为电子计算机的三大发展方向之一。它的优点是体积小、重量轻、价格低和灵活、可靠。国外已经获得了飞速的发展，在国民经济各领域以及航空、航天飞行器上有广泛的应用。但在我国计算机工业中它还是个薄弱环节，研制工作才刚刚开始。

为了赶超世界先进水平，迅速发展我国的电子工业，根据“洋为中用”与“自力更生”相结合的精神，我院四系从一九七九年十月份开始在南京市仪表局，江苏无线电厂的支持下，安装、调试了美国Intel公司的十六位8086单板机。经过半年来的努力，目前已完成了安装、调试工作，并配接了国产电容输入机、快速穿孔机、针击式控制打字机等外部设备。现将安装、调试、分析、检查过程的有关内容整理、总结成技术报告，加上若干翻译资料，汇编成册，发表出来，以供从事微型机研制和使用工作的同志参考。

由于我们水平有限，缺乏经验，缺点、错误在所难免，尚望读者不吝批评、指正。

——编者

一九八〇年四月

# 8086 微处理器专輯

## 目 录

编者的话

### SDK—86单板微型机

——性能、逻辑部件和键盘操作技术..... 奚抗生 (1)

SDK—86单板微型机的调试 ..... 邱百光 (30)

SDK—86单板机和国产纸带输入机、

穿孔输出机及控打的联调..... 是锦春 (41)

SDK—86单板微型机的装配和检查..... 王荣照 (58)

### ◀ 译 文 ▶

Intel 8086微处理器：由8080改进为

16位的微处理器..... 邱百光译 (75)

大的基片与新的取舍..... 闵征晖译 (87)

### ◀ 附 录 ▶

一、 8086指令系统的说明..... 邱百光 (100)

二、 打字机作画表演程序..... 是锦春 (110)

三、 SDK—86匝带调试程序..... 奚抗生 (115)

# SDK—86 单板微型机

——性能、逻辑部件和键盘操作技术

奚抗生

## 摘要

SDK—86是一种新型的、通用高性能的、16位单板微型机。本文概括地介绍了它的技术指标和特点，并对它的逻辑框图和各部件的功能作了比较详细的描述，最后从使用角度简要地说明了键盘的操作技术。

## 一、引言

继 SDK—80、SDK—85 单板微型机问世后，美国 Intel 公司又于 1978 年生产了 SDK—86 单板微型机。

这种类型的单板微型机是一种完整的微型机系统，即包括 CPU、存贮器、I/O 接口、以及和用户直接通讯的键盘、显示器等等。这种产品厂商以配套元件的方式提供，用户按照装配手册中规定的步骤，可以在较短的时间内装配完毕。若装配无误，则可以通电检查。

SDK—86 单板微型机通电检查时，只需要接一种 +5 伏电源，电源输出电流大于 2 安培即可（使用串行 I/O 接口时，尚需增加一台 -12 伏电源）。若单板机工作正常，则随着电源接通（或按下“SYSTEM RESET”键），便启动键盘监控程序，并在八位显示器上显示如下符号（其中短划“—”表示命令的即发符号，“86 1.1”为监控器进入工作状态的信息指示）：



接着，用户就可以借助于单板机上的八位显示器和 24 键的输入按键直接和单板机通讯，输入并执行用户程序，进行各种基本操作。

为了进一步扩大单板机功能，单板机上还备有灵活的可编程序的并行接口和串行接口，直接和电传机、屏幕显示器、高速纸带输入机、穿孔机、A/D D/A 转换器配接，或者直接和开发系统之间传送预先做好的程序。

另外，单板机还可以进一步扩展存贮器和 I/O 口，或直接和其他微型机组成多机系统，从而大大提高单板机功能。

## 二、技术指标

单板机的功能强弱往往在较大程度上取决于CPU。SDK—86选用8086为CPU。由于8086微处理器在工艺和结构上的改进，因此SDK—86单板机的性能比起同类型的单板机有了较大幅度的提高，为了便于比较，我们在列出SDK—86主要技术指标的同时，也列出了SDK—85，SDK—80的技术指标，如表1所示。

表1 单板机主要技术指标比较

型 号		SDK—86	SDK—85	SDK—80
指 标 单 位				
CPU		8086—4	8085A	8080A
字长	数 据 位	16	8	8
	指 令 字 节	1—6	1—3	1—3
	地 址 总 线 位	20	16	16
基 本 指 令 数	条	97	80	78
时 钟 频 率	兆赫	2.5—5	3	2.08
最 短 指 令 时 间	微秒	0.4	1.3	1.95
最 长 指 令 时 间	微秒	37.8	5.2	9
ROM	字 节	8K	2K—4K	2K
RAM	字 节	2K—4K	256—512	256—1K
存 贮 器 扩 展	字 节	1M	64K	64K
并 行 I/O	线	48	38	48
串 行 I/O	线	TTY或RS232	8085A的 SID/SOD口	TTY或RS232
中 断		256个中断向量	3级	1级

可以看出，SDK—86在字长、速度、指令数、存贮器容量、输入输出能力、中断能力等方面均比SDK—85、SDK—80有明显提高，据文献<sup>(4)(5)</sup>介绍，8086微型机系统的相对性能比8080微型机系统提高一个数量级（10倍左右），如图1所示。




图1 8008—8086微型机系统相对性能的比较

### 三、功能框图

图2是SDK—86单板微型机的功能框图。图中，中央处理器8086通过控制总线C，地址总线A，数据总线D，与直读存贮器ROM，随机存贮器RAM，串行接口8251A，并行接口8255A，键盘显示器接口8279—5等逻辑部件取得联系。另外，为了提高单板机功能，还可以通过总线驱动器、收发器、锁存器进行扩展，或组成多机系统。下面比较详细地介绍该功能框图中的几个主要逻辑部件的功能。

### 四、逻辑部件

#### 1. 中央处理器8086

8086是一种新型的，通用高性能的，16位微处理器。


工艺上，它采用了N沟、耗尽负载、硅栅工艺(HMOS)，使MOS晶体管成比例地缩小4微米，从而有可能在22.5平方密耳的硅片上集成29000个晶体管。此外，还由于采取了片上偏置，因而大大加快了速度，单级门的延迟时间为2毫微秒，与造价昂贵的肖特基TTL相同，时钟频率可达5—8兆赫。

结构体系上，如图所示，除阴影部分和8080基本上相同外，8086还具有如下几个主要特点：

1)有一个16位算术逻辑部件ALU，和处理该算术逻辑部件指令程序的8个16位通用寄存器(比8080增加了三个16位寄存器，即基址指示器BP，源变址寄存器SI，目标变址寄存器DI)。因此，8086不仅可以执行8080/8085的全部指令，而且还增加了许多8080/8085不能执行的指令。例如，用二进制或十进制进行带符号或不带符号的8位和16位算术运算(包括乘法和除法)，可中断的字符串操作，改进的按位处理能力等等。

2)有四个段寄存器存放段地址(即代码段CS，数据段DS，堆栈段SS，附加段ES)。如图4所示，把段地址左移四位，形成20位长度，但最低4位为“0”的段起始地址，再把它加上16位有效地址(偏移地址)，就得到20位长的实际地址，从而使存贮器具有1兆字节的寻址能力。

## 第2章 SDK-86 功能框图






图3 8080功能框图




图4 20位实际地址的获得方法

3) 有16位数据通道，通过16位数据寄存器DX进行间接选址，就可以获得64K个I/O口地址（但前面的256个I/O口可以直接选址）。这是一种“存贮器变换的I/O”方式（Memory Mapped I/O），但由于I/O和存贮器是通过M/I<sub>O</sub>分别控制的，所以允许这两个地址空间重迭使用。一般，由于I/O不占用段寄存器，所以I/O地址安排在起始为“0”的段内。

4) 有两个独立控制的部件（总线接口部件BIU，和执行部件EU）。利用这两个并行工作的部件，和六字节的先取指令队列寄存器，就可以实现大型计算机中的所谓“重迭技术”，使指令的取出和执行重迭进行，从而大大提高了系统的速度。例如，在8086中，一个存贮周期，就可以执行两条单字节指令，亦即一个单字节指令只需要半个存贮周期的时间（即两个时钟周期的时间），如果8086的时钟频率为5兆赫，那么执行一条单字节指令只需要400毫微秒，而8080执行一条单字节指令却至少需要4个时钟周期的时间。据文献<sup>(4)</sup>介绍，8086执行指令的速度比8080快7—12倍。




图5 8086逻辑框图

下面，进一步介绍8086形成系统的结构型式。如图3所示，如果MN/MX接高电平，则8086按最小模式接成系统，这时需要接一片地址锁存器74S373，带动各标准存储器和I/O接口；相反，如果MN/MX接地，则8086按最大模式接成系统，这时需重新约定8086的8根状态控制线，用它来驱动总线控制器8288，产生多总线兼容的控制信号，和对锁存器，数据收发器进行定时控制的信号。

图5是SDK—86中8086的接线简图。

图中：

MN/MX接电源+5伏，所以8086是按最小模式接线的，这时总线扩展逻辑不接外围电路，并且INTR、TEST、HOLD接地，暂时不用这几个信号。

NMI为非屏蔽中断引脚，通过它可以用硬件办法形成中断，按下INTR键，则CPU保存当前的系统状态，并通过RAM中08H地址的中断向量2执行一条间接转移指令（由软件形成的中断详见步进操作和断点操作部分）。

AD<sub>0</sub>—AD<sub>15</sub>总线通过分时电路分离出地址和数据，提高了引脚利用率。

当接通电源或按下“SYSTEM RESET”键时，8086便执行FFFFOH地址的指令，这是一条间接转移指令，跳到监控程序入口，使单机板进入工作状态，等待命令输入。

## 2. PROM 及其译码器




图6 PROM及其译码器

SDK-86有8K字节的PROM(4片2616PROM)，厂商预先把监控程序写在里面，其中4K字节为键盘监控程序，另外4K字节为串行监控程序，他们分别分配在存贮器的FF000H—FFFFFH单元(插座A27，A30)和FE000H—FEFFFFH单元(插座A36，A37)。当接通电源或按下“SYSTEM RESET”键，便执行FFFF0H单元的指令，转移到键盘监控程序FF000H~FFFFFH的入口；而要执行串行监控程序时，用户可以执行键盘“GO”命令，转移到串行监控程序的入口，也可以把存放串行监控程序的两片2616PROM转插到A27和A30，这样随着接通电源或按下“SYSTEM RESET”键，便自动转移到串行监控程序入口。

图6是SDK-86的PROM及其译码器的逻辑简图。图中A26是一种PROM形式的译码器，它由RD使能，并对M/IO以及地址位A<sub>19</sub>—A<sub>12</sub>译码，译码情况见表2。

表2 A26译码表

A26输入				A26输出				选址范围
M/IO	A <sub>19</sub> —A <sub>14</sub>	A <sub>13</sub>	A <sub>12</sub>	O <sub>1</sub>	O <sub>2</sub>	O <sub>3</sub>	O <sub>4</sub>	
1	1	1	1	0	1	1	1	FF000H—FFFFFH
1	1	1	0	1	0	1	1	FE000H—FEFFFFH
1	1	0	1	1	1	0	1	FD000H—FDFFFFH
1	1	0	0	1	1	1	0	FC000H—FCFFFFH

可以看出，M/IO为“1”，表示对存贮器选址；A<sub>19</sub>—A<sub>14</sub>为“1”，表示选址范围是FC000H—FFFFFH。选址范围的进一步划分，则取决于A<sub>13</sub>和A<sub>12</sub>的状态。显然，A<sub>13</sub>和A<sub>12</sub>的状态为11、10、01、00，则其选址范围分别是FF000H—FFFFFH(即O<sub>1</sub>输出对A27和A30使能)，FE000H—FEFFFFH(即O<sub>2</sub>输出对A36和A37使能)，FD000H—FDFFFFH(即O<sub>3</sub>输出，供用户扩展PROM用)，FC000H—FCFFFFH(即O<sub>4</sub>输出，供用户扩展PROM用)。至于选择高位字节、低位字节、或一个字，则由高位字节使能控制线BHE以及地址位A<sub>0</sub>的状态确定。

### 3. RAM

SDK-86有2K字节的RAM(4片2142RAM)，分配在存贮器的0H—07FFH单元，另外还有2K字节的RAM空间供用户扩展用，分配在存贮器的0800H—0FFFH单元。图7是RAM及其译码器的逻辑简图。图中译码器A29由地址位A<sub>19</sub>使能，并对地址位A<sub>18</sub>—A<sub>11</sub>、A<sub>0</sub>，以及BHE控制线译码，如表3所示。

可以看出，A<sub>19</sub>为“0”，表示RAM的地址小于8000H；A<sub>18</sub>—A<sub>12</sub>为“0”，进一步说明所选地址在1000H以下；A<sub>11</sub>的状态则决定对RAM的选址范围是0H—7FFFH(即对A38、A41、A43、A45使能)，或是0800H—0FFFH(即对A39、A42、A44、A46使能)；A<sub>0</sub>和BHE的状态决定选高位字节，或低位字节，或同时选高位和低位字节。




图7 RAM 及其译码图

表3 A29译码表

A29 输入				A29 输出				选址范围
A <sub>18</sub> -A <sub>12</sub>	A <sub>11</sub>	A <sub>0</sub>	BHE	O <sub>1</sub>	O <sub>2</sub>	O <sub>3</sub>	O <sub>4</sub>	
0	0	0	0	0	0	1	1	两个字节(0H—07FFH)
0	0	1	0	1	0	1	1	高位字节(0H—07FFH)
0	0	0	1	0	1	1	1	低位字节(0H—07FFH)
0	1	0	0	1	1	0	0	两个字节(0800H—0FFFH)
0	1	1	0	1	1	1	0	高位字节(0800H—0FFFH)
0	1	0	1	1	1	0	1	低位字节(0800H—0FFFH)

RAM本身除了由译码器A29的相应输出使能外，尚需M/IO为高电平，对RAM进行使能，表示处于存贮器选址状态。至于数据的流向，则由RD和WR控制，这和ROM只读不写的情况是不一样的。

还需要说明一点，RAM的前256个地址（即0H—0FFH）是由监控程序使用的。如图8所示，前20个单元(0H—013H)作为中断向量区，中间188个单元(014H—0CFH)作为监控程序数据区，最后48个单元(0D0H—0FFH)作为用户堆栈区（其中26个单元必须作为中断时，存放寄存器内容）。所以，RAM中用户第一个可以使用的地址是0100H，这是必须注意的。

#### 4. I/O译码器和I/O接口




图8 监控程序使用存储区的地址分配




图9 译码器A22逻辑框图

如图9所示，I/O译码器A22由低电平的M/I/O输入信号（表示I/O操作）和FE00H—FFFFH（即256个直接选址的I/O口）之中某一地址的高五位A<sub>1</sub>—A<sub>5</sub>全为“1”的信号使能，并对BHE和地址位A<sub>0</sub>、A<sub>3</sub>—A<sub>10</sub>译码（译码情况见表4），从而产生相应的I/O口

控制信号，分别对并行I/O接口，串行I/O接口，键盘/显示器接口使能。

表4 A22译码表

A22 输入					A22 输出				
A <sub>1</sub> —A <sub>5</sub>	A <sub>4</sub>	A <sub>3</sub>	A <sub>0</sub>	BHE	选高口 0 <sub>4</sub>	选低口 0 <sub>3</sub>	选USART 0 <sub>2</sub>	选KD 0 <sub>1</sub>	
1	0	1	0	.	1	1	1	0	
1	1	0	0	.	1	1	0	1	
1	1	1	0	0	0	0	1	1	
1	1	1	1	0	0	1	1	1	
1	1	1	0	1	1	0	1	1	

• 因为USART和KD接口只接收总线的低位字节，所以BHE状态在选USART和选KD情况下无意义。

SDK—86的I/O接口包括两片8255A（并行I/O接口），一片8251A（USART接口），一片8279—5（键盘/显示器接口）。关于它们的功能，请参考文献<sup>(1)</sup>附录B，这里只简单介绍它们在SDK—86中的使用情况。

### ①并行I/O接口。

如图10所示，并行I/O接口包括两片可编程序的外围接口电路8255A，其中每一片都有三个8位I/O数据口（A口、B口、C口）和一个只能写入的控制口。规定接低位字节（D<sub>0</sub>—D<sub>7</sub>）的8255A为低口P2（A40），接高位字节（D<sub>8</sub>—D<sub>15</sub>）的8255A为高口P1（A35），他们分别由选低口和选高口信号使能，如果需要16位操作，则可以把P1和P2作为一对口使用（即P1 A和P2 A，P1 B和P2 B，P1 C和P2 C），但这时I/O译码器A26必须发出选高口和选低口信号。按照表4，并根据地址位A<sub>2</sub>和A<sub>1</sub>的状态，便可以设定各个口的地址，如表5所示。




图10 并行I/O逻辑框图

表5 并行I/O口地址分配

P2输入		口	口地址	口功能
A <sub>2</sub>	A <sub>1</sub>			
0	0	P2A	FFF8H	读/写P2 A口
0	1	P2B	FFF9H	读/写P2 B口
1	0	P2C	FFFAH	读/写P2 C口
1	1	P2 控制口	FFFFEH	写P2 控制字

P1输入		口	口地址	口功能
A <sub>2</sub>	A <sub>1</sub>			
0	0	P1A	FFF9H	读/写P1 A口
0	1	P1B	FFFBH	读/写P1 B口
1	0	P1C	FFFDH	读/写P1 C口
1	1	P1 控制	FFFFH	写P1 控制字

## ②串行I/O接口

如图11所示，串行I/O接口以可编程序的通讯接口8251A为基础，并带有分档可选的波特率发生器。口地址按表4和地址位A<sub>1</sub>的状态分配（注意，不对A<sub>2</sub>译码），如表6所示。




图11 串行I/O口逻辑框图

表6 串行I/O口地址分配

USART输入			口地址	口功能
A <sub>1</sub>	RD	WR		
0	0	1	FFF0H	读USART数据
0	1	0	FFF0H	写USART数据
1	0	1	FFF2H	读USART状态
1	1	0	FFF2H	写USART控制字

可以看出,当I/O译码器A22送出选USART信号时,8251A被使能,并按地址位A<sub>1</sub>,以及WR和RD的状态工作。这时,监控器把模式命令字0CFH送到8251A的控制口,使它按所需要的通讯格式通讯(即8位字符长度,不奇偶校验,两个停止位,波特率因子为64×)。至于波特率以及配接终端设备的跳线插销位置,则预先根据终端设备的要求,按表7和表8选择。

表7 波特率选择

波特率	短路插头位置	转出频率(KHZ)
4800	W25	307.2
2400	W24	153.6
1200	W23	76.8
600	W22	38.4
300	W21	19.2
150	W20	9.6
75	W19	4.8
110	W20,W26	6.98

表8 串行口跳线插销的配置

接 口 分 配	短路插头位置
单独接CRT终端	W1—W5
单独接TTY终端	W8—W16
开发系统控制下接 CRT终端	W3—W7
开发系统控制下接 TTY终端	W14—W18

最后,再简单说明一下图11中的波特率发生器。图中,74LS393是两个4位二进制计数器,它的输入是PCLK的4分频频率614.4KHZ,将它逐次分频,即得到如表7所示的各种输出频率。因为SDK—86中8251A按64×模式工作,所以其频率是相应波特率的64倍。

应该指出,如果插上W26,这时W20处就不输出9.6KHZ的信号,而是输出6.98KHZ的信号,这是因为第二个计数器计数到11时,被与非门A15的输出清除了,因此2QC的输出频率是输入频率76.8KHZ的11分频,即6.98KHZ。

### ③键盘/显示器接口

如图12所示,键盘/显示器接口以可编程序的8279—5芯片为基础,并加上扫描译码器和驱动器。接口的口地址由表4和地址位A<sub>1</sub>的状态(和串行I/O接口一样,不对A<sub>2</sub>译码)决定,如表9所示。

表9 键盘/显示器 口地址

8279输入			口 地 址	口 功 能
A <sub>1</sub>	RD	WR		
0	0	1	FFE8H	读显示器RAM或键盘FIFO
0	1	0	FFE8H	写显示器RAM
1	0	1	FFEAH	读状态
1	1	0	FFEAH	写命令