

半導体・IC用語事典

飯田隆彦・古寺 博・山賀 威 共編

すいせんのことば

半導体デバイスや集積回路は1950年代、1960年代の爆発的な急成長の時代から1970年代に入り安定成長の時代に入ったとはいえ、他の産業分野と比較すれば依然として日進月歩の発展をしているといつてよい。

このような発展は半導体デバイスや集積回路の製造技術の進歩と共に、その応用分野が日を追って拡大していることに負う所が多い。応用分野の拡大は、半導体デバイスや集積回路の生産を量的に支えるだけでなく、ユーザの要求がメーカーにフィードバックされて、生産技術を質的に向上させることに役立っている点を見逃すことはできない。

製造技術や応用技術をそれぞれのグループの枠内において維持、発展させる場合でも、メーカーとユーザの間の交渉でも情報の伝達は言葉によって行なわれることが多く、~~専門家以外の~~人々では通常の国語が意味するもの以上の専門的な問題の情報を持つように約束された語が用いられるが、これが~~専門家以外の~~人々の用語である。

しかし、その約束は場~~合~~で~~ある~~専門家の間でも必ずしも共通でない場合があり、~~専門家以外の~~人にとってはまったく何を意味するのか見当もつかない場合が少くない。そこで用語を解説した用語事典が、特に半導体デバイスや集積回路のように進歩の速い分野では内部的にも対外的にも必要となる。それにもかかわらず用語事典が少ないのは既に用語の意味を知っている執筆者、編集者にとって余り興味のわかない労の多い仕事である上、その用語の意味の解説の仕方に個人差があつたりして、文句はつけられても余りほめられないからであろう。

これは反面用語事典の必要性を如実に示しているものであって、本事典の執筆者、編集者の勇気と労を多とするものである。用語はあくまで約束ごとであるので、文部省の学術用語集や諸学会で決めた用語集と異なる表記法、解説がなされっていても、どれが正しいと断定できるとは限らない。むしろ用語は生きていて時代の変遷、

技術の変革と共に移り変っていくと考えるべきであろう。

このような観点からも本事典は、半導体デバイスや集積回路の勉強をはじめたり、それらに関連した仕事をしている方々にとって座右の書となると確信し、広く推せんする次第である。

昭和52年3月

東京大学 教授 工博 菅野卓雄

はしがき

知識集約形産業が要請される日本の工業の中で、半導体工業は重要な位置を占めている。トランジスタ、ダイオードの電子部品の時代から、マイクロコンピュータ用LSIのように計算制御システム機能そのものを半導体の中に作りこんでしまう時代になったからである。また、電力用半導体もさかんに使用されている。

半導体工業には多くの人々が携わっている。新技術の開発・研究を行なう人、半導体製品そのものを作る人、製造機械を作る人、試験・検査装置を作る人、半導体製品を使用した製品を作る人々であり、さらにそれぞれ資材、技術、製造、販売、品質管理と多岐にわたっている。

本書はこれらの人々の職場で実際に使用される用語の説明を行なったものである。業態ごとにそれぞれ固有の専門語や慣用語あるいは俗語が使われている。専門の学問をした技術者にとっては常識の用語でも、現場の作業者や間接部門の管理者にとっては難解な場合がある。このような場合の良き相談相手となり得ることを願って本書は書かれた。

掲載用語の選択、執筆は半導体業界三社の実務担当者の共同作業によって行なわれた。すなわち得意とする分野ごとに選択し、さらに交換検討をして偏重、遺漏のないよう十分な努力が払われた。

言葉は生きている。また半導体工業も日々革新している今日、続々新しい用語が誕生し、反面歴史的用語となるものも現れてくる。本書も常にその時代で目的を達するものでなくてはならない。読者諸氏の御助言を得て半導体工業の進歩と共に進みたいと思う。

最後に本書を企画され執筆の機会を作られたオーム社の方々に感謝する次第である。

昭和52年3月

編者しるす

編集委員および執筆者

〈編集委員〉

三菱電機(株) 飯田 隆彦
(株)日立製作所 古寺 博
東京芝浦電気(株) 山賀 威

〈執筆者〉

(株)日立製作所 浅井彰二郎	三菱電機(株) 飯田 隆彦
(株)日立製作所 石賀 忠勝	三菱電機(株) 岩本 英雄
三菱電機(株) 大槻貞二郎	東京芝浦電気(株) 久保大次郎
(株)日立製作所 黒野 浩和	(株)日立製作所 小寺 信夫
三菱電機(株) 須川 嘉幸	(株)日立製作所 鈴木 道夫
(株)日立製作所 鳥谷部 達	三菱電機(株) 中田 仗祐
東京芝浦電気(株) 本多 進	(株)日立製作所 皆川 重量
東京芝浦電気(株) 山賀 威	東京芝浦電気(株) 山本真一郎
(株)日立製作所 渡部 知行	

(五十音順)



凡　　例

1. 用語の見出し

- a) 見出しの表記法は、日本語、外国語、固有名、略号、記号を問わず、原則として表音式とした。
- b) 見出しがすべて漢字あるいは部分的に漢字で表記されている場合、それに対応するひらがなを併記した。
ただし、用語を表わす文字が、かな、数字、アルファベットの場合は——の記号で代用した。
- c) 見出しが日本語の場合も、外国語の場合と同様に対応する英語を併記した。

2. 見出しの配列

- a) 日本語、外国語、固有名、記号、略号、数字は原則として五十音順とした。
- b) アルファベットの読みは次によった。

エー	ビー	シー	dee	イー	エフ	ジー	エイチ	アイ	ジー	ケイ	エル	エム
ヌ	オー	ピー	キュー	アール	エス	ティー	ユー	ブイ	ダブル	エックス	ワイ	ゼント
N	O	P	Q	R	S	T	U	V	X	Y	Z	
- c) ギリシャ文字（ α 、 β 、 γ など）が先頭につくものは、それぞれの読みにしたがって並べた。
- d) 溝音、半溝音は清音と同様に扱った。
- e) 抽音、促音は順序のうえでは清音と同様に扱った。
- f) 長音「ー」は順序のうえでは、これを省略した。
- g) 見出し中に（ ）のある用語については、（ ）内の読みは順序のうえで省略した。

3. 本文上の約束

- a) 同一項目で異なる内容を説明する場合は [1]、[2]……と分けて区別した。
- b) =印は次に示す項目とまったく同義語であることを示し、次の項目にはその解説を付した。
- c) □印において、項目の解説がなく□印のあるものは、次に示す項目にその内容が得られることを示し、項目の解説があり□印のあるものは、関連用語として参照せよの意味である。
- d) 図番号、表番号は各五十音ごとの通し番号とし、本文中でもこれを用いた。

4. 参引

- a) 卷末に本文見出しに対応する英語をアルファベット順に配列した英和索引を載せた。
- b) 同一英語で二つ以上の用語がある場合は、その用語に対応してページを入れた。

ア 行

ア

III integrated injection logic の略.
= I_L (アイスクエアエル).

I_{EO} emitter cut-off current の略.
= エミッタシャット電流.

IEC international electrotechnical commission の略. 国際電気標準会議。電気製品の国際的標準化を推進している国際機関で、本部をジュネーブにもち、米、ソ連、英、独、仏、日、その他おもだつた国のほとんどが加入している。個別半導体素子は TC 47 (第 47 専門委員会) で、IC は TC 47 A で、半導体素子の信頼性試験は TC 56 でそれぞれ取り扱っている。デバイスの定義、定格、特性、試験法の標準は Publication 147 に示されている。Publication は、何ら拘束力を持たないが、各国の国内標準規格はこれに準拠して作成される。日本の対外的窓口は通産省工業技術院が担当し、半導体素子関係は電子通信学会、電子機械工業会、日本信頼性センターが幹事となって、学会、業界から選ばれた各専門家によって国際標準規格の原案作成・原案検討がなされている。半導体素子に関する深い Publication には Pub. 147 のほかに、Pub. 134 (真空管や類似の半導体に関する系統的等級づけ)、Pub. 148 (半導体機器及び超小形集積回路に関する文字記号)、Pub. 191 (半導体器具の機械的特性に関する標準) がある。

IEC 規格 (—かく) IEC standards, international electrotechnical commission standards 国際電気標準

会議によって定められた機器、系、部品などに関する推しうる規格または発行文書の総称。たとえば、IEC Pub. 68 (基本環境試験方法)、IEC Pub. 147 (半導体の定格・特性と測定方法) などがある。

I_{EO} emitter cut-off current の略.
= エミッタシャット電流.

ISO international standard organization の略. 国際標準化機構。各国標準化機構 (ISO 会員団体) の世界的な連合体。国際規格を開発する業務は ISO 専門委員会を通じて行なわれる。電気関係の製品以外の製品に関する国際的な標準化を図っている。

IF アンプ intermediate frequency amplifier 受信機において、アンテナに飛来した信号は周波数変換された後、ある限られた周波数帯域内の選択増幅を受ける。この選択増幅を行なう増幅器を IF アンプといい、所要の帯域幅でできるだけ大きな電力利得と鋭い選択度を得なければならない。周波数選択には同調回路を用いるのが普通である。

IMA ion microanalysis の略. 物質にイオン衝撃を与え、飛び出してくる二次イオンを質量分析することにより、物質の成分、不純物の分析を行なう方法。近年半導体にも応用され始めている。二次イオン質量分析 (SIMCA) ともいう。

I 形半導体 (—がたはんどうたい) I-type semiconductor = 真性半導体。
IC integrated circuit の略. = 集積回路。

I_{CER} collector cut-off current with base resistor の略. = コレクタ・エミ

ッタ間しや断電流。

I_{CEO} collector cut-off current for zero-base current の略。=コレクタ・エミッタ間しや断電流。

I_{CEV} collector cut-off current with biased base の略。=コレクタ・エミッタ間しや断電流。


I_{CO} collector cut-off current の略。=コレクタ間しや断電流。

I_{CSO} collector cut-off current の略。=コレクタ間しや断電流。

I_{CM} maximum collector current の略。=コレクタ最大電流。

I^2L (アイスクエアエル) **integrated injection logic** の略。通常の DTL や TTL とはまったく様子を異にしたバイポーラ デジタル IC で、通常の TTL の速度・電力積 (伝達時間 × ゲート当たり消費電力) が 100 pJ なのに比べて I^2L では 0.1 pJ となっている。また構造的にも非常に集積度が高められるのでバイポーラ LSI 用の技術として、更に 1 チップ上にアナログとデジタルの両方の回路を作ることができるので、その応用面に大きな期待が寄せられている。

図ア・1 は I^2L のゲート回路と構造であ




図ア・1

る、横方向に作られた PNP トランジスタと縦方向に作られたマルチコレクタの NPN トランジスタが使用されている(ここでは通常のトランジスタのエミッタがコレクタとして、コレクタがエミッタとして働いている)。構造図からわかるようにバイポーラ IC 特有のアイソレーション(素子分離)がないので集積度が上げられるのが特徴である。

アイソエレクトロニック トラップ

isoelectronic trap 結晶を構成するある原子または原子対が、これと等しい電子価の他の原子または原子対と置換された場合、これらの不純物原子または不純物原子対をアイソエレクトロニック トラップという。たとえば、III-V 族化合物半導体の GaP 結晶で、P (リン) と等しい電子価をもつ V 族の N (窒素) が P と置換して結晶中にはいり込んだ場合に、この N をアイソエレクトロニック トラップという。

アイソプレーナ isoplanar フェアチャイルド社により開発された選択酸化技術を応用した素子分離技術の一つであって、素子占有面積を小さくでき、寄生容量も少なく、酸化膜段差が減るので配線上の問題も軽減されるなどすぐれた特徴を有しているが、コレクタ耐圧が下がる欠点がある。図ア・2 に工程図を示す。



図ア・2

アイソレーション抵抗 (——かくさん)


isolation diffusion 集積回路を構成するための基礎技術の一つに素子間の分離技術があり、逆バイアスされたPN接合の空乏層を用いる方法はその主流をなすものである。分離のためのPN接合形式のための拡散をいう。

変形例としてCDI(コレクタディフュージョンアイソレーション)、BDI(ペースディフュージョンアイソレーション)などが知られている。

アイソレーション電圧 (—でんあつ)

isolation voltage \rightarrow ホトカプラ、

アイランド island 集積回路は、物理的、電気的に分離された領域に形成された活性素子や受動素子を相互に電気配線を行なって構成されるが、その分離された領域をいい、PN接合による方法、 SiO_2 などの絶縁膜による方法、空気による方法の三つがおもな形成方法である(図A-3参照)。



アイレット eyelet メタルパッケージに

おいて、気密端子部のシールガラスとベースメタル間に介在させるメタリングで、これにリードを通してガラス封止する。

AINシュタインの関係 (—かんけい)

Einstein relation 拡散係数とドリフト移動度との間に成立つ関係 $D = (kT/q)\mu$ をいう。この式で D は拡散係数、 μ は移動度、 k はボルツマン定数、 T は絶対温度、 q は電子電荷である。

アクセス タイム access time ICメモリで、アドレスを所望の値に変化させた時点から、そのアドレスで指定されるメモリセルの内容がデータ出力端子に現われてくるまでの時間をいう。

ICメモリ内のロジック回路の遅延時間によりアクセスタイムはバイポーラのICメモリで20~70ns、Nチャネルモスメモリで100ns~1μs、Pチャネルモスメモリで1~2μsである。 \rightarrow サイクルタイム。

アクセプタ acceptor 不純物半導体において正孔を供与する欠陥中心、たとえば、Si原子より価電子の1個少ないIII族のはう素、B₂をSi単結晶中に混入すると、ほう素原子は共有結合を完成するため価電子帯から価電子を1個とりこんで価電子帯に正孔を作る。この価電子が収容されるエネルギー準位は価電子帯のすぐ上にある。このような不純物原子をアクセプタという(表A-1参照)。

表A-1

母体	アクセプタ 不純物	母体	アクセプタ 不純物
Ge	B	Si	Ga
	Al		In
	Tl		Tl
	Ga		Zn
	In		Zn
	Be		Ge
Zn	Zn	GaAs	Li
	Cd		Cd
Si	B		Mg
	Al		C

アクテ


アクティブ フィルタ active filter オペレーショナル アンプの帰還回路に周波数特性を持たせて、特定の周波数または周波数帯域だけ通過できるようにしたものをアクティブ フィルタという。

フィルタは本来受動回路のみで作られるものであるが、減衰を補ったりして特性の向上をはかるために、このように増幅機能を持ったものが一緒に組込まれるのでアクティブ フィルタという。

アクティブ ブルアップ active pull-up

ある回路中のある点を、ある素子を経由して電源に接続することをブルアップするというが、このときトランジスタなどの能動素子を通して行なうことをアクティブ ブルアップという。


図ア・4は TTLやHTLでトランジスタでアクティブ ブルアップし出力高レベルのときの出力インピーダンスを下げている例である。→バッシブ ブルアップ、→アクティブ ブルダウン。



アクティブ ブルダウン active pull-down
ある回路中のある点を、トランジスタなどの能動素子を通して電源に接続することをアクティブ ブルアップというが、これに対応して能動素子を通してアースに落すことをアクティブ ブルダウンという。通常、抵抗などを通してアースに落

している所を特にある目的のためにトランジスタを経由してアースに落すときにアクティブ ブルダウンするという。

図ア・5はアクティブ ブルダウンによりTTLの伝送特性を改善している例である。



図ア・5

亜酸化銅整流素子 (あさんかどうせいりゆうそし) copper sub-oxide rectifier cell 銅板の表面に亜酸化銅 (Cu_2O) を形成させ、その亜酸化銅の表面に金、銀または、カーボンを沈着させた整流素子。整流作用は亜酸化銅と銅板との間にあって電流は亜酸化銅より銅の方向へと流れやすい。えん層電圧は約 0.1 V と低いが、逆電圧は約 5 V (実効値) であるので微小電圧の整流に用いられる。図ア・6に構造図と図記号を示す。



構造

図ア・6

アステーブル マルチバイブレータ astable multivibrator =無安定マルチバイブレータ。


アセンブラー assembler マイクロコンピュータが普及して半導体関係でも使われる様になった言葉である。コンピュータのプログラムを行なうときにプログラムはそのコンピュータに決められた言語(アセンブラー言語はコンピュータメーカーが決める)に従ってプログラムを書くが(この段階はもちろん人間がわかりやすいアルファベットや数字などで書かれている),これを実際にコンピュータが読む(ロード:load)できる“1”“0”的組合せのプログラムに変換するためのプログラム(この変換作業は自分自身または他のコンピュータで行なう)をアセンブルという。◆アセンブラー言語。

アセンブラー言語(—げんご) **assembler language** コンピュータのプログラムを行なうときに、いきなりコンピュータに特有の“1”, “0”的組合せである機械語を行なうことは面倒なので、まず人間が理解しやすいアルファベットや数字でプログラムを行ない、後に機械語に変換する。このときに使用されるアルファベットや数字の使い方で、コンピュータの命令内容と対応させたものをアセンブラー言語という。

アセンブラー言語は通常コンピュータメーカーが作り、同じくコンピュータメーカーが作ったアセンブラープログラムで機械語に変換される。◆アセンブラー。

圧接構造(あっせつこうぞう) **compression bonded encapsulation** 電力用半導体デバイスの組立方法の一種。接合で発生する熱を有效地に放熱するために、ベースシックエレメントは熱伝導と電気伝導のよい金属(たとえば銅)のベースにマウントされる。その一つの方法として、皿バネなどを使ってエレメントをベースに加圧接觸させる構造のもので、エレメントとベースは機械的に自由なため可滑動であり、ろう付けによるマウントのように、エレメントとベースの材料の線膨張率の相違による断続負荷におけるろう

材の疲労を心配する必要がない。



図ア・7

圧接力(強度)(あっせつりょく(きょうど))


contact pressure 平形の半導体デバイスを放熱体に取付ける場合の加圧力。定格圧接力は、最大許容圧接力を表わすのが普通である。◆平形。

圧電変換素子(あつでんへんかんそし)

piezoelectric transducer 圧力信号を電気信号に変換する素子。ピエゾ抵抗効果を基礎原理とする。◆ピエゾ抵抗素子、◆感压ダイオード、◆感压トランジスタ。

圧入形(あつにゅうがた) **press-fit type**

外装の一種。放熱体への素子の取付けが、放熱体に設けられた孔に圧入することによりなされるもの。圧入を容易にしかつ脱落を防ぐため、素子の圧入面にナールが設けられることが多い(図ア・8 参照)。



図ア・8

圧入力(強度)(あつにゅうりょく(きょうど)) **insertion pressure** 圧入形の半導体デバイスを、放熱体に取付ける場合の圧入する力。定格圧入力は最大許容圧入力である。◆圧入形。

アップサイド アップ方式(—ほうしき)

upside up type ◆アップサイド ダウン方式。

アップサイド ダウン方式(—ほうしき)

upside down type 固体マイクロ波素子の放熱を良くするための素子構造、低抵抗基板結晶上の能動層領域の側を放熱電極（ヒートシンク）に接着させることにより、能動層内で発生した熱を能率よく逃がすようにした方式をいう。一方、基板結晶の裏面を放熱電極に接着する方式をアップサイド アップ方式という。
アップタイム up time 系、機器、部品などが規定の機能を果しうる状態にある時間。

厚膜 (あつまく) thick film 厚膜と薄膜の分類は膜厚によるよりもむしろ膜の形成手段によるほうがより実際的である。厚膜は一般には金属、金属酸化物、ガラスなどの粉末を有機ペイント、溶剤などに混ぜて作ったベーストをスクリーン印刷してパターンを形成し、500～1000°Cの高温で焼成して得られる数μ～20μ程度の厚さの膜をいう。高温焼成のため基板にはセラミック（おもに96%アルミナ）が用いられる。厚膜で導体、抵抗体、コンデンサ、多層配線、ガラス保護膜などが形成でき、薄膜より製造コストが安いが、素子精度やパターン密度が劣る欠点がある。
 ●**厚膜 IC**

厚膜 IC (あつまく——) thick film IC 設密にはすべての素子が厚膜で構成されたICをいうが、現状では能動素子が厚膜で製作困難なため、セラミック基板上に厚膜導体や厚膜受動素子（厚膜抵抗体、厚膜コンデンサなど）を形成し、これに半導体素子その他を組込んだICを厚膜ICと呼んでいる（図A-9参照）。この方式は厚膜ベーストの印刷、焼成が主体となるが、この工程は薄膜ICに比べてパターン変更が容易で多品種少量生産に適しており、また空气中で形成できるので、自動化が容易で大量生産にも適しており、設備費も比較的少なくてよいので安価なICが得られるが、素子精度や実装密度がやや低い欠点がある。
 ●**ハイブリッド IC**, ●**厚膜素子**.



図A-9

厚膜コンデンサ (あつまく——) thick film capacitor 厚膜誘電体ベーストと厚膜導体ベーストとを組合せてセラミック基板上にスクリーン印刷し焼成して作られるコンデンサで、誘電体層には結晶化ガラスベーストや強誘電体セラミックを含むガラス質ベーストを900～1000°Cで焼成したものが用いられる。現在、 ϵ は2000程度のものまで得られており、1000～2000 pFまでのコンデンサを厚膜ICに組込むことができる。電極（厚膜導体）にはAu, Au-Pd, Ag-Pdなどが用いられる。しかし、工程の複雑さや大容量が得られがたい点から、現状では厚膜コンデンサの代わりにセラミックチップコンデンサやTaチップコンデンサのほうが多く使われている。

厚膜集積回路 (あつまくしゅうせきかいいろ) thick film integrated circuit = 厚膜 IC.

厚膜素子 (あつまくそし) thick film element 厚膜方式で作られた電子回路素子で、現在得られているものは抵抗体、サーミスタ、コンデンサなどの受動素子が主体であるが、最近スイッチング素子や電界効果形能動素子なども試作され、一部で実用化されはじめている。
 ●**厚膜抵抗体**, ●**厚膜コンデンサ**.

厚膜抵抗体 (あつまくていこうたい) thick film resistor Ag, Pd, Ru, Rhなどの金属やこれらの金属酸化物を主体とした厚膜抵抗ベーストをセラミック基板上にスクリーン印刷し焼成(700～1000°C)して作られる抵抗体で、初期の頃にはAg-Pd系が主体であったが、その後RuO₂系が開発されるに及んで、安定性や使いやすさの点からこの抵抗体が圧倒的に多く用い

られるようになった。電極には Ag-Pd, Au-Pd などほとんどの厚膜導体が使用できる。さらに最近ではローコスト化を目的として Cu, Ti, Sn, In などの酸化物厚膜抵抗体も検討されている。一般に薄膜抵抗体より抵抗値範囲が広く(数Ω~数十MΩ)パワーも大きいものが得られるが、素子密度が低く、金属とガラスとの組合せであるため、ノイズや高周波特性が劣る欠点がある。

厚膜導体 (あつまくどうたい) **thick film conductor** Ag, Au, Pd, Pt, Cu, Niなどの金属を主体とした厚膜導体ペーストをセラミック基板上にスクリーン印刷し焼成(500~1000°C)して得られる。厚膜導体は導電性、はんだ付け性、ワイヤボンディング性、ファインライン性、異種ペーストとの組合せ性、その他使用目的に応じて各種の特性が要求されるため、それぞれの要求に合わせた多くの導体ペーストが市販されている。代表的なものは Ag-Pd, Au-Pd, Au-Pt, Au などであるが、最も多く使用されているのは Ag-Pd 系である。これにも配合比の異なるものや、添加物を加えて特性を変えた多くの種類がある。また、最近ではローコスト化を目的として貴金属を用いない Cu 系、Ni 系などの厚膜導体も使用され始めている。

厚膜ペースト (あつまく——) **thick film paste** 厚膜の抵抗体、コンデンサ、多層配線、ガラス保護膜などを形成するためのスクリーン印刷用ペーストで、金属、金属酸化物、ガラスなどの粉末を有機バインダ、有機溶剤などとともにブレンドして、粘度、チキソトロピック性などを調整し、印刷適性を持たせたものである。このペーストをスクリーン印刷してパターンを形成し、500~1000°C の高温で焼成して素子を作る。なお、最近ではプリント基板用の低温焼成タイプの抵抗ペーストが実用化されており、これも厚膜ペーストと呼ばれている。**◆厚膜導体**, **◆厚膜抵抗体**, **◆厚膜コンデン**

サ, **◆厚膜誘電体**.

厚膜誘電体 (あつまくゆうでんたい) **thick film dielectrics** 厚膜誘電体は①厚膜コンデンサの誘電体層、②厚膜素子のパッシベーション膜、③厚膜多層配線の絶縁層などに用いられる。いずれもガラス粉末を主体としたペーストを印刷、焼成(500~1000°C)して得られるが、①には ϵ を大きくするために強誘電体粉末を含む結晶化ガラス系が、②には ϵ の低い比較的低融点のガラスが、③には上層の焼成時に下層が溶融しないように主として融点の高い結晶化ガラス系が用いられる。このうち①はあまり用いられていないが、②は厚膜抵抗体のパッシベーションに用いられ、③は薄膜より実用性が大で、すでにクロスオーバーをはじめ、2~3層までの多層構造が実用化されており、さらに5~7層程度までの実用化検討が進んでいる。

厚メッキ法 (あつ——ほう) **plated heat sink** = ブレーテッドヒートシンク。

後処理 (あとしょり) **post-conditioning** 試験・検査において、その再現性を高めるために最終測定を行なう前に供試品に施す処理。

アドミタンス パラメータ **admittance parameter** \Rightarrow y パラメータ。

アドレス **address** メモリ中のあるワードが存在している位置(場所)をアドレスという。メモリは通常1ワードが1ビットとか4, 8ビットで構成され数100~数1000ワード含んでいる。このワード位置は2進数で表わすようになっていて、256ワードなら8ビット($2^8=256$)、4096ワードなら12ビット($2^{12}=4096$)必要であり、それぞれ8本、12本のアドレス線を備えている。 \Rightarrow ワード。


アートワーク **artwork** 赤色樹脂を塗布したマイラを精密製図機(コーディネートグラフなど)でカットして樹脂をはく離して集積回路などのマスクパターン原図(チップの200~500倍図)を作る作業

工程、またはその原図、数値制御による自動化も行なわれている。この原図が縮写されて、レティクルが作られる。

アナログ IC analog IC = リニヤ集積回路。

アナログ集積回路 (—しゅうせきかいいろ)
analog integrated circuit = リニヤ集積回路。

アニュラ リング ドランジスタ annular ring transistor 主としてパワートランジスタに関連した構造として採られるもので、一つはエミッタの周辺長を長くし、ベース面積を広くするためあり、もう一つは特にPNPトランジスタで起こりがちなコレクタ表面のチャネルストップとしてあり、P⁺層をコレクタベース接合よりやや離して設けられる。構造図を図ア・10に示す。



図ア・10

アニール anneal = 熱処理。

アノード anode = 陽極(端子)。

アノード ファイヤリング anode firing

サイリスタの陽極・陰極間に印加される正の電圧により、ゲート電流を供給してサイリスタをトリガすることをいう。図ア・11の例では、SWが閉じられると、交流電源が正の位相において交流電源からD、R、SWを通じてゲート電流が流れサイリスタがターンオンする。ゲート回路が簡単であるという特長を有する。



図ア・11

アノード リアクトル anode reactor
= 陽極リアクトル。

アバランシ周波数 (—しゅうはすう)
avalanche frequency = なだれ周波数。


アバランシ整流ダイオード (—せいりゅう —) **avalanche rectifier diode**

アバランシ電圧(降伏電圧)の下限値と許容サージ逆電力が規定された整流ダイオード。したがって、この素子を使用するとCRアブソーバやサージ電圧吸収器なしで整流器を構成することができる。

アバランシ ダイオード avalanche diode = インパット ダイオード。

アバランシ注入ダイオード (—ちゅうにゅう —) **avalanche injection diode**

1956年にJ. B. Gunnにより提案されたもので、P⁺PまたはN⁺N構造の半導体棒の両端に電圧を加え、一端で電子なだれを発生させると、イオン化率が電界強度の強い増加関数であることから正帰還がかかる負性抵抗を示す。スイッチング時間は数ns程度と高速である。図ア・12に構造と電圧・電流特性を示す。



図ア・12

アバランシ電圧 (—でんあつ) **avalanche breakdown voltage** アバランシブレークダウン(なだれ降伏)が生じる点での印加電圧。

アバランシ発振素子 (—はっしんそし) **avalanche oscillator** ⇒ インパット ダイオード。

アバランシブレークダウン avalanche breakdown = なだれ降伏。


アバランシホトダイオード avalanche

photo diode PN 接合または PIN 接合に逆電圧を十分印加して空乏層を広げておき、光の照射により空乏層中に電子・正孔対を発生させると、これらの電子や正孔は空乏層の高電界によって加速される。加速されたキャリヤが原子との衝突により新たな電子・正孔対をなだれ的に発生して光電流の増幅を行なう。このようなホトダイオードはアバランチホトダイオードと呼ばれる。

アベイラビリティ availability 修理可能な系、機器、部品などが、ある特定の瞬間に機能を維持している確率。アベイラビリティ (A) は、次の式によって求められる場合が多い。

$$A = \frac{\text{動作可能時間}}{\text{動作可能時間} + \text{動作不可能時間}}$$

アーム (整流接続) arm (of rectifier connection) 電力変換に用いられる回路接続の一整流回路素子をいう。図ア-13 の例では直列接続された 2 個の整流ダイオードが一つのアームを構成している。



図ア-13

アモルファス半導体 (——はどうたい)
amorphous semiconductor = 非晶質半導体。

アーリー効果 (——こうか) **Early effect**
バイポーラトランジスタにおいてエミッタ・ベース電圧 V_{EB} を一定に保っても、コレクタ・ベース電圧 V_{CB} を増すにつれコレクタ空乏層が広がることにより実効ベース幅 W が減少し、エミッタ電流が増加する現象をいう。逆にエミッタ電流一定ならば、 V_{CB} の上昇に伴い V_{EB} の降下となって現れる。 V_{CB} の変化 ΔV_{CB} に対する V_{EB} の変化 ΔV_{EB} の比はアーリー一定

数 μ で表わされる。


RS フリップフロップ RS flip flop 入力端子としてセット入力 S とりセット入力 R の 2 種類を持ち、また出力端子として Q 及び \bar{Q} の 2 種類を持つフリップフロップのこと。セット入力 S がハイ "H" のとき出力 Q が "H" となり、リセット入力 R がハイ "H" のとき出力 Q がロー "L" になる。入力に対する出力論理は表に示す通りである。

セット 入力	S	Q	入力	出力	
リセット 入力	R	\bar{Q}	S	R	Q
			L	L	Q_s
			H	L	H
			L	H	L
			H	H	*

Q_s: 前の状態を保持する
* Q, \bar{Q} : 不定

図ア-14

アルカトロン arcatron フランスで開発された接合形 FET の一種で、ソースとドレイン間にはばまたがる固定した空乏層を形成するゲートとドレイン近傍に位置しソースとドレイン間の電荷キャリヤを制御するゲートを備えた構造で、入力ゲートの容量が小さく高周波用途にすぐれ、その構造から放熱特性も良いといわれる。構造図を図ア-15 に示す。



図ア-15

アルゴリズム algorithm 問題を解くための処理手順のことを指すが、特に計算機のソフトウェアに用いる処理手法をいうことが多い。特定の種類に属する（すなわち数学的な表現で定式化された）すべての問題の解を得るために、特定の演算群を用いて組織立てられた手順をいう。

CADの分野では、回路解析などの各種の数値計算法、論理設計・論理分割・レイアウト（配置・配線）設計の手法などが代表的な例である。アルゴリズムはしばしばフローチャートによって表現される。⇒フローチャート。


RTL register transfer language の略。

論理装置設計のための言語で、情報の流れをレジスタ（記憶装置）においてとらえ、レジスタ間の情報転送の方向とその条件を表現することで論理の記述が行なわれる。

RTL resistor transistor logic の略。

図ア・16のような論理回路を基本回路とするディジタルICの形式をRTLという。A、Bいずれか一方の入力が高レベルになると、それに接続されたトランジスタがonになり、出力が低レベルになるので、正論理でNOR、負論理でNANDの機能を有している。

入力低レベルがトランジスタの V_{BE} で決まり約0.7Vと低いとの、ファンアウトをとると出力高レベルの低下が著しいので最近はほとんど使われていない。



図ア・16

α （アルファ） alpha ベース接地短絡電流増幅率を示すもので、トランジスタのコレクタ電流 I_C とエミッタ電流 I_E との比であり、その関係は次式のようになり、1よりも必ず小さい。

$$\alpha = \frac{I_C}{I_E} = \frac{I_E - I_B}{I_E} = \frac{\beta}{1 + \beta}$$


⇒ β 。

α しゃ断周波数（—だんしゅうはすう）

α cut-off frequency ベース接地短絡電流増幅率 α の大きさが低周波における値の0.707倍に低下する(3dB減少)周波数をいい、この値はトランジション周波数 f_T と次の関係をもつ。すなわち、低周波での α の値を α_0 とすれば

$$f_T = (1 - \alpha_0) f_s$$

アルミゲート aluminum gate MOS構造において金属ゲート電極としてアルミニウムが用いられているものをいう。アルミニウムは伝導度が大きく、配線用金属としてすぐれた特性を有するので、ゲート電極を兼ねた形で広く用いられている。図ア・17に工程図を示す。



図ア・17

アルミ蒸着（—じょうちやく） aluminum evaporation 半導体産業ではアルミニウムを種々配線金属として用いるが、通常真空蒸着法でウエハ表面に付着させる。従来、タンクステンを加熱ヒータとして行なったが、タンクステン中に含まれるナトリウムが素子表面の酸化膜を汚染し、信頼性に悪い影響を及ぼすことが判明し、汚染の心配の少ない電子ビーム蒸着法に切り替りつつある。⇒ 真空蒸着。

アルミナ alumina 酸化アルミニウムの工業的な呼び名である。半導体デバイスに用いられるのは多くはセラミックスの形であるので、正しくはアルミナ磁器といわなければならない。これは、 $\alpha\text{-Al}_2\text{O}_3$ のコランダム結晶を高温で焼結した磁器で、結晶はきわめて密で硬く、電気絶縁性、耐熱性にすぐれ、化学薬品に対して

安定で、IC のパッケージ、LED、ハイブリッド IC の基板、高周波トランジスタのヘッダ、大電力ダイオード、サイリスタの気密封止外開器などに広く用いられている。◆サファイア。

アルミナ磁器 (——じき) **alumina ceramics** 酸化アルミニウム粉末の高温焼結体で、絶縁性、高周波特性、耐熱性、機械的、化学的特性などが他の磁器よりもすぐれている上に、ガラスシールやメタライズ、さらにその上にろう付けなども容易にできるため、厚膜、薄膜基板をはじめ多層配線基板や多層配線パッケージなどに幅広く用いられている。また、最近ではアルミナのスクリーン印刷による薄層やグリーンシートを用いて加工やメタライズ、積層などができるようになつたので、一層複雑な多層配線基板や特殊形状のパッケージの製作が可能になってきている。◆多層セラミック基板、◆グリーンシート。

アルミニウム **aluminum** 電気及び熱伝導率の大きい金属。シリコンとは、577°C以上で合金を作る。アルミニウムの箔として、線として、また蒸着によりシリコンへの電極を形成するのに多方面で用いられる。また、アルミニウムはシリコンに対して P 形不純物となるので、拡散の不純物源としても利用される。

アルレニウスモデル **Arrhenius-model** 電子部品の加速試験をした場合、特性の劣化(物理変化)を近似的に模擬式で表わす方法で次のように表わされる。

$$\frac{dm}{dt} = A \exp \left(-\frac{\phi}{kT} \right)$$

ただし、 m : 反応の結果生じる物理量(劣化量、故障量など)、 t : 時間、 k : ボルツマン定数、 T : 絶対温度、 ϕ : 反応の活性化エネルギー、 A : 定数。


アロイトランジスタ **alloy transistor** =合金形トランジスタ。

アロイング **alloying** 2種類以上の金属が溶融混合する現象をいい、その割合は

温度条件によって決まり、余計な金属は溶け合わずに析出する。半導体素子での代表例は、ゲルマニウムとインジウムの例で、N 形ゲルマニウムにインジウム片をのせ温度を上げると合金温度で接触部が溶け、インジウムがゲルマニウムにはいり込む、温度を下げると合金層ではインジウムを含んだゲルマニウムが再結晶化して P 形に変換する、こうして PN 接合が形成されるのである。

合せマーク (あわ——) **target pattern, alignment mark** 半導体素子製造工程に従つた所定のホトマスクを重ねて行くについて、マスク合せを行なう顕微鏡視野内で最も精度よく目合せができるようくふうされたマスク上の特定の場所に設けられた印のこと。

安全動作領域 (あんぜんどうさりょういき) **area of safety operation** 略して ASO。トランジスタを破壊させたり、劣化させることなく高い信頼度で使用できる動作領域のこと。ASO は最大電圧、最大電流、最大コレクタ損失で抑えられるとともに二次降服電圧によって強く規制される。図ア・18 は ASO の領域を表わしたもので、その領域は二次降服電圧 S/B 、最大コレクタ電流 I_{Cmax} と最大コレクタ電圧 V_{CEmax} の内側である。



図ア・18

アンチストークス変換 (——へんかん)

anti-Stokes conversion 赤外可視変換の場合のように、最初物質を励起するのに必要なエネルギーの最小単位 ϵ と、励起された物質から放出されるホトン 1 個当りのエネルギー $h\nu$ とが、 $h\nu > \epsilon$ の関係を満たすエネルギー変換をアンチストー

アンチ

クス変換という、 \Rightarrow 赤外可視変換素子。
アンチモン化インジウム（——か——）

indium antimonide InSb. せん亜鉛
鉱形、格子定数 6.48 \AA 、融点 525°C の
III-V族結晶。電子移動度が N 族、III-V
族を通じて最大約 $8 \times 10^4 \text{ cm}^2/\text{V}\cdot\text{s}$ であ
る。ホール素子、赤外光検出器に用いら
れる。禁制帯幅 0.18 eV 。= インジウム
アンチモン。

安定係数 (あんていけいすう) **stability factor** 周囲温度が変化するとトランジ
スタのコレクタシャ断電流が変化し、そ
れにつれてコレクタ電流が変化するが、
このときの I_{CO} の変化に対する I_C の変
化する比を安定係数 S と呼ぶ。つまり


$$S = \frac{dI_C}{dI_{CO}}$$

と表わされる。 S が小さいほど回路の温
度に対する安定性が良いことになる。

暗電流 (あんでんりゅう) **dark current** 光を照射しない状態で、受光素子に流れ
る電流を暗電流という。

アンドオアインバートゲート AND-OR-INVERT gate 複数入力端子を複数組
有し、複数入力で AND をとった結果を複
数組で OR をとり結果が反転されて出
てくるようなデジタル IC の回路で、
AND-NOR ゲートといつても同じ意味
である。

図ア・19は TTL の 3 入力 2 ワイドア
ンドオアインバートゲートで 3 入力端子が
二組ある場合である。



アンド回路 (——かいろ) **AND gate** 複
数の入力のすべてに 1 がはいったとき出

力が 1 となりそれ以外の場合は常に出力
は 0 である論理回路。

$$X = A \cdot B$$

真理値表		
A	B	X
0	0	0
1	0	0
0	1	0
1	1	1

図ア・20

アンドゲート AND gate = アンド回路。
アンプリファイリング ゲート構造 (——こ
うぞう) **amplifying gate structure**
 \Rightarrow 増幅ゲート構造。

イ

EIAJ 外形 (——がいけい) **EIAJ outline** 日本電子機械工業会(EIAJ : elec
tronic industries association of Ja
pan) で標準化されたパッケージ外形で
現在トランジスタ、ダイオードが標準化
されており、次の三種類がある。

SC-x : 上下一体化されたパッケージ外
形(分割できないデバイスの外形)。

TC-y : 分割できるパッケージの上側
(ケース外形)。

TB-z : 分割できるパッケージの下側
(ベース外形)。

(x, y, z は付与された数字)。

EIAJ 規格 (——きかく) **EIAJ standards** \Rightarrow 電子機械工業会規格。

ESR **electron-spin resonance** の略。
= 電子スピノ共鳴。

EL 素子 (——そし) **electroluminescence devices** = 電界発光素子。

EL ディスプレイ **EL display** エレクト
ロルミネセンスを利用して、数字や
記号、文字などを表示することを EL デ
ィスプレイという。 \Rightarrow エレクトロルミネ
センス。

EAROM (イーエーロム) **electrically alterable ROM** IC メモリによる ROM
の一種で電気的に内容を変更できるもの