

第五章 运算器

§ 5·1· 概述

运算器是执行算术运算（加、减、乘、除）和逻辑运算及其它操作的部件。

在整机中运算器可直接与存储器进行信息代码交换，而执行具体操作，运算器有时也与外部设备发生信息交换。因此，运算器是计算机的中心部件。

由于运算器要执行很多计算及逻辑判断工作，因此，其运算速度是很重要的，速度愈快，则在单位时间内处理的内容愈多，则用途愈大，尤其在处理内容较多时和对象过程变化很快的条件下，均要求计算机的速度提高。在通用电子计算机中目前可达到每秒几百万次的运算速度。然而，在工业控制用计算机中则不需要这样高的速度，一般每秒几千次到几万次就可以满足要求了。

运算器分为并行、串行、串并行等运算方式。一般采用并行运算方式的为并行机，串行运算的为串行机，串并行运算的为串并行机。

§ 5·2· 半加器、全加器、减法器

为了对运算器较清楚的了解，这里叙述半加器、全加器、减法器。

1. 半加器：两个数码相加，不考虑进位称之为半加器。

设两个数，被加数为 X ，加数为 y ，和数为 s ，进位数为 c ，则可列出半加表如下：

表 5·1 半加表

被加数	加数	和数	进位数
X	y	s	c
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

由上表可列出布尔表达式如下：

$$\begin{cases} \overline{x}y + \overline{x}\bar{y} = S \\ x \cdot y = C \end{cases}$$

根据布尔表达式得到半加器逻辑：




图 5 · 1 半加器逻辑图 (a)

图 5 · 1 只是半加器的一种形式，实际半加器的形式很多，将上述半加器的布尔表达式变换形式即可得到不同的半加器，变换形式的目的是，适应设计机器逻辑的统一性，简单方便灵活。图 5 · 1 为“与或”逻辑。

将半加器布尔表示式变换如下：

$$(1) \quad \begin{cases} S = \overline{x}y + x\bar{y} = \overline{x} \cdot y + x\bar{y} + x\bar{x} + y\bar{y} = (x+y)(\overline{x}+\bar{y}) \\ C = xy = \overline{\overline{x} + \bar{y}} \end{cases}$$





图 5 · 2 半加器逻辑图 (b)

$$(2) \quad \begin{cases} S = (x+y)(\overline{x}+\bar{y}) = (x+y)(\overline{x} \cdot \bar{y}) \\ C = x \cdot y \end{cases}$$

有时为了简化起见，用一
符号  表示

半加器。

2. 全加器：

在二进制（或十进制）

两数相加过程中，两数相加的和数一定要考虑低位向高位有无进位，因而实际上是三个数相加，两数相加考虑进位的加法器称为全加器。

设： x_i — 被加数第 i 位；

y_i — 加数第 i 位；

c_{i-1} — 第 $(i-1)$ 位向第 i 位的进位；

c_i — 第 i 位向第 $(i+1)$ 位的进位；

s_i — 第 i 位的和。

列出全加表：

图 5·2 全加表

x_i	y_i	c_{i-1}	s_i	c_i
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

由全加表得到布尔表达式：




图 5·3 半加器逻辑图 (C)

$$\left\{ \begin{array}{l} S_i = \bar{x}_i y_i \bar{c}_{i-1} + x_i \bar{y}_i \bar{c}_{i-1} + \bar{x}_i \bar{y}_i c_{i-1} + x_i y_i c_{i-1} \\ \dots \end{array} \right. \quad (1)$$

$$\left\{ \begin{array}{l} C_i = x_i y_i \bar{c}_{i-1} + \bar{x}_i y_i c_{i-1} + x_i \bar{y}_i c_{i-1} + x_i y_i c_{i-1} \\ \dots \end{array} \right. \quad (2)$$

进位 C_i 可以这样来简化，由前面布尔表达式的几个公式知 $A+A=A$ ，将 C_i 表达式右方增加原有的两项，即： $x_i y_i c_{i-1} + x_i y_i c_{i-1}$

$$\begin{aligned} \text{则 } C_i &= (x_i y_i \bar{c}_{i-1} + x_i y_i c_{i-1}) + (\bar{x}_i y_i c_{i-1} + x_i y_i c_{i-1}) + \\ &\quad + (x_i \bar{y}_i c_{i-1} + x_i y_i c_{i-1}) \\ &= x_i y_i (\bar{c}_{i-1} + c_{i-1}) + y_i c_{i-1} (\bar{x}_i + x_i) + x_i c_{i-1} (\bar{y}_i + y_i) \\ &= x_i y_i + y_i c_{i-1} + x_i c_{i-1} \end{aligned}$$

$$\text{则 } \left\{ \begin{array}{l} S_i = \bar{x}_i y_i \bar{c}_{i-1} + x_i \bar{y}_i \bar{c}_{i-1} + \bar{x}_i \bar{y}_i c_{i-1} + x_i y_i c_{i-1} \\ C_i = x_i y_i + y_i c_{i-1} + x_i c_{i-1} \end{array} \right. \quad (3)$$

$$\dots \quad (4)$$

3. 并行加法器：

上述(1)(2)式是基本的全加器表达式，在计算机中如何实现这表达式呢？下面举出一些并行加法器的实现方法。

在并行相加运算中，一般需要两个寄存器，一个寄存被加数及和数称为累加器，一个寄存加数称为加数寄存器。

由前述知，并行相加过程中，有这样两个动作，一是相加的两数“相加”，二是“进位”。对“相加”和“进位”这两个动作也有不同的处理方法，因此分成先相加后进位加法器，先进位后相加加法器，这两种加法器的都是用二个节拍来完成的，所以可通称为二拍式加法器。

除了二拍式加法器外，尚有把进位和相加这两个动作在一拍中实现，这就是单拍同步式加法器。

下面对上述几种型式分别予以叙述。

(1) 先相加后进位加法器：

由式(1)知： $s_i = \bar{x}_i y_i \bar{c}_{i-1} + x_i \bar{y}_i \bar{c}_{i-1} + \bar{x}_i \bar{y}_i c_{i-1} + x_i y_i c_{i-1}$

(其中：

$$\begin{aligned}
 X_i \oplus y_i &= \frac{\bar{x}_i y_i + x_i \bar{y}_i}{x_i \oplus y_i} = \frac{\bar{x}_i y_i + x_i \bar{y}_i}{\bar{x}_i y_i + x_i \bar{y}_i} \cdot \frac{x_i \bar{y}_i}{x_i \bar{y}_i} \\
 &= (x_i + \bar{y}_i) (\bar{x}_i + y_i) \\
 &= x_i \bar{x}_i + x_i y_i + \bar{x}_i \bar{y}_i + y_i \bar{y}_i \\
 &= x_i y_i + \bar{x}_i \bar{y}_i
 \end{aligned}$$

由(2)式： $c_i = x_i y_i \bar{c}_{i-1} + \bar{x}_i y_i c_{i-1} + x_i \bar{y}_i c_{i-1} + x_i y_i c_{i-1}$

$$\begin{aligned}
 & C_i = x_i y_i (\bar{C}_{i-1} + c_{i-1}) + (\bar{x}_i y_i + x_i \bar{y}_i) c_{i-1} \\
 & = x_i y_i + (x_i \oplus y_i) c_{i-1} \\
 & = x_i y_i + \bar{x}_i \bar{y}_i y_i + (x_i \oplus y_i) c_{i-1} \\
 & = \overline{(x_i \oplus y_i)} y_i + (x_i \oplus y_i) c_{i-1} \quad \dots \dots \dots
 \end{aligned}$$

依(5)(6)两式，我們可令第一拍 $(+C, -C)$ 求得 $(x_i \oplus y_i)$ ，第二拍 $(+C', -C')$ 求得进位 C_i 再由 C_i 与 $(x_i \oplus y_i)$ 进行按位加而得到和数 S_i 。

这里 + C 命令表示相加运算，- C 命令表示相减运算。

这里 $+ C^1$ 命令表示相加运算， $- C^1$ 命令表示相减运算。

依(5)(6)两式可得到一位加法器逻辑图如下：




图 5·4 先加后进位一位加法器

如上图知，当相加时，第一拍 + C 完成 $x_i \oplus y_i$ ，假设初始状态 x_i 为 0， y_i 为 1，则 + C 命令到来时 y_i 与门开放，给 x_i 触发器计数得到部分和 $x_i \oplus y_i$ ，这时 x_i 状态为 1；

第二拍 + C' 命令时, 设 C_{i-1} 为 0, 则 X_i 状态不变且与门 y_4 y_5 、 y_6 均不通, 则进位为 0, 如果 $C_{i-1} = 1$, 则 X_i 状态又翻转为 0 得到和数 $S_i = 0$, 进位 $C_i = 1$.

(2) 先进位，后相加加法器

由(7)式知，在 x_i 、 y_i 、 c_{i-1} 三者中有二个条件具备时即产生进位，这样我们就可以先得到进位信号 c_i ，然后根据进位信号和相应 y_i 的状态而得到和数 s_i 。

因为由(1)式知： $S_i = \bar{x}_i y_i \bar{c}_{i-1} + x_i \bar{y}_i \bar{c}_{i-1} + \bar{x}_i \bar{y}_i c_{i-1} + x_i y_i c_{i-1}$

式中被加数 X_i 事先已存放在累加器中(用 B 表示),如果累加器 B 中对应位 B_i 原来为“1”态,而根据(1)式和数 S_i 存于 B_i 中,第 2、4 两项满足 $S_i = 1$,则表示 B_i 状态不变,因此 2、4 两项为多余项,可省略,这样(1)式可变成

又设 B 累加器可计数输入，也就是说如果 B_i 原来为“1”时，当和数 S_i 为“0”时， B_i 改变状态；当 B_i 原来为“0”时，和数为“1”时也改变 B_i 状态。这样就可根据(8)(9)二式进一步简化：

$$\begin{aligned}
 B_i &= S_i + \bar{S}_i = \bar{x}_i y_i \bar{c}_{i-1} + \bar{x}_i \bar{y}_i c_{i-1} + x_i \bar{y}_i c_{i-1} + x_i y_i \bar{c}_{i-1} \\
 &= \bar{x}_i (y_i \bar{c}_{i-1} + \bar{y}_i c_{i-1}) + x_i (\bar{y}_i c_{i-1} + y_i \bar{c}_{i-1}) \\
 &= (y_i \bar{c}_{i-1} + \bar{y}_i c_{i-1}) + (\bar{x}_i + x_i) \\
 &= y_i \bar{c}_{i-1} + \bar{y}_i c_{i-1}
 \end{aligned}$$

由(5)(6)(7)式可得到并行相加邏輯：




图 5 · 5 先进位后相加一位加法器逻辑

上图“与门” Y_1 实现 $y_i \bar{c}_{i-1}$, Y_2 实现 $\bar{y}_i c_{i-1}$ “或”门 H_1 得到 $y_i \bar{c}_{i-1} + \bar{y}_i c_{i-1}$, 这输出信号去计数得到和数存于 B_i 中。

进位的实现是通过“与门” Y_3 , Y_4 , Y_5 , “或门” H_2 组成的进位链实现的。当加命令来时, 则完成单拍相加作用, 因为进位信号已形成。

在实际的逻辑上要考虑负载的匹配和驱动问题, 因此要在原来逻辑的基础上增加反相器, 又考虑到同步工作方式(选通工作方式, 前面第二章已叙述过)则同步式一位全加器逻辑图如下:




图 5 · 6 同步式一位全加器逻辑图

为使读者清楚起见，下面给出同步式一位全加器线路图：

在并行运算中，为了提高运算速度，尽量减小进位链的传输延迟时间，在同步式加法器中，如果进位延迟时间，小于同步脉冲周期的 $\frac{1}{2}$ ，则可完成单拍相加运算，这对于提高运算速度，特别减小乘、除法运算时间是大有好处的。从这一点来说，先进位后相加逻辑比先相加后进位逻辑优越，先相加后进位必需要二拍。

JDK - 331 机系采用单拍同步式加法逻辑的。为了实现单拍加法运算操作，减小进位链延迟时间采用“正反逻辑交替进位链”。

由图 5 · 知，如果进位这样一级一级由低位向高位传输，在最坏情况下，18 位字长时传输信号需经过 18 级“与或非非”线路，这延迟是较大的，如果采用交替进位法，如下图示：




图 5·7 一位加法器线路

5 - 10




图 5 · 8 正反逻辑交替进位加法器原理图

正反逻辑交替进位原理是第一级用有进位式

$$C_i = x_i y_i + x_i C_{i-1} + y_i C_{i-1} \quad \text{形成进位,}$$

$$\text{第二级用无进位式 } \bar{C}_i = \bar{x}_i \bar{y}_i + \bar{x}_i \bar{C}_{i-1} + \bar{y}_i \bar{C}_{i-1} \quad \text{形成进位,}$$

这样就构成了正反逻辑交替进位了，这样由低位向高位的进位传输时间最坏情况通过 18 级“与或非”逻辑，因此减少了 18 级非门（反相器）的延迟时间。

§ 5 · 3 · 乘、除法及其它操作的实现

在实际的运算器中除了上述作加法这个最基本、最核心的操作之外，尚须作许多其它操作。

1. 乘法操作：

由第四章中知，乘法操作不过是一系列的加，右移而已，而加的

操作已叙述了，只是右移操作了。

另外，乘法操作，需要三个寄存器，一个存放被乘数，一个存放乘数，一个存放乘积。所以运算器一般由三个寄存器构成，分别叫做A寄存器，B累加器，C寄存器，在作乘法操作时，A寄存器存放乘数，B累加器存放乘积，C寄存器存放被乘数。根据乘法操作规则，只是乘数和部分积右移，因此，只需将A寄存器，B累加器右移即可。

右移的方法一般采用双与门移位法，逻辑图如下：




图 5·9 右移逻辑

2. 除法操作：

由第四章知，除法操作用恢复余数法操作时是一系列的加或减，左移操作；用不恢复余数法操作时是一系列加或减操作，左移操作实现。二者辨别方法不同而已。左移操作类同右移操作，采用双与门移位法。




图 5·10 左移逻辑

3. 邏輯乘操作：

在邏輯判斷中，邏輯乘法用的較普遍，它完成相應位乘法作用，所以也叫按位乘邏輯。邏輯乘法如下：

表 5 · 2 邏輯乘法

		B
		0 1
A		0 0
		1 0 1

$$\begin{array}{l} A \wedge B \\ 0 \wedge 0 = 0 \\ 0 \wedge 1 = 0 \\ 1 \wedge 0 = 0 \\ 1 \wedge 1 = 1 \end{array}$$

它廣泛用于“抽數”，例如， $A = 01110101$ 如果我們希望把 A 前 4 位保留，後四位去掉，則用邏輯乘 $B = 11110000$ 即可：

$$A \wedge B = C$$

$$\begin{array}{r} A = 01110101 \\ \times B = 11110000 \\ \hline C = 01110000 \end{array}$$

C 前四位同 A 前四位。

在實際運用中，可抽出任何位。

在運算器中如何實現邏輯乘的操作呢？

如下圖所示：




圖 5 · 11 邏輯乘邏輯

当 Δ 命令到来时，若 $C_i = 0$ ，则无条件的将 B_i 置0，当 $C_i = 1$ 则 B_i 保留原来状态，即达到了上述目的。

4. 按位加（也称不进位加）操作：

逻辑符号为 φ

逻辑表

表 5 · 3 逻辑加表

		B	
		φ	0 1
A	0	0 1	
	1	1 0	

$$\begin{array}{l} A \varphi B \\ 0 \varphi 0 = 0 \\ 0 \varphi 1 = 1 \\ 1 \varphi 0 = 1 \\ 1 \varphi 1 = 0 \end{array}$$

由表知逻辑式 $A \varphi B = \bar{A}\bar{B} + A\bar{B}$

逻辑图：




图 5 · 12 按位加逻辑

由图知，当 C_i 为1时， φ 命令到来时， B_i 状态改变即是完成0变1，1变0 ($\because 0 \varphi 1 = 1, 1 \varphi 1 = 0$)，当 $C_i = 0$ ，则 B_i 状态不

变。

例： $A = 01110101$ $B = 11110001$

$A \oplus B = C$

$A = 01110101$

$\oplus B = 11110001$

$C = 10000100$

5. 变反操作：

在运算过程中，尤其负数运算，或减法操作时往往需要变成补码（也即反码+1）进行，因而变反操作是必要的。变反操作有下列两种方式：

(1) 反码发送：

将C寄存器的内容从0端输出，代表反码“1”输出。如图示，当-C反码发送时，0端有输出。

(2) 寄存器本身变反：

当变反命令到来时，C寄存器作计数，则 $0 \rightarrow 1$ ， $1 \rightarrow 0$ 完成变反的目的。




图 5.13 原、反码发送逻辑




图 5.14 变反操作

在补码运算中，需要的是补码，也即反码末位+1，当变反后，尚须附加一助位 C_0 ，当变反时 C_0 置1，这样 C_0 在最末一位等效于最低位有进位“1”，因此两数相加时，等效反码末位+1，从而完成补码运算目的。当加命令来时将 C_0 复位。

6. 代码傳送操作：

在运算过程中，往往需要代码在寄存器中互相傳送，这操作有下列几种形式：

(1) 先清除后傳送：如 $B \rightarrow A$




图 5.15 辅助位 C_0

图 5.16 先清除后傳送逻辑

第一拍将 A_i 清除为“0”态，第二拍 $B \rightarrow A$ 命令将 B_i 内容傳送给 A_i ，需二拍时间。

(2) 双端傳送：如 $B \Rightarrow A$




图 5.17 双端傳送逻辑

双端傳送则不管 A_i 状态如何，当 $B \Rightarrow A$ 命令到来时， B_i 内容无条件地傳送给 A_i ，只一拍时间。